第二章　组合逻辑电路



特点：

$$F = f(X_1, X_2, \ldots, X_n)$$

- 各种门电路组合而成；
- 无记忆元件；
- 无反馈通路；
- 输出只与当前输入有关，与电路前一时刻的状态无关。


不具有记忆保持功能。

§2.1　组合逻辑的分析


§2.1.1　分析方法：

已知逻辑电路，找出输出函数与输入变量间的逻辑关系。

分析步骤：



例1　分析图示电路的功能



解：

1：逐级向后写出输出级的函数表达式并化简

$$C = AB$$

$$S = \overline{\overline{A\overline{B}} \bullet \overline{\overline{A}B}}$$

$$= A\overline{B} + \overline{A}B = A \oplus B$$


2：列真值表


A	B	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

3：逻辑功能

是一位半加器

A	B	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0






运算器基本部件

例2 分析图示电路的逻辑功能

$$F=\overline{\overline{ABC}\,A\ +\overline{ABC}\,B\ +\overline{ABC}\,C}$$

$$=\overline{\overline{ABC}(A+B+C)}$$

$$=ABC+\overline{A}\,\overline{B}\,\overline{C}$$




ABC	F
000	1
001	0
010	0
011	0
100	0
101	0
110	0
111	1

判一致电路

可用于判断三个输入端的状态是否一致

例3 分析图示电路的逻辑功能




ABC	Y
000	0
001	0
010	0
011	1
100	0
101	1
110	1
111	1

$$Y = \overline{Y_1 Y_2 Y_3} = \overline{\overline{AB}\ \overline{BC}\ \overline{AC}}$$

$$= AB + BC + AC$$

三人表决电路

例4　S3、S2、S1、S0为控制输入端，　说明 F 的逻辑功能




$$F_1 = \overline{\mathrm{A} + BS_0 + \overline{\mathrm{B}}S_1}$$

$$F_2 = \overline{ABS_2 + A\overline{\mathrm{B}}S_3}$$

有控制端时：写出控制信号与F（表达式）的真值表。

$$F = F_1F_2 = \overline{\mathrm{A} + BS_0 + \overline{\mathrm{B}}S_1} \bullet \overline{ABS_2 + A\overline{B}S_3}$$



由S1、S0控制输出

$$F = F_1 F_2$$

$$= \overline{\mathrm{A} + BS_0 + \overline{\mathrm{B}} S_1} \bullet \overline{AB\overline{S_2} + A\overline{B}S_3}$$


$S_3S_2S_1S_0$	F	$S_3S_2S_1S_0$	F
0000	$F = \overline{A}$	1000	$F = \overline{A}$
0001	$F = \overline{\mathrm{A}}\ \overline{B}$	1001	$F = \overline{A}\,\overline{B}$
0010	$F = \overline{\mathrm{A}}B$	1010	$F = \overline{A}B$
0011	$F = 0$	1011	$F = 0$
0100	$F = \overline{A}$	1100	$F = \overline{A}$
0101	$F = \overline{A}\,\overline{B}$	1101	$F = \overline{A}\,\overline{B}$
0110	$F = \overline{A}B$	1110	$F = \overline{A}B$
0111	$F = 0$	1111	$F = 0$

只允许一个输入端为1

编码器

decimal-to-BCD encoder

9 8 7 6 5 4 3 2 1	$A_3A_2A_1A_0$
0 0 0 0 0 0 0 0 1	0 0 0 1
0 0 0 0 0 0 0 1 0	0 0 1 0
0 0 0 0 0 0 1 0 0	0 0 1 1
0 1 0 0 0 0 0 0 0	1 0 0 0
1 0 0 0 0 0 0 0 0	1 0 0 1




$$A_0 = i1 + i3 + i5 + i7 + i9$$

$$A_1 = i2 + i3 + i6 + i7$$

$$A_2 = i4 + i5 + i6 + i7$$

$$A_3 = i8 + i9$$

分析如下电路的功能，列出真值表。



四选一选择器


输入		输出
A_1	A_0	F
0	0	D_0
0	1	D_1
1	0	D_2
1	1	D_3

$$F = Y_0 + Y_1 + Y_2 + Y_3$$

$$F = (\overline{A}_1\overline{A}_0)D_0 + (\overline{A}_1 A_0)D_1 + (A_1\overline{A}_0)D_2 + (A_1 A_0)D_3$$

§2.2 组合逻辑的设计

根据对电路逻辑功能的要求，设计出满足该逻辑功能的电路，这一过程为逻辑设计或逻辑综合。



设计步骤：

1. 分析；

1) 分析因果关系，

起因——*输入变量*，结果——*输出函数*

2) 逻辑规定，*用 0，1 表示两种不同状态*

3) 根据给定的因果关系*列真值表（逻辑方程）*。

- 列真值表法（4变量及以下）
- 简化真值表（4变量以上）
- 直接写表达式

2. 由真值表写逻辑函数表达式;

据真值表得到*卡诺图*，再*化简*可得。

3. 画逻辑图;

* 列完整真值表

例1 设计一位全加器。

1)列真值表

输入3个：加数A、加数B、低位来的进位C_i。

输出：和数S、向高位进位C_{i+1}。

A_i	B_i	C_i	C_{i+1}	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

2) 化简得输出函数表达式

A \ BC	00	01	11	10
0		1		1
1	1		1	

S 的卡诺图

$$S_i = \overline{A}\overline{B}C + \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC$$

$$= \overline{A}(B \oplus C) + A\overline{(B \oplus C)} = A \oplus B \oplus C$$

A \ BC	00	01	11	10
0			1	
1		1	1	1


C_{i+1} 的卡诺图

$$C_{i+1} = A_iC_i + B_iC_i + A_iB_i$$

$$= \overline{\overline{A_iC_i} \cdot \overline{B_iC_i} \cdot \overline{A_iB_i}}$$

A_i	B_i	C_i	C_{i+1}	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

3) 据逻辑函数式画逻辑图



例2 与非门设计电路，将8421码转换为余3码。

1) 列真值表

a) 输入：8421码用四个变量（A,B,C,D）表示，


输出：余3码（X，Y，Z，W）；

b) 真值表

A B C D	X Y Z W
0 0 0 0	0 0 1 1
0 0 0 1	0 1 0 0
0 0 1 0	0 1 0 1
0 0 1 1	0 1 1 0
0 1 0 0	0 1 1 1
0 1 0 1	1 0 0 0
0 1 1 0	1 0 0 1
0 1 1 1	1 0 1 0


A B C D	X Y Z W
1 0 0 0	1 0 1 1
1 0 0 1	1 1 0 0
1 0 1 0	x x x x
1 0 1 1	x x x x
1 1 0 0	x x x x
1 1 0 1	x x x x
1 1 1 0	x x x x
1 1 1 1	x x x x

2) 画卡诺图得函数表达式：




AB \ CD	00	01	11	10
00				
01		1	1	1
11	X	X	X	X
10	1	1	X	X

$$X=A+BC+BD$$



AB \ CD	00	01	11	10
00		1	1	1
01	1			
11	X	X	X	X
10		1	X	X


$$Y = B\overline{C}\,\overline{D} + \overline{B}D + \overline{B}C$$



AB \ CD	00	01	11	10
00	1		1	
01	1		1	
11	X	X	X	X
10	1		X	X

$$Z = \overline{C}\,\overline{D} + CD$$

$$W = \overline{D}$$



AB \ CD	00	01	11	10
00	1			1
01	1			1
11	X	X	X	X
10	1		X	X


3) 由器件类型，变换函数表达式：

$$X = \overline{\overline{A}\cdot\overline{BC}\cdot\overline{BD}}$$

$$Y = \overline{\overline{B\overline{C}\,\overline{D}}\cdot\overline{\overline{B}D}\cdot\overline{\overline{B}C}}$$

$$Z = \overline{\overline{\overline{C}\,\overline{D}}\cdot\overline{CD}}$$

$$W = \overline{D}$$


$\overline{A}$
B
C
D
&
&
&
X
B
$\overline{C}$
$\overline{D}$
$\overline{B}$
C
D
&
&
&
&
Y
$\overline{D}$
W
$\overline{C}$
$\overline{D}$
C
D
&
&
&
Z

例3 有一水箱由大、小两台泵M_L和Ms供水。水箱中设置了3个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平;水面高于检测元件给出低电平。要求水位高于C点时水泵停止工作；水位低于C点而高于B点时Ms单独工作;水位低于B点而高于A点时M_L单独工作;水位低于A点时M_L和Ms同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。

1)列真值表


A	B	C	M_L	Ms
0	0	0	0	0
0	0	1	0	1
0	1	0	×	×
0	1	1	1	0
1	0	0	×	×
1	0	1	×	×
1	1	0	×	×
1	1	1	1	1

输入变量有三个:

A,B,C，　0表示被淹没


输出变量二个:

1表示接通水泵工作




2)由真值表得卡诺图，再化简得输出函数表达式

A	B	C	M_L	M_S
0	0	0	0	0
0	0	1	0	1
0	1	0	×	×
0	1	1	1	0
1	0	0	×	×
1	0	1	×	×
1	1	0	×	×
1	1	1	1	1



M_L 的卡诺图


$$ML = B$$



M_S 的卡诺图


$$Ms = A + \bar{B}C$$

3) 据逻辑函数式画逻辑图



* 压缩变量的真值表 – – 编码法

例1 有四种血型，O,A,B,AB，输血、受血关系如：



用逻辑门电路实现血型关系检测电路，血型相配，指示灯亮。与非门实现。

1) 确定输入量、输出量、真值表：

输入：可用A,B的组合代替输血型，C,D的组合代替受血型。

输出：F=1 表示血型相配。

AB = 00	O型	CD = 00	O型
01	A型	01	A型
10	B型	10	B型
11	AB 型	11	AB 型

A	B	C	D	F
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

2) 画卡诺图得F表达式：

AB \ CD	00	01	11	10
00	1	1	1	1
01		1	1	
11			1	
10			1	1

$$F = \overline{A}\overline{B} + CD + \overline{A}D + \overline{B}C$$

$$= \overline{\overline{\overline{A}\overline{B}} \bullet \overline{CD} \bullet \overline{\overline{A}D} \bullet \overline{\overline{B}C}}$$

3) 画逻辑图

* 直接列出逻辑表达式法

例1 一个带有4个控制开关的防盗报警系统，每个开关产生逻辑1。

开关A：保密开关关闭；

开关B：保险箱在储藏室的正常位置；

开关C：时钟在10:00和17:00小时之间；

开关D：储藏室门处于关闭状态。

命题：根据下列条件写出报警的控制逻辑表达式

保险箱被移动且保密开关关闭 或者

在银行下班后储藏室门被打开 或者

保密控制开关打开且储藏室门被打开。

$$F = A\overline{B} + \overline{C}\,\overline{D} + \overline{A}\,\overline{D}$$

例2 某公司将对符合以下条件之一的职员实行一项新政策：(1) 25岁以上（含25岁）的已婚妇女；(2) 25岁以下的未婚妇女；(3) 25岁以下没有事故记录的未婚男子；(4) 25岁以上（含25岁）的没有事故记录的已婚男子。试写出符合该政策条件的人的最简表达式。

输入：

A——年龄，A=1（25岁含以上），A=0（25岁以下）；

M——婚姻，M=1（已婚），M=0（未婚）；

S——性别，S=1（男），S=0（女）；

W——事故记录，W=1（有事故记录）；

输出：


F——F=1（符合政策）；

根据题意可写出表达式：

$$F = AM\overline{S} + \overline{A}\,\overline{M}\,\overline{S} + \overline{A}\,\overline{M}S\overline{W} + AMS\overline{W}$$

$$F = AM\overline{S} + \overline{A}\,\overline{M}\,\overline{S} + \overline{A}\,\overline{M}\,\overline{W} + AM\overline{W}$$

AM \ SW	00	01	11	10
00	1	1		1
01				
11	1	1		1
10				



A	B	C	C_{i+1}	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

§2.4　数据选择器与分配器

分析：

小规模（*SSI*）——函数表达式；

中规模（*MSI*）　——掌握整个芯片的逻辑功能（外部特性）。

设计：

小规模——通过函数化简，使电路使用的门最少；

中规模——正确使用芯片，充分发挥其逻辑功能。

一、 数据选择器（MUX－－Multiplexer）（多路开关）


1. 结构和功能

1）使能端：（片选）

E：用于扩展芯片容量

2) **输入端：**A为地址控制端、D为数据输入端，

输出端：F



E	A_1	A_0	F
1	X	X	0
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3


$$F = \overline{A}_1\overline{A}_0D_0 + \overline{A}_1A_0D_1 + A_1\overline{A}_0D_2 + A_1A_0D_3$$

2. 芯片介绍

1） 74LS153 （双四选一）

74LS153 功能表

使能输入 $\overline{E}$	地址输入 A_1	A_0	数据输入 $D_3 \sim D_0$	输出 Z
1	φ	φ	φ	0
0	0	0	$D_3 \sim D_0$	D_0
0	0	1	$D_3 \sim D_0$	D_1
0	1	0	$D_3 \sim D_0$	D_2
0	1	1	$D_3 \sim D_0$	D_3




$$ZA = \overline{A}_1\overline{A}_0D_{0A} + \overline{A}_1A_0D_{1A} + A_1\overline{A}_0D_{2A} + A_1A_0D_{3A}$$


$$ZB = \overline{A}_1\overline{A}_0D_{0B} + \overline{A}_1A_0D_{1B} + A_1\overline{A}_0D_{2B} + A_1A_0D_{3B}$$

2）74LS151 （八选一）

符号



引脚排列



功能表

输入			使能	输出	
A_2	A_1	A_0	E	Y	$\overline{Y}$
X	X	X	1	0	1
0	0	0	0	D_0	$\overline{D_0}$
0	0	1	0	D_1	$\overline{D_1}$
0	1	0	0	D_2	$\overline{D_2}$
0	1	1	0	D_3	$\overline{D_3}$
1	0	0	0	D_4	$\overline{D_4}$
1	0	1	0	D_5	$\overline{D_5}$
1	1	0	0	D_6	$\overline{D_6}$
1	1	1	0	D_7	$\overline{D_7}$

$$Y = \overline{A}_2\overline{A}_1\overline{A}_0D_0 + \overline{A}_2\overline{A}_1A_0D_1 + \cdots + A_2A_1A_0D_7$$





3) 容量扩展：

用8选1（74LS151）的数据选择器构成16选1的数据选择器

解：真值表

A_3	A_2	A_1	A_0	F
0	0	0	0	D0
0	0	0	1	D1
0	0	1	0	D2
0	0	1	1	D3
0	1	0	0	D4
0	1	0	1	D5
0	1	1	0	D6
0	1	1	1	D7
1	0	0	0	D8
1	0	0	1	D9
1	0	1	0	D10
1	0	1	1	D11
1	1	0	0	D12
1	1	0	1	D13
1	1	1	0	D14
1	1	1	1	D15






A_3=0时：

第1片工作，第2片禁止

A_3=1时：

第1片禁止，第2片工作

输出：或门


Y
≥1
Y_2
$\overline{Y_2}$
Y_1
$\overline{Y_1}$
Y
$\overline{Y}$
74LS151(2)
Y
$\overline{Y}$
74LS151(1)
D_7 ··· D_0 $A_2A_1A_0$ EN
D_7 ··· D_0 $A_2A_1A_0$ EN
$\overline{S_2}$
1
$\overline{S_1}$
D_{15} ··· D_8
D_7 ··· D_0 $A_3A_2A_1A_0$

3. 数据选择器的应用

1) 实现组合逻辑：

（1) 分析组合逻辑：(代数法)

步骤：


将图中信号代入选择器输出方程

$$F = \overline{A_1}\,\overline{A_0}D_0 + \overline{A_1}A_0D_1 + A_1\overline{A_0}D_2 + A_1A_0D_3$$

写真值表

$$F = \overline{A}BC + A\overline{B}C + AB$$

A B C	F
0 0 0	0
0 0 1	0
0 1 0	0
0 1 1	1
1 0 0	0
1 0 1	1
1 1 0	1
1 1 1	1




三变量多数表决器

$$Si = \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C} + ABC$$

$$Ci = \bar{A}BC + A\bar{B}C + AB$$

输入	输出
A B C	Ci Si
0 0 0	0 0
0 0 1	0 1
0 1 0	0 1
0 1 1	1 0
1 0 0	0 1
1 0 1	1 0
1 1 0	1 0
1 1 1	1 1



结论：本电路为一位全加器

（2） 实现组合逻辑：（卡诺图法）

实现多输入，单输出的组合逻辑。

步骤：

（i）画卡诺图，选定地址变量；

↓

（ii） 在卡诺图上确定地址变量的控制范围（输入数据区）；


↓

（iii）在数据区确定每一个数据输入的连接。

例：用74LS153(双四选一）的数据选择器实现逻辑函数：

$$F(A,B,C,D)=\sum m(0,1,5,6,7,9,10,14,15)$$


解：地址为AB，CD在数据输入端。




$D_0=\overline{C}$　$D_1=C+D$　$D_2=C\oplus D$　$D_3=C$

只能在地址控制区内化简

$$D_0 = \overline{C} \quad D_1 = C + D \quad D_2 = C \oplus D \quad D_3 = C$$




用74LS151（八选一）的数据选择器实现逻辑函数



$D_0 = 1 \quad D_1 = 0 \quad D_2 = D \quad D_3 = 1 \quad D_4 = D \quad D_5 = \overline{D} \quad D_6 = 0 \quad D_7 = 1$

D0=1, D1=0, D2=D, D3=1, D4=D, D5=$\overline{D}$, D6=0, D7=1



用74153双4路选择器实现4变量多输出函数。


$F_1(A,B,C,D)=\sum m(0,1,5,7,10,13,15)$


$F_2(A,B,C,D)=\sum m(8,10,12,13,15)$

$F_3(A,B,C,D)=\sum m(1,3,6)$


$F_4(A,B,C,D)=\sum m(4，6,8,9，10,11)$

解：选AB作为地址输入







$D_{10} = \overline{C}$ $D_{11} = D$ $D_{12} = C\overline{D}$ $D_{13} = D$




$D_{20} = 0$ $D_{21} = 0$ $D_{22} = \overline{D}$ $D_{23} = \overline{C} + D$



$D_{10} = D$ $D_{11} = CD$ $D_{12} = 0$ $D_{13} = 0$



$D_{20} = 0$ $D_{21} = \overline{D}$ $D_{22} = 1$ $D_{13} = 0$



$D_{10} = \overline{C}$ $D_{11} = D$ $D_{12} = C\overline{D}$ $D_{13} = D$


$D_{20} = 0$ $D_{21} = 0$ $D_{22} = \overline{D}$ $D_{23} = \overline{C} + D$

$D_{10} = D$ $D_{11} = CD$ $D_{12} = 0$ $D_{13} = 0$

$D_{20} = 0$ $D_{21} = \overline{D}$ $D_{22} = 1$ $D_{13} = 0$


3) 序列信号发生器：

重复产生序列码10100110，



地址
高低位

输出波形



- 并行数据转换为串行数据；
- 多路信号的分时传送。

数据选择器的特点：

（1） 有使能输入

（2） 地址线公用

（3）原码输出

（4）可执行并行到串行的输出转换

（5）可用作多输入，单输出的函数发生器。

♦ 数据选择器种类：

· 2 to 1 MUX：　　74XX157

· 4 to 1 MUX：　　74XX153

74XX253


· 8 to 1 MUX：　　74XX151

· 16 to 1 MUX：　　74XX150

双4to 1

具有三态输出，可直接挂总线。

用一片74LS153连接实现八选一



二、 数据分配器：（DEMUX）

1. 结构和功能：

将一路数据分配到多路装置中，由地址输入决定输出通路。


1）输入线：

E：使能端，E=1时，芯片工作，E=0时，输出全为1；

A：地址输入端。

D：数据输入端


2）输出线：F




输 入		输出
地址	使能	
A_1A_0	E	F_0 F_1 F_2 F_3
x x	0	1 1 1 1
0 0	1	D 1 1 1
0 1	1	1 D 1 1
1 0	1	1 1 D 1
1 1	1	1 1 1 D

例： 用四路数据分配器构成八路分配器


000
001
010
011
100
101
110
111






2. 应用：


1) 数据分配：


Register A
Register B
Register C
Register D
A1
A0
MUX 1
MUX 2
S3
S2
Adder
C5
C4
DEMUX

2)多路信号分时传送

Time Division Multiplexing (TDM)（时分复用）




Multiplexer
Demultiplexer
A
B
C
D
E
F
Data from A to D
Data from B to E
Data from C to F
Data from A to D
Δt_1
Δt_2
Δt_3
Δt_1
Δt_2
Δt_3
Δt_1
Δt_2
Δt_3
Δt_1
Switching sequence control input
Switching sequence control input

§2.5 译码器和编码器

一、 译码器(Decoder)

将*二进制码*翻译成*一个*有效的输出信号。

常用译码电路
- 二进制译码器
- 二－十进制译码器
- 七段显示译码器

1. 二进制译码器




输入：n位代码;
输出： 从2^n个信息中译出一个有效信息。

(1) 3:8译码器（74138）


1) 功能与结构:

输入端：使能端、地址端。

输出端：低电平有效。



符号




引脚排列


$$\overline{G}_2 = \overline{G}_{2A} + \overline{G}_{2B}$$


输入					输出							
使能		选择										
G_1	$\overline{G}_2$	A_2	A_1	A_0	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0
×	1	×	×	×	1	1	1	1	1	1	1	1
0	×	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	1	1	1	1	1	1	1	0
1	0	0	0	1	1	1	1	1	1	1	0	1
1	0	0	1	0	1	1	1	1	1	0	1	1
1	0	0	1	1	1	1	1	1	0	1	1	1
1	0	1	0	0	1	1	1	0	1	1	1	1
1	0	1	0	1	1	1	0	1	1	1	1	1
1	0	1	1	0	1	0	1	1	1	1	1	1
1	0	1	1	1	0	1	1	1	1	1	1	1

译码器的输出端对应一个最小项的非。




$$\begin{cases} Y_0 = \overline{m_0} \\ Y_1 = \overline{m_1} \\ Y_2 = \overline{m_2} \\ Y_3 = \overline{m_3} \\ Y_4 = \overline{m_4} \\ Y_5 = \overline{m_5} \\ Y_6 = \overline{m_6} \\ Y_7 = \overline{m_7} \end{cases}$$


DEMUX
Data
select
lines
A_0
A_1
A_2
Enable
inputs
G_1
G_{2A}
G_{2B}
Y_0
Y_1
Y_2
Y_3
Y_4
Y_5
Y_6
Y_7
Data
outputs
74LS138


A_0
A_1
A_2
G_1
$\overline{G}_{2A}$ LOW
$\overline{G}_{2B}$ LOW
Y_0
Y_1
Y_2
Y_3
Y_4
Y_5
Y_6
Y_7

(2) 双2:4译码器74LS139





G	A_1	A_0	Y_0	Y_1	Y_2	Y_3
1	X	X	1	1	1	1
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0

3. 应用举例


(1) 提供片选

用3－8译码器构成4－16译码器





用3-8译码器74138和2-4译码器74139扩展成5-32译码器



00000

00111

01000

01111


10000


10111

11000

11111

用4选1的数据选择器构成16选1的数据选择器







0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111

(2) 地址译码

存储器、外设地址译码



写出：该译码器选择的地址范围；Y_0、Y_1、Y_2的地址译码范围（用16进制数表示-Hexadecimal）



① 1000H～1FFFH

② Y_0：

1000H～11FFH

Y_1：


1200H～13FFH

Y_2：


1400H～15FFH

A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	A_8	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0
0	0	0	1	C	B	A	×	×	×	×	×	×	×	×	×

某计算机用地址A_9～A_0选择外设，设备A、B、C的选择地址分别为：20H～2FH、40H～4FH、70H～7FH，请设计地址译码器。（用74LS138实现）



A_9	A_8	A_7	A_6	A_5	A_4	A_3	···	A_0
0	0	0	0	1	0	X	X	X	X
0	0	0	1	0	0	X	X	X	X
0	0	0	1	1	1	X	X	X	X




（3） 实现逻辑函数


实现多输出组合逻辑电路，*且无需化简过程。*

$$F(A,B,C)=m_3+m_5+m_6+m_7 \quad =\overline{\overline{m_3}\cdot\overline{m_5}\cdot\overline{m_6}\cdot\overline{m_7}} \quad = \overline{Y_3\cdot Y_5\cdot Y_6\cdot Y_7}$$

用译码器(低电平）和与非门实现逻辑函数。一般，n个地址端的译码器可实现最多n变量的逻辑函数。



例：分析所示电路的逻辑功能。



A B C D	F
0 0 0 0	0
0 0 0 1	0
0 0 1 0	0
0 0 1 1	0
0 1 0 0	0
0 1 0 1	0
0 1 1 0	0
0 1 1 1	0
1 0 0 0	0
1 0 0 1	0
1 0 1 0	1
1 0 1 1	1
1 1 0 0	1
1 1 0 1	1
1 1 1 0	1
1 1 1 1	1

当A=1时，有：

$$F = \overline{Y_2 Y_3 Y_4 Y_5 Y_6 Y_7} = \overline{\overline{m_2} \cdot \overline{m_3} \cdot \overline{m_4} \cdot \overline{m_5} \cdot \overline{m_6} \cdot \overline{m_7}}$$

$$= \overline{B}C\overline{D} + \overline{B}CD + B\overline{C}\,\overline{D} + B\overline{C}D + BC\overline{D} + BCD$$

当输入大于9时，输出为1。

例：用译码器74LS138和适当的与非门实现全减器的功能

真值表

A_i	B_i	C_{i-1}	G_i	D_i
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	1	0
1	0	0	0	1
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1


输出表达式变为最小项之非

$$G_i(A_i,B_i,G_{i-1}) = m_1 + m_2 + m_3 + m_7 = \overline{m_1 \cdot m_2 \cdot m_3 \cdot m_7}$$

$$= \overline{Y_1 \cdot Y_2 \cdot Y_3 \cdot Y_7}$$

$$D_i(A_i,B_i,G_{i-1}) = m_1 + m_2 + m_4 + m_7 = \overline{m_1 \cdot m_2 \cdot m_4 \cdot m_7}$$

画电路图


74LS138
A2
A1
A0
S1
S2
S3
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
A
B
C
“1”
地址
高低位
对应
使能端
有效
$= m_1 \cdot m_2 \cdot m_4 \cdot m_7$
D_i
G_i
$= m_1 \cdot m_2 \cdot m_3 \cdot m_7$


用1片74LS138和与非门设计一判定电路，在主裁同意的前提下，三名副裁多数同意，成绩才被承认。

输入：主裁A，副裁B，C，D,同意为1

输出：F＝1 承认

$$F = m_3 + m_5 + m_6 + m_7$$

A B C D	F
0 0 0 0	0
0 0 0 1	0
0 0 1 0	0
0 0 1 1	0
0 1 0 0	0
0 1 0 1	0
0 1 1 0	0
0 1 1 1	0
1 0 0 0	0
1 0 0 1	0
1 0 1 0	0
1 0 1 1	1
1 1 0 0	0
1 1 0 1	1
1 1 1 0	1
1 1 1 1	1



某单位举办军民联欢会，军人持红票入场，群众持黄票入场，持绿票者军民均可入场。用1片74LS138实现此要求。

[解]　A=1　军人，　A=0　群众

BC

00　无票

01　黄票


10　红票

11　绿票

Y=1　可入场，

A B C	F
0 0 0	0
0 0 1	1
0 1 0	0
0 1 1	1
1 0 0	0
1 0 1	0
1 1 0	1
1 1 1	1


$$Y = m_1 + m_3 + m_6 + m_7$$




(4) 译码器作数据分配器


由74LS138构成的1路-8路数据分配器

输入		输出
地址	使能	
$A_2A_1A_0$	E	$F_0\ F_1\ F_2\ F_3\ F_4\ F_5\ F_6\ F_7$
x x x	0	1 1 1 1 1 1 1 1
0 0 0	1	D 1 1 1 1 1 1 1
0 0 1	1	1 D 1 1 1 1 1 1
0 1 0	1	1 1 D 1 1 1 1 1
1 1 1	1	1 1 1 1 1 1 1 D



Time Division Multiplexing (TDM)（时分复用）






输入		输出
地址	使能	
$A_2A_1A_0$	E	$F_0\ F_1\ F_2\ F_3\ F_4\ F_5\ F_6\ F_7$
x x x	0	1 1 1 1 1 1 1 1
0 0 0	1	D 1 1 1 1 1 1 1
0 0 1	1	1 D 1 1 1 1 1 1
0 1 0	1	1 1 D 1 1 1 1 1
1 1 1	1	1 1 1 1 1 1 1 D

两片双2:4译码器构成8路数据分配器。

(5) 译码器的其他应用


一个3位二进制数等值比较器。



2、二－－十进制译码器（74LS42）

输入：8421BCD 码；

输出：与十进制数字相对应的10个信号 。



A_3	A_2	A_1	A_0	Y_9	Y_8	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0
0	0	0	0	1	1	1	1	1	1	1	1	1	0
0	0	0	1	1	1	1	1	1	1	1	1	0	1
0	0	1	0	1	1	1	1	1	1	1	0	1	1
0	0	1	1	1	1	1	1	1	1	0	1	1	1
0	1	0	0	1	1	1	1	1	0	1	1	1	1
0	1	0	1	1	1	1	1	0	1	1	1	1	1
0	1	1	0	1	1	1	0	1	1	1	1	1	1
0	1	1	1	1	1	0	1	1	1	1	1	1	1
1	0	0	0	1	0	1	1	1	1	1	1	1	1
1	0	0	1	0	1	1	1	1	1	1	1	1	1


冗余码输出：1 1 11 1 1 1 1 1 1


3、 七段显示译码器


数字显示电路由显示译码器、驱动器和显示器三部分组成。


显示器
- LED（Light Emitting Diode）发光二极管显示器
  - 共阴极
  - 共阳极
- LCD(Liquid Crystal Display)液晶显示器
- CRT(Cathode Ray Tube)阴极射线显示器







数码显示译码器
数码显示器
0
1
0
1
A_3
A_2
A_1
A_0
译
码
器
驱
动
器
Y_a
Y_b
Y_c
Y_d
Y_e
Y_f
Y_g
a
b
c
d
e
f
g




Seakey



a
b
c
d
e
f
g
(¡¤) h
R
共阴极
a
b
c
d
e
f
g
(¡¤) h
R
共阳极
+Vcc

（1） 外部功能

引脚复用技术

显示译码器74LS48（共阴极）显示功能

$\overline{LT}$	$\overline{RBI}$	$\overline{BI}/\overline{RBO}$	A_3	A_2	A_1	A_0	a	b	c	d	e	f	g	说明
0	×	1	×	×	×	×	1	1	1	1	1	1	1	试灯
×	×	0	×	×	×	×	0	0	0	0	0	0	0	熄灭
1	0	0输出	0	0	0	0	0	0	0	0	0	0	0	灭0
1	1	1	0	0	0	0	1	1	1	1	1	1	0	显示0
1	×	1	0	0	0	1	0	1	1	0	0	0	0	1
1	×	1	0	0	1	0	1	1	0	1	1	0	1	2
1	×	1	0	0	1	1	1	1	1	1	0	0	1	3
1	×	1	0	1	0	0	0	1	1	0	0	1	1	4
1	×	1	0	1	0	1	1	0	1	1	0	1	1	5
1	×	1	0	1	1	0	0	0	1	1	1	1	1	6
1	×	1	0	1	1	1	1	1	1	0	0	0	0	7
1	×	1	1	0	0	0	1	1	1	1	1	1	1	8
1	×	1	1	0	0	1	1	1	1	0	0	1	1	9



符号

灯测试输入端 $\overline{LT}$


熄灭输入端 $\overline{BI}$

灭"0"输入端 $\overline{RBI}$

灭"0"输出端 $\overline{RBO}$

Lamp Test， Ripple Blanking Input , Blanking Input/Ripple Blanking Output

（2）数码显示电路的动态灭零



整数部分：高位的 $\overline{BI}$ / $\overline{RBO}$ 与低位的 $\overline{RBI}$ 相连

小数部分：低位的 $\overline{BI}$ / $\overline{RBO}$ 与高位的 $\overline{RBI}$ 相连

译码器的特点：

1. 译中的输出通道为 0；
2. 有使能控制端；
3. 提供地址译码、片选信号；
4. 可实现多输出的函数发生器，且输出加与非门。

- 常用的MSI译码器有：
  - 双2:4译码器　　74XX139
  - 3:8译码器　　74XX138
  - 4:16译码器　　74XX156


典型显示译码器：

- 74LS47：　驱动共阳极数码管
- 74LS48：　驱动共阴极数码管

二、 编码器(Encoder)

将十进制数或其它信息转换成二进制代码。


- 二进制优先编码器
- 二～十进制优先编码器



1. 二进制编码器

（1） 8－3优先编码器（74LS148）

输入8个信号，输出3位二进制代码。



1) 功能与结构

输入信号：数据输入（7线最高）、

E_I：输入使能

输出信号：代码输出（反码）、

使能输出E_O －－无输入信号标志（容量扩展）


G_S－－有效输出标志

输入									输出				
$\overline{E_I}$	$\bar{I}_7$	$\bar{I}_6$	$\bar{I}_5$	$\bar{I}_4$	$\bar{I}_3$	$\bar{I}_2$	$\bar{I}_1$	$\bar{I}_0$	$\bar{Y}_2$	$\bar{Y}_1$	$\bar{Y}_0$	$\overline{G_s}$	$\overline{E_O}$
1	×	×	×	×	×	×	×	×	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	0	×	×	×	×	×	×	×	0	0	0	0	1
0	1	0	×	×	×	×	×	×	0	0	1	0	1
0	1	1	0	×	×	×	×	×	0	1	0	0	1
0	1	1	1	0	×	×	×	×	0	1	1	0	1
0	1	1	1	1	0	×	×	×	1	0	0	0	1
0	1	1	1	1	1	0	×	×	1	0	1	0	1
0	1	1	1	1	1	1	0	×	1	1	0	0	1
0	1	1	1	1	1	1	1	0	1	1	1	0	1

被禁止

无输入


I_0编码



2. 二－十进制（BCD码）优先编码器(74LS147)

将十进制数编成二进制代码。


I_9	I_8	I_7	I_6	I_5	I_4	I_3	I_2	I_1	Y_3	Y_2	Y_1	Y_0
0	×	×	×	×	×	×	×	×	0	1	1	0
1	0	×	×	×	×	×	×	×	0	1	1	1
1	1	0	×	×	×	×	×	×	1	0	0	0
1	1	1	0	×	×	×	×	×	1	0	0	1
1	1	1	1	0	×	×	×	×	1	0	1	0
1	1	1	1	1	0	×	×	×	1	0	1	1
1	1	1	1	1	1	0	×	×	1	1	0	0
1	1	1	1	1	1	1	0	×	1	1	0	1
1	1	1	1	1	1	1	1	0	1	1	1	0




应用：数字键盘接口


3　编码器容量扩展

1)用74LSI48设计16:4优先编码器。




15	14			8	7					1	0	A_3	A_2	A_1	A_0
0	x	x		x	x	x	x	x	x			0	0	0	0
1	0	x		x	x	x	x	x	x			0	0	0	1
1	1	1	1	0	x	x	x	x	x			0	1	1	1
1	1	1	1	1	0	x	x	x	x			1	0	0	0
1	1	1	1	1	1	0	x	x	x			1	0	0	0
1	1	1	1	1	1	1	1	1	1		0	1	1	1	1






15 14 8	7 1 0	A_3 A_2 A_1 A_0
0 x x x	x x x x x x	0 0 0 0
1 0 x x	x x x x x x	0 0 0 1
1 1 1 1 0	x x x x x x	0 1 1 1
1 1 1 1 1	0 x x x x x	1 0 0 0
1 1 1 1 1	1 0 x x x x	1 0 0 0
1 1 1 1 1	1 1 1 1 1 0	1 1 1 1

2) 用一片8－3优先编码器构成二——十进制优先编码器，输入低电平有效，输出为原码。




输　　入										输　　出			
9	8	7	6	5	4	3	2	1	0	Z_3	Z_2	Z_1	Z_0
0	x	x	x	x	x	x	x	x	x	1	0	0	1
1	0	x	x	x	x	x	x	x	x	1	0	0	0
1	1	0	x	x	x	x	x	x	x	0	1	1	1
1	1	1	1	1	1	1	1	1	0	0	0	0	0



输入										输出			
9	8	7	6	5	4	3	2	1	0	Z_3	Z_2	Z_1	Z_0
0	x	x	x	x	x	x	x	x	x	1	0	0	1
1	0	x	x	x	x	x	x	x	x	1	0	0	0
1	1	0	x	x	x	x	x	x	x	0	1	1	1
1	1	1	1	1	1	1	1	1	0	0	0	0	0

带中断控制的优先级管理（总线仲裁器=编码器+译码器）




编码器的特点：

1. 高位优先编码；
2. 反码输出；
3. 有使能输入、输出；
4. 有输出有效标志

74XX147——10线-BCD码编码器

74XX148——8线-3线优先权编码器


Y0
Y1
Y2
Y3
Y0
Y1
D2
Y3
74LS139
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
1G
A1
A0
A1
A0
2G
A2
A1
A0

§2.6 数值比较器和加法器

§2.6.1 数值比较器（comparator)

比较两个二进制数的大小。


1．四位数值比较器（74LS85)

1) 结构与功能：


输入信号：数码输入

级联输入（低位比较结果）

输出信号：比较结果




比较输入								级联输入			输出		
A_3	B_3	A_2	B_2	A_1	B_1	A_0	B_0	$A>B$	$A<B$	$A=B$	$P_{A>B}$	$P_{A<B}$	$P_{A=B}$
1	0	×	×	×	×	×	×	×	×	×	1	0	0
0	1	×	×	×	×	×	×	×	×	×	0	1	0
$A_3=B_3$		1	0	×	×	×	×	×	×	×	1	0	0
$A_3=B_3$		0	1	×	×	×	×	×	×	×	0	1	0
$A_3=B_3$		$A_2=B_2$		1	0	×	×	×	×	×	1	0	0
$A_3=B_3$		$A_2=B_2$		0	1	×	×	×	×	×	0	1	0
$A_3=B_3$		$A_2=B_2$		$A_1=B_1$		1	0	×	×	×	1	0	0
$A_3=B_3$		$A_2=B_2$		$A_1=B_1$		0	1	×	×	×	0	1	0
$A_3=B_3$		$A_2=B_2$		$A_1=B_1$		$A_0=B_0$		1	0	0	1	0	0
$A_3=B_3$		$A_2=B_2$		$A_1=B_1$		$A_0=B_0$		0	1	0	0	1	0
$A_3=B_3$		$A_2=B_2$		$A_1=B_1$		$A_0=B_0$		0	0	1	0	0	1




注意：级联输入信号只能有一个为高电平，要避免其他输入可能。

例 用一片四位比较器（74LS85)比较三位二进制数。




例 用两片四位比较器（74LS85)比较八位二进制数。

解：利用级联输入，采用分段比较方法，由高位开始，逐级向低位进行。



最低位级联输入接固定信号。


§2.6.2 加法器（adder)



实现两个多位二进制数相加。

1） 串行进位加法器

把n位全加器串联起来，低位的进位输出连接到高位的进位输入。
进位逐级传递。



优点：结构简单。


缺点：速度慢。

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = A_i B_i + (A_i \oplus B_i) C_{i-1}$$

2) 超前进位加法器（74LS83)

是各级进位同时发生，高位加法不必等低位的运算结果。
工作速度得以提高。




$$C_i = A_iB_i + (A_i \oplus B_i)C_{i-1}$$

G_i　　P_i

$$C_i = G_i + P_iC_{i-1}$$

$$S_i = P_i \oplus C_{i-1}$$



$$C_2 = G_2 + P_2C_1 = G_2 + P_2(G_1 + P_1C_0) = G_2 + P_2(G_1 + P_1(G_0 + P_0C_{-1}))$$

$$= G_2 + P_2(G_1 + P_1G_0 + P_1P_0C_{-1}) = G_2 + P_2G_1 + P_2P_1G_0 + P_2P_1P_0C_{-1}$$

高位不需等待低位的计算结果。最低位的进位可以超前送到最高位及各位上。


输入：

$A_3\,A_2A_1\,A_0$、 $B_3\,B_2B_1\,B_0$


C_{-1}是低位的进位

输出：$S_3\,S_2S_1\,S_0$是四位和数，

C_3是进位信号




符号



引脚排列

3) 全加器的应用


（1）使用74LS83实现n位二进制加法运算。



（2） 代码转换：

- 利用全加器将 5421 码转换为 2421 码。

5 4 2 1	2 4 2 1	
0 0 0 0	0 0 0 0	0
0 0 0 1	0 0 0 1	1
0 0 1 0	0 0 1 0	2
0 0 1 1	0 0 1 1	3
0 1 0 0	0 1 0 0	4
1 0 0 0	1 0 1 1	5
1 0 0 1	1 1 0 0	6
1 0 1 0	1 1 0 1	7
1 0 1 1	1 1 1 0	8
1 1 0 0	1 1 1 1	9



(3) 用全加器构成二进制减法器（、乘法器）

利用 *“加补”* 概念，可将减法用加法来实现。

$$(A+B)_{补}=(A)_{补}+(B)_{补}$$

$$(A-B)_{补}=(A)_{补}+(-B)_{补}$$

9-6

	+9	1001
+)	−6	+) 1010
	+3	1 0011


6-9

	+6	0110
+)	−9	+) 0111
	−3	0 1101


有进位输出的差是正数，无进位输出的差是负数。

二进制减法器

S=A－B



二进制并行加法/减法器



（5）用四位全加器构成8421码的加法电路

*原则：*两位8421码相加，和仍为8421码，否则结果错误。

$7+9=16$

$=(0001\ 0110)_{8421}$

7 + 9	
	0111
+	1001
1	0000
+	0110
1	0110

$7+5=12$

$=(0001\ 0010)_{8421}$

7 + 5	
	0111
+	0101
	1100
+	0110
1	0010


一旦需要修正，则8421码必有进位输出。


判 9 加 6 修正电路:


1）当有进位输出　或　2）当和数＞9；

应修正让其产生*进位*，且加*（0110）*；

设计两个一位8421BCD码加法电路应由三部分组成。




BCD码
S3 S2 S1 S0
四位加法器
74283(2)
0
Cin
Cout
A3 A2 A1 A0 B3 B2 B1 B0
0
0
向高位进位
+
A'>B' A'=B' A'<B'
四位数值比较器7485
A3 A2 A1 A0 B3 B2 B1 B0
A'=B'
A'>B' A'<B'
1 0 0 1
1
0
S3 S2 S1 S0
四位加法器
74283(1)
0
Cin
Cout
A3 A2 A1 A0 B3 B2 B1 B0
BCD码
BCD码



加6条件


$F = C_O + S_3S_2 + S_3S_1$

有进位

“和”大于9

$$F = \overline{\overline{C_0} \cdot \overline{S_3S_2} \cdot \overline{S_3S_1}}$$

$$F = \overline{\overline{C_0} \cdot \overline{S_3 S_2} \cdot \overline{S_3 S_1}}$$



相加之和小于9，加0修正。

有进位或相加之和大于9，加6修正。


C_0作进位输出

六、 奇偶校验器(74LS280)

1. 基本功能:

根据输入中1的奇偶来决定其输出值。

A~I	EVEN	ODD
偶数个“1”	1	0
奇数个“1”	0	1



$$ODD = A \oplus B \oplus C \oplus D \oplus E \oplus F \oplus G \oplus H \oplus I$$


$$EVEN = \overline{ODD}$$


$$= A \oplus B \oplus C \oplus D \oplus E \oplus F \oplus G \oplus H \oplus I \oplus 1$$

2. 奇偶校验器的应用:

1) 奇偶检验器

用74LS280构成8 位奇偶检验电路和17 位奇偶检验电路






2） 奇偶校验位（ 监督位）发生器

用74LS280设计一个4位二进制码的偶校验位发生器

偶校验位（监督位）：


$$P = C_1 \oplus C_2 \oplus C_2 \cdots \oplus C_n$$




用74LS280设计一个4位二进制码的奇校验位发生器

奇校验位（监督位）：

$$P = C_1 \oplus C_2 \oplus C_2 \cdots \oplus C_n \oplus 1$$



3) 校验位产生 / 校验检测



接收无错：$F_{OD2}=1$


接收门开启，数据继续传送。

§2.1.5　组合逻辑电路的竞争冒险

一、险象的产生的原因


竞争： 同一信号经不同路径到达输出门有时间差的现象。

冒险： 当有竞争能力的信号发生**变化**时，可能使电路产生了暂时错误输出。




1、竞争冒险（逻辑冒险）

只有一个变量产生变化时出现的冒险。




$$F = A \bullet \overline{A}$$



“1”冒险　出现正尖脉冲。


两个互补输入信号同时向相反状态变化的情况下------竞争冒险


A
Y
$F = A + \overline{A}$
A
$\overline{A}$
理想Y=1
实际$\overline{A}$
t_1
$t_1+ t_{pd}$
t_2
$t_2+ t_{pd}$
实际Y

"0"冒险　　出现负尖脉冲

2. 译码器的竞争冒险（功能冒险）

当有两个或两个以上输入信号同时产生变化时，在输出端产生毛刺。



译码器容易产生毛刺， 设计译码逻辑电路时必须十分小心。

利用：

- 使能端在输入稳定后有效，可消除毛刺。
- 格雷码可消除毛刺。

二. 冒险现象判别（逻辑冒险）

1. 代数法


1）检查变量，原、反同时出现；

2）代入 其余变量的取值组合，考察是否冒险。

$F = A + \overline{A}$ “0” 冒险

$F = A \bullet \overline{A}$ “1” 冒险

$$F = B\overline{C} + AC$$



例

判断 $F=\overline{A}D+\overline{A}C+AB\overline{C}$ 是否可能出现险象

分析：① 变量A和C均具备竞争条件

②检查A:

当

$$B=1$$

$$C=0$$

$$D=1$$

时

$$F=A+\overline{A}$$

③检查C:

$$F\neq C+\overline{C}$$

∴ C发生变化时不会产生险象.

BCD=101时，出现“0”冒险。

判断 $F=(A+B)(\overline{A}+C)(\overline{B}+C)$ 描述的电路是否可能出现险象

分析：① 变量A、B均具备竞争条件

② 考察A变量：

当

$$B=0$$

$$C=0$$

时

$$F=A\cdot\overline{A}$$

∴ 当BC=00时，电路出现“1”险象

③ 考察B变量：

当

$$A=0$$

$$C=0$$

时

$$F=B\cdot\overline{B}$$

∴ 当AC=00时，出现“1”险象

三、冒险现象的消除

1. 加冗余项法：

$$F = \overline{A}D + \overline{A}C + AB\overline{C}$$


BCD=101时，出现“0”冒险。

$$F = \overline{A}D + \overline{A}C + AB\overline{C} + B\overline{C}D$$

BCD=101时，F=1，消除冒险。

2. 选通法：


取样脉冲仅在输出门处于稳定值期间到来，保证输出结果正确，
目的是避开冒险。 有严格的时间要求。



3. 输出端加一滤波电容:

电容（4pF～20pF)滤波以减小尖脉冲（丰富的高频分量）的幅度。

影响输出波形。



本章小结

1. 组合逻辑电路的特点是:任一时刻的输出状态只决定于该时刻各输入状态的组合。电路仅由门电路构成。

2. 小规模组合逻辑电路的分析步骤：写出各输出端的逻辑表达式→化简和变换逻辑表达式→列出真值表→确定功能。

3. 小规模组合逻辑电路的设计步骤：根据设计求列出真值表→写出逻辑表达式(或填写卡诺图) →逻辑化简和变换→画出逻辑图

4. 中规模组合逻辑部件

掌握典型集成电路的外部功能、扩展、应用。

- 数据选择器：根据地址码的要求，从多路输入信号中选择其中一路输出。

应用：
- 选择数据
- 并 → 串
- 实现组合逻辑

- 译码器：特定意义信息的二进制代码翻译出来，常用的有二进制译码器、二-十进制译码器、数码显示译码器。

应用：
- 片选、地址译码
- 实现数据分配
- 实现组合逻辑

- 编码器：将具有特定含义的信息编成、相应二进制代码输出，常用的有二-十进制编码器、优先编码器。。

应用：
- 编码
- 实现优先级管理

- 加法器：多位加法运算（串行进位、并行进位）。

应用：
- 算术运算
- 代码转换

- 比较器：级联输入端的接入方法。
- 奇偶校验器：输出表达式。

5. 掌握组合逻辑电路中竞争冒险现象、克服方法。

1. 常用的BCD码有_____、_____、_____等，常用的可靠性代码有_____、_____等。

2. 将十进制数45转换成8421码可得_____。

3. 当数据选择器的数据输入端的个数为8时，则其地址码选择端应有_____位。

4. 对于四位二进制译码器，其相应的输出端共有_____。

A. 4个　　B. 16个　　C. 8个　　D. 10个

5、设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要_____ 个异或门。

A. 2　　B. 3　　C. 4　　D. 5

6. 在下列逻辑电路中，不是组合逻辑电路的有_____。

A. 译码器　　B. 编码器　　C. 全加器　　D. 寄存器

7. 组合逻辑电路不存在输出到输入的_____通路，因此其前一状态不影响后一状态。

8. 四位二进制编码器有＿＿＿＿个输入端；＿＿＿＿个输出端。

9. 函数 $F=\overline{A}+\overline{\overline{AB}+A(C+D)}$ ，其反函数 $\overline{F}$ =_____；对偶式F*=_____。

10. 最小项 $ABC\overline{D}$ 的逻辑相邻项是----------

11. 逻辑函数 $F=A\oplus(A\oplus B)$ 的值是_____。

12. 下列各函数相等，其中无冒险现象的逻辑函数是_____。

A. $F = AC + B\overline{C} + CD + BD + AB$


$F = AC + B\overline{C} + CD + BD + AB$

B. $F = AC + B\overline{C} + CD$

C. $F = AC + CD + B\overline{C}\,\overline{D} + BD$

D. $F = CD + B\overline{C} + AC\overline{D}$

13. 一个由3:8译码器构成的逻辑电路如图9所示，函数F的最小项表达式为_____。



14. 一个逻辑函数如果有n个变量，则有_____个最小项。任何一个逻辑函数可以化成一组_____之和表达式。

15. A_1、A_2、A_3、A_4是四位二进制码，若电路采用奇校验，则监督码元（校验位）P的逻辑表达式为P = _____。

设计：
设8421BCD码对应的十进制数为X，当 X ≤2,或≥7时电路输出F为高电平,否则为低电平。试设计该电路，并用与非门实现之。