第六章　数字系统

§6.1　数字系统的基本概念

1. 数字系统


1) 定义:

具有存储、传输、处理信息能力的逻辑系统集合。


由“数据通路+控制逻辑”构成，其工作具有周期性。

2) 数字系统的基本构成

由五大部件组成。




五大部件通过总线和接口连接。


数字系统
控制部件
执行部件
运算器
算术逻辑单元 ALU
寄存器
累加寄存器
状态寄存器
通用寄存器
存储器
数据通路结构


2. 基本子系统

1） 运算器

对信息进行加工处理（算术、逻辑、传输）。全部操作都是由控制器发出的控制信号来指挥的。



算术逻辑运算部件ALU （Arithmetical Logic Unit）



2） 控制器

发出控制命令，指挥、控制各部件协调工作的中心部件。

控制命令
- 电位型  控制门电路
- 脉冲型  控制数据打入寄存器

实现方法：

全硬件控制器、微程序控制器。

数字系统与逻辑功能部件的区别：有无控制器。

§6.2 数据通路

在各部件之间传送信息的公共通路，称为数据通路。

由总线连接的运算单元（组合电路）和存储单元构成。

数据通路：数据信号、控制信号。

由控制器控制数据流通过BUS总线在各子系统之间流动。


1. 总线

用来分时地发送与接收各部件信息的公共传送线路。


特点：多源、分时


- 总线的逻辑结构

总线
- 单向总线：选择器方式
- 双向总线：三态门方式





• 选择器方式:


LD_A
LD_B
LD_C
LD_D
Register A
Register B
Register C
Register D
A1
A0
MUX 1
MUX 2
S3
S2
Adder


MUX
BUS
YS0
YS1
01
10
11
S3
S2
S1
S0
ALU
M
+1
A
MUX
B
MUX
AS0
AS1
BS0
BS1
R1
R2
R3
LDR1
LDR2
LDR3

- 三态门方式：


D
G1
1
EN
Y
G2
1
EN
1
EN
数据总线


数据总线
0
EN
1
1
EN
2
1
EN
3
1
EN
4
1
EN
5
EN
6
0
EN
7
0
EN
8
1
EN
9
1
EN
10
1
数据总线结构

§6.3　数字系统的设计方法

一. 设计步骤

自顶向下方法（from top to down ）：

基本方法：是将规模较大的系统从逻辑上划分为控制电路+受控电路。

步骤：

1. 划分子系统、模块

数据处理器、控制器;

2. 数据通路（不唯一）

3. 用数学语言(工具)，描述控制器的控制过程

- ASM图（Arithmetic State Machine Flowchart ）;
- MDS图（Mnemonic Documented State ） 。

4. 设计控制器

硬布线控制器、微程序控制器。

5. 设计数据处理器

二. 算法状态机

1. ASM 流程图


ASM图：用状态框、判断框、条件输出框和文字来描述数字系统控制器，在不同时间内完成的操作。

特点：① 描述控制器的控制状态及其转换关系；

② 可精确地表示状态转换的时间关系。


1）状态框

代表系统一个状态的矩形框。




在规定数量脉冲作用下实现状态转换。

框内：控制命令



2） 条件判断框


对控制器输入信号的判断。




框内：检测条件

3） 条件输出框

在给定的状态下，判断条件满足时才发生的输出。







框内：控制命令

入口：判断框的输出


出口：指向状态框

和状态框相连的判断框、条件输出框都属于该状态框，它们的操作是在同一状态周期下完成的。






状态单元




状态周期：每一个状态所经历的时间。

2. MDS图和ASM图的转换:




(a)三状态机




3. ASM图：


S

B->BUS
LDD




给出将A、D两个寄存器中已有的操作数进行交换的ASM图。





4. 数据通路实例


LDC
C
BUS
ALU→BUS
S3
S2
S1
S0
ALU
M
+1
MRD
MWR
存储器
RAM
EA
A
B
EB
LDAR
MAR
RB→BUS
A输出
B输出
RDA
RDB
WRB
A地
址选
择
16字通用寄存器组R
B地
址选
择
LDIR
IR
控
制
器
控
制
信
号

- 从寄存器到寄存器的操作


$R_A + R_B \rightarrow R_B$


寄存器控制信号：

接受方：打入脉冲；


发送方：三态门。


双总线通路






单总线通路



S0
RDB
EN
LA
S1
RDB
EN
LB
S2
ADD
LC
LB
WRB


R_C
LC
ADD
ALU
R_A
R_B
LA
LB
En_B
A 16个 B
通用寄存器
RDB
（写入）
WRB

- 从寄存器到存储器的操作


$R_B \rightarrow RAM$





- 从存储器到寄存器的操作

RAM→ R_B



例：将四位二进制数X，Y分别存入寄存器A和B中，然后比较两数大小，使大数存入寄存器A，设计控制器的ASM图。

- 逻辑划分


  控制器、执行部件（寄存器、比较器）：


  2个四位寄存器：A（X），B(Y)；

  四位比较器：C＝1（A≥B）；

  一个控制器。


- 数据通路





逻辑流程图:

系统的工作过程




- 控制器的ASM图


S_0：打入命令LB（脉冲），X→B ；

S_1：打入命令LA（脉冲），（B）→ （A）；


S_2：打入命令LB（脉冲），Y→B；


S_3：比较命令CAP（电位），（A）＞（B）
比较器输出C＝1；






例：将四位二进制数X,Y分别存入寄存器A、B中，然后比较，使大数存入寄存器A，小数存入寄存器B，设计控制器的ASM图。








§6.4 小型控制器的设计

由硬件实现控制器：









小型控制器


计数器型：

MUX型：

状态寄存器少，译码电路相同（较复杂）

定序型（一对一）：状态寄存器多，译码电路简单

无需化简



1. 计数型控制器

适应于状态数较多，N 个触发器可构成 2^n 个控制状态。

设计方法同时序电路。


1) 给ASM图的状态框编码:

2) 由ASM 图得控制信号表达式（译码）:

3) 控制器的状态转移表:

4) 触发器驱动方程:

5) 电路实现:



1）给ASM图的状态框编码(Q2Q1)：


2）由ASM 图得控制信号表达式：

$$C_1 = \overline{Q_2^n}\ \overline{Q_1^n}$$

$$C_2 = \overline{Q_2^n}\ \overline{Q_1^n}\ \overline{X}$$

3） 控制器的状态转移表：

Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	转移条件
0	0	1	0	$\overline{X}$
0	0	1	1	X
1	0	0	0	
1	1	0	0	
0	1	0	0	



4）触发器驱动方程：

Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	转移条件
0	0	1	0	$\overline{X}$
0	0	1	1	X
1	0	0	0	
1	1	0	0	
0	1	0	0	

$$Q_2^{n+1} = D_2 = \overline{Q_2^n}\ \overline{Q_1^n}(X + \overline{X}) = \overline{Q_2^n}\ \overline{Q_1^n}$$

$$J_2 = \overline{Q_1^n};$$

$$K_2 = 1$$

$$Q_1^{n+1} = D_1 = \overline{Q_2^n}\ \overline{Q_1^n}X$$

$$J_1 = \overline{Q_2^n}x;$$

$$K_1 = 1$$

总结公式：

教材第三章最后一节


NS：次态

PS：现态

C：转移条件

$$NS = \Sigma PS \bullet C$$

5） 电路实现：



控制命令译码器

$$C_1 = \overline{Q_2^n}\ \overline{Q_1^n}$$

$$C_2 = \overline{Q_2^n}\ \overline{Q_1^n}\ \overline{X}$$

$$D_2 = \overline{Q_2^n}\ \overline{Q_1^n}(X + \overline{X}) = \overline{Q_2^n}\ \overline{Q_1^n}$$

$$D_1 = \overline{Q_2^n}\ \overline{Q_1^n} X$$

状态寄存器

次态输入逻辑

一拍完成


例：设计计数型8位累加器的控制器。


1) 逻辑划分


控制器、寄存器、加法器。


- 2个八位寄存器：A（加数），B（加数、和）；
- 1个一位寄存器：C（进位）
- 八位加法器：
- 一个控制器。


2) 数据通路



$\overline{CLR}$
R_C
LC
ADD
控制器
加法器
R_A
R_B
LA
LB
$\overline{CLR}$



S0
B、C清零，X送A
S1
加法，A送B
S2
Y送A
S3
加法，
S送B，t送C


CLR
LC
ADD
控制器
R_C
加法器
R_A
R_B
LA
CLR
LB


S0
B、C清零，X送A
S1
加法，A送B
S2
Y送A
S3
加法，
S送B，t送C


S0
CLR，LA
S1
ADD，LB
S2
LA
S3
ADD，
LB，LC


CLR
LC
R_C
加法器
控制器
ADD
R_A
R_B
LA
LB


S0
C清零，X送A
S1
X送B
S2
Y送A
S3
加法，
S送B，t送C

3） 控制器的ASM图


S_0：打入命令 LA（脉冲），清零CLR（电位）；


S_1：打入命令 LB （脉冲）；


S_2：打入命令 LA（脉冲）；

S_3：加法命令 ADD （电位），

打入命令 LB （脉冲），LC （脉冲）







4) 设计控制器

- 给ASM图的状态框编码(Q_2Q_1)
- 由ASM 图得控制信号表达式:

$$LA = (\overline{Q_2^n}\ \overline{Q_1^n} + Q_2^n Q_1^n)T_2 = (Q_1^n \oplus \overline{Q_2^n})T_2$$


$$LB = (\overline{Q_2^n}\ Q_1^n + Q_2^n \overline{Q_1^n})T_2$$

$$= (Q_1^n \oplus Q_2^n)T_2$$

$$LC = Q_2^n\ \overline{Q_1^n} T_2$$


$$\overline{CLR} = \overline{Q_2^n}\ \overline{Q_1^n} \qquad CLR = Q_2^n + Q_1^n$$

$$ADD = Q_2^n\ \overline{Q_1^n}$$



- 控制器的状态转移表:

Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	转移条件
0	0	0	1	
0	1	1	1	
1	1	1	0	
1	0	1	1	




- 触发器驱动方程:


$$Q_2^{n+1} = \overline{Q_2^n}\,Q_1^n + Q_2^n\overline{Q_1^n} + Q_2^n\overline{Q_1^n} = Q_2^n + Q_1^n$$


$$J_2 = Q_1^n \;;\; K_2 = 0$$


$$Q_1^n = \overline{Q_2^n}\;\overline{Q_1^n} + \overline{Q_2^n}Q_1^n + Q_2^n\overline{Q_1^n} = \overline{Q_2^n} + \overline{Q_1^n}$$


$$J_2 = 1 \;;\; K_2 = Q_2^n$$














注意：控制信号是电位有效还是脉冲有效，如果是脉冲有效，必须和节拍脉冲T_2相“与”。

2．定序型控制器

适用于状态数少的控制器。n 个控制状态需 n 个触发器

每一个控制状态分配给一个触发器。

1） 给ASM图的状态框分配触发器:

2）由 ASM 图得控制信号表达式:

3）控制器的MDS表 ：

4）触发器的次态方程、激励函数:


特点: 控制命令译码电路简单

1）分配触发器:

2）控制信号: $C_1 = Q_1^n$

3）MDS表: $C_2 = Q_1^n \overline{X}$

现态	次态 n+1	转移条件
Q1	Q2	$\overline{X}$
Q1	Q3	X
Q2	Q1	
Q3	Q1	




4）次态方程: $Q_1^{n+1} = Q_2^n + Q_3^n$


$Q_2^{n+1} = Q_1^n \overline{X}$

5）电路实现: $Q_3^{n+1} = Q_1^n X$

教材第三章最后一节

例：将四位二进制数X，Y分别存入寄存器A和B中，然后比较两数大小，使大数存入寄存器A，设计定序型控制器。






- **分配触发器：** S0=Q0……，S3=Q3
- **控制信号：** $LB = (Q_0^n + Q_2^n)T_2$

$$LA = Q_1^n T_2$$

$$CAP = Q_3^n$$

- **MDS表：**

现态	次态	转移条件
Q0	Q1	
Q1	Q2	
Q2	Q3	
Q3	Q1	$\overline{C}$
	Q2	C



- **次态方程:**

$$Q_1^{n+1} = Q_0^{n} + Q_3^{n}\overline{C}$$


$$Q_2^{n+1} = Q_1^{n} + Q_3^{n}C$$


$$Q_3^{n+1} = Q_2^{n}$$

$$Q_0^{n+1} = 0$$

现态	次态	转移条件
Q0	Q1	
Q1	Q2	
Q2	Q3	
Q3	Q1	$\overline{C}$
	Q2	C

- **电路实现:**





$$Q_1^{n+1} = Q_0^{n} + Q_3^{n}\overline{C}$$

$$Q_2^{n+1} = Q_1^{n} + Q_3^{n}C$$

$$Q_3^{n+1} = Q_2^{n}$$

$$Q_0^{n+1} = 0$$

$$LB = (Q_0^{n} + Q_2^{n})T_2$$

$$LA = Q_1^{n}T_2$$

$$CAP = Q_3^{n}$$

3. 多路选择器（MUX）型控制器

适应于状态数较多，N 个触发器可构成 2^n 个控制状态。 n 个触发器需 n 个数据选择器

1）给ASM图的状态框编码:

2）由 ASM 图得控制信号表达式:

3）控制器的状态转移表:

4）数据选择器的数据端:　　$D_1 = \overline{Q_2^n}\,\overline{Q_1^n}X + Q_2^n\overline{Q_1^n}$

数据选择器：输出 F （n） → D触发器 D（n）；

地址输入（共用） ← D触发器(Q)


确定：　数据端 ← 转移条件

1）给ASM图的状态框编码:

2） 由 ASM 图得控制信号表达式:

$$C_1 = \overline{Q_1^n}\ \overline{Q_0^n}$$

$$C_2 = \overline{Q_1^n}\ \overline{Q_0^n}\ \overline{X}$$



3)控制器的状态真值表:

Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	转移条件
0	0	1	0	$\overline{X}$
		1	1	X
1	0	0	0	
1	1	0	0	
0	1	0	0	

$$D_1 = \overline{Q_1^n}\ \overline{Q_0^n}(X + \overline{X}) = \overline{Q_1^n}\ \overline{Q_0^n}$$

$$D_0 = \overline{Q_1^n}\ \overline{Q_0^n}X$$

4） 数据选择器的数据端:

2 个四选一的选择器

A_1A_0= Q_1^n Q_0^n

MUX1 －－ D1

MUX0 －－ D0

MUX1（d0）＝$\overline{X}$+X＝1；

MUX1（d1）＝0；

MUX1（d2）＝0；

MUX1（d3）＝0；

Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	转移条件
0	0	1	0	$\overline{X}$
		1	1	X
0	1	0	0	
1	0	0	0	
1	1	0	0	

MUX0（d0）＝X

MUX0（d1）＝0

MUX0（d2）＝0

MUX0（d3）＝0

$$D_1 = \overline{Q_1^n}\,\overline{Q_0^n}(X+\overline{X}) = \overline{Q_1^n}\,\overline{Q_0^n}$$


$$D_0 = \overline{Q_1^n}\,\overline{Q_0^n}X$$

MUX1（0）＝1；　MUX0（0）＝X

MUX1（1）＝0；　MUX0（1）＝0

MUX1（2）＝0；　NUX0（2）＝0

MUX1（3）＝0；　MUX0（3）＝0



$$C_1 = \overline{Q_1^n}\ \overline{Q_0^n}$$

$$C_2 = \overline{Q_1^n}\ \overline{Q_0^n}\ \overline{X}$$

$$D_1 = \overline{Q_1^n}\ \overline{Q_0^n}(X + \overline{X}) = \overline{Q_1^n}\ \overline{Q_0^n}$$

$$D_0 = \overline{Q_1^n}\ \overline{Q_0^n} X$$

1) 给ASM图的状态框编码(Q_1Q_0)：

2) 由ASM 图得控制信号表达式:


$$LB = (\overline{Q_1^n}\ \overline{Q_0^n} + Q_1^n \overline{Q_0^n})T_2$$

$$LA = \overline{Q_1^n}\ Q_0^n T_2$$

$$CAP = Q_1^n\ Q_0^n$$

3) 控制器的状态真值表:

Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	转移条件
0	0	0	1	
0	1	1	0	
1	0	1	1	
1	1	0	1	$\overline{C}$
		1	0	C



4）数据选择器的数据端：

2 个四选一的选择器

$A_1A_0 = Q_1^n\ Q_0^n$

Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	转移条件
0	0	0	1	
0	1	1	0	
1	0	1	1	
1	1	0	1	$\overline{C}$
		1	0	C

Mux1 （d0）＝0；

Mux1（d1）＝1；

Mux1（d2）＝1；

Mux1（d3）＝C；

Mux0 （d0）＝1

Mux0（d1）＝0

Mux0 （d2）＝1

Mux0（d3）＝C

祝同学们学业有成！