
Sirius 设计文档



目 录

1	设计	-概述
	1.1	指令系统 1
	1.2	内存管理
	1.3	缓存
	1.4	异常处理 2
	1.5	CP0
2	CPU	J
	2.1	总体设计 3
	2.2	接口定义 3
	2.3	取指阶段
	2.4	指令 FIFO
	2.5	译码阶段 7
	2.6	执行阶段 9
	2.7	访存阶段 12
	2.8	写回阶段 12
3	访存	
	3.1	MMU
	3.2	L1 Cache
	3.3	写缓冲
4	系统	16
	4.1	SoC 介绍
	4.2	PMON
	4.3	ucore
A		18
	A.1	Sirius 指令集
	A.2	CP0 寄存器列表 20

第1章 设计概述

比赛的核心要求是实现一个部分兼容 MIPS32 体系结构的小端序 CPU,并在其基础上搭建 SoC。为了保证系统的简洁性,我们的 CPU 实现了最常用的部分 MIPS32 指令以及运行操作系统 等高级应用所必须的协处理器 CP0 等。

我们实现的处理器命名为 Sirius,采用了**双发射**五级流水线的设计^[1],并支持一级指令、数据缓存,以提升系统性能。一级缓存采用直接映射的方式,行宽 64 字节,大小为 8 KB。

通过运行功能测试以及性能测试,我们一定程度上证明了该处理器的正确性。

1.1 指令系统

根据大赛要求,我们实现的指令系统为 MIPS32r1 [2][3] [4] 指令系统的子集。准确的说,我们实现的指令系统包含除去浮点指令以及 branch-likely 指令外的完整 MIPS32r1 指令集,全部指令列表详见附录 A.1。该指令系统包含以下几种指令类型:

- 算数运算指令 包括 ADD、SUB、SLT、MULT、DIV 等指令
- 逻辑运算指令 包括 AND、OR、XOR、NOR、LUI 等指令
- 移位运算指令 包括 SLL、SRL、SRA、SLLV、SRAV 等指令
- 分支跳转指令 包括 J、JR、JAL、B、BEQ 等指令
- 内存访问指令 包括 LB、LH、LW、SB、SW 等指令
- 系统控制指令包括 SYSCALL、BREAK、MFC0、MTC0 等指令

CPU 中包含的 32 个通用寄存器, HI、LO 寄存器, 以及协处理器 (CP0) 中实现的寄存器均按照 MIPS32r1 的规范实现。

基于性能方面的考虑,我们的 CPU 实现为非对称双发射五级流水线,通过对数据通路和控制模块的精心设计,我们尽可能地解决了因数据冲突、控制冲突以及结构冲突导致的流水线暂停。在我们的设计中,MIPS 传统的延迟槽技术得以保留,任一分支跳转指令后面均有深度为一条指令的延迟槽,可以用于编译器优化。

1.2 内存管理

处理器的 MMU 负责将虚地址映射为对应的物理地址。SiriusG 完整的支持了 MIPS32rl [4] 定义的虚地址转换方式。

1.3 缓存

在实际系统中, 访存带宽与处理器运算能力的不匹配, 使得访存系统的性能成为了处理器系统性能的瓶颈。考虑到缓存能够直接减少微处理器与慢速的内存设备之间的差距。我们的设计引入了缓存模块, 用于进一步提升处理器的性能。

我们实现的 L1 Cache 共分为两部分: L1 指令缓存以及 L1 数据缓存。两者配置完全相同,大小为 8 KB,行宽 64 字节,采用直接映射的方式进行替换。当命中时 L1 Cache 可以在单周期内返回数据,否则就会暂停流水线与内存设备进行交互。L1 Cache 对外采用 AXI 接口,支持猝发 (Burst) 传输,一次传输请求可以处理 64 字节的数据,以此提高总线的利用率。

1.4 异常处理

为了支撑操作系统的运行,提高处理器的通用性,Sirius 支持异常处理。根据 MIPS 规范的要求,Sirius 支持精确异常。即 CPU 能准确记录发生异常的指令位置(包括位于延迟槽中的指令),并确保异常发生之前的指令均完全执行,且让发生异常的指令及之后的指令取消执行。按照优先级排序,我们的 CPU 支持如下异常:

- 1. 中断外部中断、软中断、计时器中断。是否触发中断由协处理器 0 中的 Cause.IP 和 Status.IM 两个字段共同决定。
- 2. 地址错例外: 取指 在取指阶段地址不对齐或者出现权限错误时触发该异常。
- 3. TLB Miss: 取指 取指阶段 TLB 未命中时触发该异常。
- 4. TLB Invalid: 取指 取指阶段 TLB 无效时触发该异常。
- 5. 自陷、系统调用 当执行了对应的指令时触发这些异常。
- 6. 保留指令例外 在解码阶段发现该指令无法解码时触发该异常。
- 7. 协处理器不可用 当在非特权模式下执行特权指令时触发该异常。
- 8. 整形溢出 当执行 ADD、SUB、ADDI、SUBI 时发生溢出时触发该异常。
- 9. 地址错例外: 访存 在访存阶段地址不对齐时触发该异常。
- 10. TLB Miss: 访存 访存阶段 TLB 未命中时触发该异常。
- 11. TLB Invalid: 访存 访存阶段 TLB 无效时触发该异常。
- 12. TLB Modification 访存阶段试图向不可写的页写入数据时触发该异常。

异常发生后,PC会被置为相应的入口地址,开始异常处理流程。对于已经实现的异常,其处理流程遵循 MIPS32r1 规范要求的处理流程。中断会受到 CPO 寄存器的影响。Sirius 支持 5 个硬件中断以及一个计时器中断,它们分别由 CPO 中的 Status.IM7 至 Status.IM2 位控制,对应位为 1时中断启用。软中断则由 Status.IM1 和 Status.IM0 控制。中断仅在处理器正常状态下才可以发生。

1.5 CP0

Sirius 实现了 MIPS32r1 规范中要求的大部分寄存器, 具体内容见附录 A.2。

第2章 CPU

2.1 总体设计

Sirius CPU 设计为双发射五级流水线,分为取指、解码、执行、访存以及写回五个流水级。在取指阶段,PC 中的值被送往访存单元。如果该虚地址所在的区域可以被缓存,访存单元会先在内置的 L1 指令缓存内查询该指令。如果缓存命中则在单周期内返回指令数据,否则会发起访存请求充填流水线并暂停处理器。如果虚地址所在的区域不可被缓存,则直接发起访存请求并暂停流水线直到数据返回。取到的指令以及与之对应的 PC 地址会被送到指令 FIFO 内等待被执行。在译码阶段,指令 FIFO 的前两条指令会被取出,并被翻译为处理器内部使用的指令。最后双发射判断逻辑会根据情况来决定是否发射第二条指令,同时指令 FIFO 会根据双发射判断逻辑的结果确定是否删除刚刚被取出的两条指令。在执行阶段,最多两条指令会并行地在两个 ALU 内执行。同时在执行阶段,分支跳转等指令也在此执行,一旦确定需要跳转,需要跳转到的地址会被送回到 PC,PC 会在下一周期更新到目的地址。执行阶段产生的结果会被送往访存阶段,在访存阶段首先会处理异常,一旦有异常发生则刷新流水线。如果没有任何异常产生则正常进行访存操作。访存操作会将数据以及地址等控制信息发送到访存单元内,访存单元依然负责虚拟地址转换,L1 数据缓存查找等操作。访存阶段的结果会被送到写回阶段。在写回阶段,运算/访存结果被写入寄存器中。

为了处理数据冲突问题,我们的处理器引入了旁路机制,各个阶段的运行结果都会被前推到解码阶段。当通过前推无法解决数据冲突时(如 load-use 冲突),流水线会暂停一拍等待结果返回。

为了遵循 MIPS32r1 的规范, Sirius CPU 实现了精确异常处理。其实现方法是当异常发生时,不直接处理,而是将之保存在流水线的寄存器内,直到访存阶段时统一处理。一旦发生异常,则刷新流水线更新 PC。

Sirius CPU 的流水线设计图见图 2.1。需要注意的是,在这个设计图中,为了简化图片的复杂度,我们没有画出旁路、流水线控制以及流水寄存器等细节。

CPU 部分的 RTL 代码使用 SyetemVerilog 编写,核心代码除了乘除法部分为了减少资源占用提升性能使用了 Xilinx 的 IP 核外,均为独立完成。代码存放于 GitHub 中。

2.2 接口定义

Sirius 对外接口为标准的 AXI 接口。详见 ARM 的规范。

Sirius 内部主要分为两部分,即访存单元以及核心部分,核心部分的接口如表 2.1 所示。其中 "inst_*" 与 "data_*" 信号是与访存单元连接的信号,访存单元则视情况使用 AXI 接口对外部设备 发起访问请求。

当需要进行访存时,Sirius 会把对应的使能信号置为 1 ,同时在地址信号内给出需要访存的地址。如果数据可用,则对应的"*_ok"信号会被置为 1,如果对应数据不可用,流水线会被暂停直到数据可用。

2.3 取指阶段

取指阶段主要就是 PC 寄存器 (pc.sv),该模块的接口定义见图 2.2。




图 2.1: Sirius 流水线设计简图

Signal Name	Width	Direction	Description
clk	1	Input	时钟信号
rst	1	Input	总体复位信号,高有效
interrupt	50	Input	中断信号,高有效
inst_en	1	Output	指令使能,该信号为1表示进行取指操作
inst_addr	310	Output	指令地址
inst_ok	1	Input	返回的指令是否有效,当该信号为0时表示指令暂未返回,需要暂停流水线
inst_ok_1	1	Input	返回的第一条指令是否为有效指令
inst_ok_2	1	Input	返回的第二条指令通常是当第一条指令位于缓存行的 最后时,该信号会被置为0
inst_data_1	310	Input	读到的第一条指令数据
inst_data_2	310	Input	读到的第二条指令数据
data_en	1	Output	数据使能,该信号为1表示进行取指操作
data_wen	30	Output	字节写使能,确定需要修改那个字节
data_wen	310	Output	数据地址
data_addi data wdata	310	Output	写数据
data_wdata	510	Output	5000000000000000000000000000000000000
data_ok	1	Input	返回,需要暂停流水线
data_data	310	Input	读到的数据

表 2.1: Sirius 核心接口定义

Signal Name	Width	Direction	Description
clk	1	Input	时钟信号
rst	1	Input	总体复位信号,高有效
pc_en	1	Input	PC 使能,当该信号为0时,PC 寄存器不能被修改
inst_ok_1	1	Input	返回的第一条指令是否为有效指令
inst_ok_2	1	Input	返回的第二条指令通常是当第一条指令位于缓存行的 最后时,该信号会被置为 0
fifo_full	1	Input	指令 FIFO 是否为满,当 FIFO 满载时,PC 寄存器也不得被修改
branch_taken	1	Input	后续流水级是否发生了跳转
branch_address	310	Input	跳转的目的地址
exception_taken	1	Input	后续流水级是否发生异常
exception_address	310	Input	发生异常时跳转到的地址
pc_address	310	Output	输出的 PC 地址

表 2.2: PC 接口定义

PC 寄存器内包含要被取指的下一条指令的地址。正常情况下,PC 会根据两个 inst_ok 信号确定下一周期时候 PC 是加 4 或者是加 8。当异常发生时,PC 被置为异常模块指定的地址。

在取指阶段得到的指令会和该指令对应的 PC 值一并放入指令 FIFO 内。


在取指过程中,可能会发生取指地址不对齐等异常。当在此发生异常时,我们不会立即处理响应异常,而是在后续的访存流水级统一处理,此时我们要做的仅仅是将发生的异常记录下来等待后续处理。

PC 在初始化时被置为 0xBFC0_0000。

2.4 指令 FIFO

指令 FIFO(instruction_fifo.sv) 的作用是分割取指流水级以及后续的译码流水级。事实上,指令 FIFO 也将整个处理器划分为两个部分,即用于尽可能地获取连续的指令流的前端以及执行指令的后端。

指令 FIFO 的实现原理见图 2.2。其核心部分就是一个用于存储指令的环形缓冲区以及分别用于读写缓冲区的指针。在我们的实现中为了支持双发射相关的逻辑,我们拓展了读写指针,使得该指令 FIFO 最多可以同时读取和存储两条指令。同时为了支撑 MIPS 要求的延迟槽机制的正确运行,该 FIFO 还有还有一部分存储空间用于处理因分支指令清空 FIFO 时暂存在延迟槽内的指令。



2.5 译码阶段

译码阶段主要负责指令解码,通用寄存器读取,双发射判断等工作。用于处理数据冲突的旁 路模块也在此处运行。

译码阶段全部逻辑均为组合逻辑。

2.5.1 指令解码模块

指令解码模块由两个.sv 文件构成,分别为 decoder_alpha.sv 以及 decoder_ctrl.sv。

decoder_alpha 模块负责将完整的指令按照 MIPS 的编码方式切分为不同的字段,以供译码阶段的各个模块使用,**decoder_ctrl** 模块则根据将指令转换为 Sirius 内部的控制信号,并提供给后续的流水级使用。

2.5.2 寄存器文件模块

寄存器模块在解码阶段以及写回阶段均被使用。寄存器文件内部为 32 个 32 位的寄存器,实现了 4 个读端口以及 2 个写端口。需要注意的是,在 MIPS32r1 规范中要求 \$0 寄存器读出的数必须为 0,但是我们没有在寄存器文件内实现这一机制,我们把处理这一要求的逻辑放置在了后续的旁路模块内。

寄存器文件的读端口为组合逻辑,可以在单周期内返回需要的数据;写端口部分为时序逻辑,写的数据会在下一周期存放到寄存器内。当对一个寄存器号同时进行读写操作时,读出的为要写入的值。

2.5.3 旁路模块

在译码阶段我们最多可能需要读四个通用寄存器的数值,因此我们需要实例化四个旁路模块,全部旁路模块使用的都是同一套代码,代码位于 forwardin unit.sv, 其接口定义见表 2.3。

因为引入了双发射技术,对于主流水线和辅助流水线之间的前推的优先级显得尤为重要,我们实现的旁路模块的各个阶段的优先级如图 2.3。旁路模块会按照优先级顺序确定各个阶段是否有写寄存器文件的请求以及写寄存器号是否与读的寄存器号相同,如果相同则将该阶段的结果直接作为寄存器读的结果送入下一流水级。如果各个各个流水级都无需前推,则直接将从寄存器文件内读出的值送入下一流水级。

需要注意的是,如同上一节所叙,我们将处理读取 \$0 寄存器的逻辑放在了这一模块内。具体的做法是: 当判断当前读的寄存器号为 \$0 时,直接返回 0,不做任何前推处理。




图 2.3: 前推模块的优先级

Cianal Nama	Width	Direction	Dogawintian
Signal Name	wiath	Direction	Description
slave_ex_reg_en	1	Input	寄存器使能,当前位于辅流水线执行阶段的指令需要写寄存器时,该信号置为1
slave_ex_addr	40	Input	当前位于辅流水线执行阶段的指令需要写的寄存 器号
slave_ex_data	310	Input	当前位于辅流水线执行阶段的结果
master_ex_reg_en	1	Input	寄存器使能,当前位于主流水线执行阶段的指令需要写寄存器时,该信号置为1
master_ex_addr	40	Input	当前位于主流水线执行阶段的指令需要写的寄存 器号
master_ex_data	310	Input	当前位于主流水线执行阶段的结果
			寄存器使能,当前位于辅流水线访存阶段的指令需
slave_mem_reg_en	1	Input	要写寄存器时,该信号置为1
slave_mem_addr	40	Input	当前位于辅流水线访存阶段的指令需要写的寄存 器号
slave_mem_data	310	Input	当前位于辅流水线访存阶段的结果
master_mem_reg_en	1	Input	寄存器使能,当前位于主流水线访存阶段的指令需要写寄存器时,该信号置为1
master_mem_addr	40	Input	当前位于主流水线访存阶段的指令需要写的寄存 器号
master_mem_data	310	Input	当前位于主流水线访存阶段的结果
reg_addr	40	Input	解码阶段需要读的寄存器号
reg_data	310	Input	从寄存器文件中读出的结果
result_data	310	Output	前推后的结果

表 2.3: 旁路单元接口定义

Signal Name	Width	Direction	Description
id_priv_inst_master	1	Input	主流水线当前在解码的指令是否为特权指令
id_wb_reg_dest_master	40	Input	主流水线当前解码的指令要写的寄存器号
id_wb_reg_en_master	1	Input	主流水线当前解码的指令的寄存器文件写 使能信号
id_is_hilo_accessed_master	1	Input	主流水线当前解码的指令是否需要使用到 HiLo 寄存器
id accords along	<i>5</i> 0	Innet	株 次 北 火 立 級 可 比 久 的 O ⋅ C ⋅ 1 ⋅
id_opcode_slave	50	Input	辅流水线当前解码指令的 OpCode
id_rs_slave	40	Input	辅流水线的源寄存器号
id_rt_slave	40	Input	辅流水线的另一个源寄存器号
id_mem_type_slave	10	Input	辅流水线当前解码的是否需要访存
id_is_branch_instr_slave	1	Input	辅流水线当前解码的是否是分支跳转指令
id_priv_inst_slave	1	Input	辅流水线当前解码的是否是特权指令
id_is_hilo_accessed_slave	1	Input	辅流水线当前指令是否需要访问 HiLo
fifo_empty	1	Input	指令 FIFO 是否为空
fifo_almost_empty	1	Input	指令 FIFO 是否仅剩一条指令
enable_master	1	Input	主流水线是否在正常执行指令
enable_slave	1	Input	是否允许辅流水线当前解码的指令发射

表 2.4: 双发射判断模块接口定义

2.5.4 双发射判断模块

双发射判断模块 (**dual_engine.sv**) 的主要作用是用于判断在当前的情况下是否可以进行双发射。该模块的接口定义见表 2.4。

在目前,确定辅流水线是否发射仅需要遵循如下5条简单的规则:

- 1. 主流水线不发射, 辅流水线必定不发射
- 2. 指令 FIFO 仅剩一条指令或者无指令, 辅流水线必定不发射
- 3. 当主辅流水线存在访问 HiLo 寄存器的指令或者特权指令时,辅流水线必定不发射
- 4. 当辅流水线中的指令辅流水线无法执行时,辅流水线必定不发射
- 5. 当主流水线中的指令与辅流水线的指令之间存在写后读 (RAW) 相关时,辅流水线必定不发射

主流水线以及辅流水线是否会发射的信号会被送回到指令 FIFO 内,指令 FIFO 后续会根据 这两个信号更新读指针的位置.

2.6 执行阶段

执行阶段负责执行分支指令,完成算术逻辑运算以及(对于访存指令)生成访存地址等工作。 大多数的简单的算术逻辑运算可以在1周期内完成,但是对于比较 DIV、MULT 等较为复杂 的指令,需要 4~34 个周期来完成,此时就会阻塞流水线等待指令执行完毕。不过好在多周期指 令出现的频率极低,因此直接阻塞不会较大地对影响性能。

我们的乘除法均使用 Xilinx® 提供的 IP 核实现,其中乘法使用 FPGA 内置的 DSP Slice 实现,

Signal Name	Width	Direction	Description
en	1	Input	使能信号
pc_address	310	Input	当前执行的指令的 PC 地址
instruction	310	Input	当前执行指令
is_branch_instr	1	Input	该指令是否为跳转分支类指令
branch_type	20	Input	跳转类型
data_rs	310	Input	RS 寄存器内的值
data_rt	310	Input	RT 寄存器内的值
branch_taken	1	Output	是否跳转
branch_address	310	Output	跳转目的地址

表 2.5: 分支单元接口定义

4个周期即可返回结果。除法则需要34个周期。

2.6.1 分支单元

分支单元 (branch.sv) 用于处理分支指令。其接口见表 2.5 。如果该模块发现当前的指令为分支指令的话,就会根据指令的类型来判断是否进行跳转,其输出信号会被回送到 PC 以及指令FIFO 中。

2.6.2 ALU

ALU 是整个执行阶段,乃至整个 CPU 中最重要的模块之一。Sirius 内置了两个 ALU,分别用于主辅流水线。在这里我们主要介绍在主流水线上使用的 ALU,即 ALU α ,用于辅流水线上的 ALU β 为 ALU α 取出乘除法以及特权指令后得来的。不再详细介绍。

ALU α 的代码位于 **alu_alpha.sv**, 其接口定义见表 2.6。

对于大多数比较简单的算术逻辑指令,我们直接通过调用 SystemVerilog 内置的运算符号即可完成,但是对于乘、除法这种操作而言,直接调用运算符进行计算必然会导致执行周期的周期过长,无法有效地提升主频。因此我们在这里使用 Xilinx® 提供的 IP 核调用对应的片上资源进行运算,并辅以计数器以及运算前/后的求补器完成各种有符号/无符号乘法运算。

当 ALU 执行过程中出现异常时,对应的 "exp_*" 信号会被置为 1,并随着流水线进入到下一层级,并在下一层级统一处理。

2.6.3 HiLo 寄存器

HiLo 寄存器对外表现为一对寄存器,即 Hi、Lo 两个 32 位的寄存器。在我们的实现内,Hi、Lo 寄存器被作为一个整体实现,即实现为一个 64 位的寄存器。Hi 寄存器为这一寄存器的高 32 位,Lo 寄存器为该寄存器的低 32 位的寄存器。

HiLo 寄存器内也实现了一个规模较小的旁路机制,即访存阶段以及写回阶段还未写入到寄存器内部的数值也可以被前推到执行阶段需要访问 HiLo 寄存器时候获得。

Signal Name	Width	Direction	Description
			•
clk	1	Input	时钟信号
rst	1	Input	复位信号
flush_i	1	Input	流水线刷新信号
alu_op	50	Input	ALU 操作码
src_a	310	Input	源操作数 1
src_b	310	Input	源操作数 2
src_hilo	630	Input	HiLo 寄存器的值
rd	40	Input	rd 地址
sel	20	Input	sel 内容
cop0_addr	70	Output	如果该指令为 MFC0,该信号指示从 CP0 中读取什么结果
cop0_data	310	Input	从 CPO 中读到的结果
cop0_wen	1	Output	CPO 写使能
exp_overflow	1	Output	是否发生了溢出异常
exp_eret	1	Output	是否正在执行 ERET 指令
exp_syscal	1	Output	是否正在执行 ERET 指令
exp_break	1	Output	是否正在执行 break 指令
-		-	
hilo_wen	1	Output	HiLo 寄存器写使能
hilo_result	630	Output	HiLo 寄存器输出结果
result	310	Output	运算结果
stall_o	1	Output	流水线是否需要暂停

表 2.6: ALU α 接口定义

2.7 访存阶段

访存阶段主要负责访问存储器、处理异常。

访存阶段在获取执行阶段送来的访存信号以及地址信息后,根据这些信息向访存单元发出对应的请求。因为内存访问通常是按字对齐的,但是 MIPS 除了支持 LW、SW 等直接操作整个字的指令外,还需要支持 LH、SH、LB、SB 等操作半字乃至字节的指令甚至是一直作为 MIPS 特色的 LWL、SWL 等非对其访问指令。为了支持这些指令,访存单元在获取所需信号后会将操作转换为(操作类型,字节使能,操作地址,写数据(如果有))的一个四元组,并发送到访存单元中,访存单元再根据情况决定是对 Data Cache 进行操作还是动用 AXI 总线访问外部设备。

在进行实际的访存指令之前,异常模块会先行检查是否存在异常,如果存在异常则取消当前的指令并把对应的 PC 值按照 MIPS 的规范放入 CPO 的 EPC 寄存器内,同时设置好处理异常所需的各个 CPO 寄存器。中断作为特殊的异常也会在此被处理。

辅流水线在访存阶段什么都不做,仅仅是在未发生异常的情况下直接将所需信号传送到下一 流水级等待处理。

2.8 写回阶段

写回阶段是 Sirius 流水线的最后一个阶段,在该阶段进行的主要是向寄存器文件以及 HiLo 寄存器写入结果。不再赘述。

第3章 访存单元

访存单元主要包含两部分:用于虚实地址转换的 MMU 以及用于加速内存访问的 L1 Cache。

3.1 MMU

MIPS 中的虚实地址转换由 MMU 完成。MIPS 的虚拟地址被分为五部分。其中标号为 kseg0 以及 kseg1 的部分不需要经过 TLB 的映射,只需将前三位清零即可得到对应的物理地址。其他部分的地址则需要使用 TLB 进行查表转换。TLB 本质上为一块 CAM,对输入的地址以及 ASID 进行查表,输出对应的表项。TLB 的核心代码位于 tlb common 模块中。




图 3.1: MIPS 虚拟内存映射

TLB 为 8 项全相连接结构,每项均包含有效位、脏位、虚拟地址以及物理地址。转换时虚拟地址与 TLB 中的条目逐条比较,在找到虚拟地址匹配的条目后,返回其对应的物理地址以及该地址的状态信息,如果信息无效或者未找到对应的表项,会抛出对应的异常。为了简化设计,我们的 CPU 设计为固定 4K 页大小,所以虚拟地址的低 12 位直接成为物理地址的低 12 位,而高 20 位进入 TLB 进行查表操作。具体转换流程见图 3.2。

为了保证性能,TLB 实际上存在 5 个实例,1 个为访存指令服务,其余 4 个为取指服务。在修改时 5 个实例同步修改,保证 TLB 的一致性。




图 3.2: 地址转换流程

3.2 L1 Cache

设计缓存的目的是为了提高 CPU 的性能。我们的目标是在不影响频率的情况下,尽可能的设计出容量大、性能高的缓存。我们设计的 L1 Cache 有如下性质:

- 1. 分离的指令缓存与数据缓存
- 2. 数据缓存采用写回模式
- 3. Index 与 Tag 部分使用物理地址
- 4. 单个 Cache 行的大小为 64 字节,以尽可能支持 AXI 总线的猝发传输
- 5. 命中读在单周期内返回结果,命中写在一周期后完成

我们实现的指令缓存与数据缓存大小均为 8KB,使用 Xilinx 提供的 Distrubuted RAM IP 实现。在缓存中地址的功能分区如下:



状态机

我们实现的指令缓存是由数据缓存裁剪后并加上双发射相关的代码实现的。因此在这一部分我们只介绍数据缓存的状态机。

得益于 AXI 读写通道的分离,我们使用了两个状态机分别处理向内存设备的读操作以及写操作,以尽可能的提升性能。其状态转移简图见 3.3 以及 3.4。




图 3.3: 数据缓存读状态机




图 3.4: 数据缓存写状态机

3.3 写缓冲

写缓冲用于加速向内存的写操作。进行性能测试时抓取运行数据可以发现,由 printf 函数造成的向内存的写操作占据了绝大多数的访存时间,因此我们引入写缓冲来减少访存造成的流水线暂停次数。

写缓冲被实现为一个 16 项的 FIFO,保存有写入的地址、数据、字节使能等信息。任何写操作都会暂存在该 FIFO 内。在 FIFO 未满时向内存的写操作不会导致流水线暂停。当 FIFO 不为空时,访存单元会逐个处理还未完成的写操作。

为了保证数据的一致性,任何对内存的读操作都会在写缓冲为空后才会执行。

第4章 系统软件

4.1 SoC 介绍

为了验证 Sirius CPU 的设计,同时实现启动操作系统更好地完成演示,我们基于大赛提供的 **soc_up** 环境搭建了具有如下特性的 **SoC**:

- 1. Sirius 双发射 CPU, 8KB 指令 Cache, 8KB 数据 Cache
- 2. 支持板载 DDR3 SDRAM 内存
- 3. 支持从板载 SPI Flash 启动
- 4. 支持板载 NAND Flash
- 5. 兼容 16550 串口控制器
- 6. 100Mbps 以太网络通信
- 7. 可运行 uCore 操作系统

4.1.1 地址映射

SoC 中的地址映射由比赛提供的 axi_mux 模块以及 apb_mux 模块实现, 地址映射见表 4.1。

4.1.2 中断连接

外设需要依靠中断机制通知 CPU,从而实现高效的 I/O 操作。MIPS 支持 8 个中断(编号 0 至 7),0、1 号中断为软件中断,最后一个保留给 CPU 内部的定时器,实际接到外设上的中断号为 2 至 6。连接关系见表 4.2。

4.2 PMON

Sirius 使用的 PMON 是在大赛官方提供的 PMON 的基础上进行少许修改后得到的。主要改进是去除我们没有实现的指令。

4.2.1 开发环境

PMON 主要的开发环境为 GCC 的交叉编译工具集。我们使用的 GCC 为 清华大学开源镜像站 上托管的 GCC 4.9。

基址	长度	外设名称	接口类型
0x00000000	128MB	DDR3 SDRAM	存储空间
0x1fc00000	1MB	SPI Flash	存储空间
0x1fd00000	64KB	GPIO	寄存器
0x1fe40000	16KB	UART	寄存器
0x1fe78000	16KB	NAND Flash	寄存器
0x1fe80000	64KB	SPI Flash	寄存器
0xbff00000	64KB	MAC	寄存器

表 4.1: SoC 地址映射

中断号	来源
2	以太网控制器
3	UART 控制器
4	SPI Flash
5	NAND Flash
6	NAND DMA

表 4.2: 中断连接关系

4.2.2 构建方法

在设置好编译环境后,使用如下指令进行编译:

```
make cfg all tgt=rom CROSS_COMPILE=mipsel-linux- LANG=C
```

之后即可在 zloader 文件夹下找到最终生成的 gzrom.bin 文件。将之烧录到实验箱上的 SPI Flash 内即可启动。

4.3 ucore

Sirius 上的 ucore 是在大赛提供的源码上进行少许修改后得到的,主要的修改为修正留存的 BUG 以及使代码更加符合我们的硬件实际情况。主要修改如下:

- 1. 在判断中断源时增加对 Status.IM 段的判断
- 2. 设置 TLB 的项数为 8
- 3. 将 KMEMSIZE 设置为内存的实际大小

4.3.1 构建方法

直接 make 即可。构建后得到 ucore-kernel-initrd 文件。将之通过串口或者网络加载进PMON 即可启动 ucore。

图 4.1: ucore 运行截图

附录

A.1 Sirius 指令集

表 A.1 列出 Sirius 中支持的全部指令,其中浅绿色的为与大赛要求实现的指令相比 Sirius 新增的指令。指令描述来自 [3]。

表 A.1: Sirius 指令集

Mnemonic	表 A.1: Sirius 指令集 Description
ADD	Add Word
ADDI	Add Immediate Word
ADDIU	Add Immetiade Add Immediate Unsigned Word
ADDU	Add Unsigned Word
AND	And
ANDI	And Immediate
В	Unconditional Branch
BAL	Branch and Link
BEQ	Branch on Equal
BGEZ	Branch on Greater Than or Equal to Zero
BGEZAL	Branch on Greater Than or Equal to Zero and Link
BGTZ	Branch on Greater Than Zero
BLEZ	Branch on Less Than or Equal to Zero
BLTZ	Branch on Less Than Zero
BLTZAL	Branch on Less Than Zero and Link
BNE	Branch on Not Equal
BREAK	Breakpoint
CACHE	Perform Cache Operation
CLO	Count Leading Ones in Word
CLZ	Count Leading Zeros in Word
DIV	Divide Word
DIVU	Divide Unsigned Word
ERET	Exception Return
J	Jump
JAL	Jump and Link
JALR	Jump and Link Register
JR	Jump Register
LB	Load Byte
LBU	Load Byte Unsigned
LH	Load Halfword
LHU	Load Halfword Unsigned
LUI	Load Upper Immediate
LW	Load Word
LWL	Load Word Left

	续表 A.1
Mnemonic	Description
LWR	Load Word Right
MADD	Multiply and Add Word to Hi,Lo
MADDU	Multiply and Add Unsigned Word to Hi,Lo
MFC0	Move from Coprocessor 0
MFHI	Move From HI Register
MFLO	Move From LO Register
MOVN	Move Conditional on Not Zero
MOVZ	Move Conditional on Zero
MSUB	Multiply and Subtract Word to Hi,Lo
MSUBU	Multiply and Subtract Word to Hi,Lo
MTC0	Move to Coprocessor 0
MTHI	Move to HI Register
MTLO	Move to LO Register
MUL	Multiply Word to GPR
MULT	Multiply Word
MULTU	Multiply Unsigned Word
NOP	No Operation(Assembly Idiom)
NOR	Not Or
OR	Or
ORI	Or Immediate
SB	Store Byte
SH	Store Halfword
SLL	Shift Word Left Logical
SLLV	Shift Word Left Logical Variable
SLT	Set on Less Than
SLTI	Set on Less Than Immediate
SLTIU	Set on Less Than Immediate Unsigned
SLTU	Set on Less Than Unsigned
SRA	Shift Word Right Arithmetic
SRAV	Shift Word Right Arithmetic Variable
SRL	Shift Word Right Logical
SRLV	Shift Word Right Logical Variable
SSNOP	Superscalar No Operation(Pseudo instruction)
SUB	Subtract Word
SUBU	Subtract Unsigned Word
SW	Store Word
SWL	Store Word Left
SWR	Store Word Right
SYNC	Synchronize Shared Memory
SYSCALL	System Call
TLBP	Probe TLB for Matching Entry

续表 A.1					
Mnemonic	Description				
TLBR	Read Indexed TLB Entry				
TLBWI	Write Indexed TLB Entry				
TLBWR	Write Random TLB Entry				
WAIT	Enter Standby Mode				
XOR	Exclusive OR				
XORI	Exclusive OR Immediate				

A.2 CP0 寄存器列表

表 A.2 列出 Sirius 处理器支持的全部 CPO 寄存器列表,其中浅绿色的为与大赛要求实现的寄存器相比 Sirius 新增的寄存器。寄存器描述来自 [4]。

Register Number	Select	Name	Function
0	0	Index	Index into the TLB array
1	0	Random	Randomly generated index into the TLB array
2	0	EntryLo0	Low-order portion of the TLB entry for even-numbered virtual pages
3	0	EntryLo1	Low-order portion of the TLB entry for odd-numbered virtual pages
4	0	Context	Pointer to page table entry in memory
6	0	Wired	Controls the number of fixed ("wired") TLB entries
8	0	BadVAddr	Reports the address for the most recent address-related exception
9	0	Count	Processor cycle count
10	0	EntryHi	High-order portion of the TLB entry
11	0	Compare	Timer interrupt control
12	0	Status	Processor status and control
13	0	Cause	Cause of last general exception
14	0	EPC	Program counter at last exception
15	0	PRId	Processor identification and revision
16	0	Config	Configuration register
16	1	Config1	Configuration register 1

表 A.2: CP0 寄存器列表

参考文献

- [1] PATTERSON D A, HENNESSY J L. Computer Organization and Design, Fifth Edition: The Hardware/Software Interface [M]. 5th ed. San Francisco, CA, USA: Morgan Kaufmann Publishers Inc., 2013.
- [2] MIPS Architecture For Programmers Volume I-A: Introduction to the MIPS32 Architecture[M]. Revision 3.02 ed. 955 East Arques Avenue Sunnyvale, CA 94085-4521: MIPS Technologies, Inc., 2011.
- [3] MIPS Architecture For Programmers Volume II-A: The MIPS32 Instruction Set[M]. Revision 3.02 ed. 955 East Arques Avenue Sunnyvale, CA 94085-4521: MIPS Technologies, Inc., 2011.
- [4] MIPS Architecture For Programmers Volume III: The MIPS32 and microMIPS32 Privileged Resource Architecture[M]. Revision 3.02 ed. 955 East Arques Avenue Sunnyvale, CA 94085-4521: MIPS Technologies, Inc., 2011.