VLSI Practice 07

바이오의공학부 2019250006 이용현

1. 6-tap Direct Form FIR Filter

(1) Timing Diagram





Filter 내부에 DFF가 7개가 들어가므로 input이 들어가고 7 클럭의 delay가 생긴 후에 output이 나오게 된다. Output을 memory에 쓰기 위해 address를 input address와 8 차이가 나게 맞춰주었다. 끝까지 돌았을 때까지 error가 0이므로 정확히 동작한다고 할 수 있다.

(2) Schematic

- direct_FIR_filter (w/ critical path)



Critical path는 input이 가장 많이 delay된 x5를 지나 multiplier 하나와 adder를 지나는 경로이다. 모든 경로가 multiplier를 하나씩 지나지만 DFF를 많이 통과할수록 더 많은 adder를 지나야 하기 때문이다.

(3) Report

- Timing report

```
****************************************
Report : timing
        -path full
        -delay max
        -max_paths 1
Design : direct_FIR_filter
Version: Z-2007.03-SP4
Date   : Mon May  5 16:12:46 2025
****************************************

Operating Conditions: nom_pvt   Library: lec25dscc25_SS
Wire Load Model Mode: top

  Startpoint: x5_tmp_reg[14]
              (rising edge-triggered flip-flop clocked by clk)
  Endpoint: direct_out_reg[25]
            (rising edge-triggered flip-flop clocked by clk)
  Path Group: clk
  Path Type: max

  Point                                                    Incr       Path
  -----------------------------------------------------------------------
  clock clk (rise edge)                                    0.00       0.00
  clock network delay (ideal)                              0.00       0.00
  x5_tmp_reg[14]/CLK (dffs2)                               0.00       0.00 r
  x5_tmp_reg[14]/Q (dffs2)                                 0.30       0.30 r
  mul5/in[14] (multiplier_roundoff_1)                      0.00       0.30 r
  mul5/mult_163/a[14] (multiplier_roundoff_1_DW_mult_tc_0)
                                                           0.00       0.30 r
```

```
  add_0_root_add_0_root_add_71_5/U276/Q (nor2s2)           0.13       8.95 f
  add_0_root_add_0_root_add_71_5/U301/Q (oai21s3)          0.19       9.14 r
  add_0_root_add_0_root_add_71_5/U297/Q (aoi21s3)          0.15       9.29 f
  add_0_root_add_0_root_add_71_5/U295/Q (oai21s3)          0.20       9.49 r
  add_0_root_add_0_root_add_71_5/U309/Q (xnr2s2)           0.33       9.82 r
  add_0_root_add_0_root_add_71_5/SUM[25] (direct_FIR_filter_DW01_add_4)
                                                           0.00       9.82 r
  direct_out_reg[25]/DIN (dffles1)                         0.00       9.82 r
  data arrival time                                                   9.82

  clock clk (rise edge)                                   10.30      10.30
  clock network delay (ideal)                              0.00      10.30
  direct_out_reg[25]/CLK (dffles1)                         0.00      10.30 r
  library setup time                                      -0.48       9.82
  data required time                                                  9.82
  -----------------------------------------------------------------------
  data required time                                                  9.82
  data arrival time                                                  -9.82
  -----------------------------------------------------------------------
  slack (MET)                                                         0.00
```

Critical path delay를 만족하는 minimum clock cycle은 10.3ns이다. 즉, maximum clock frequency는 약 97MHz이다.

- Area report

```
****************************************
Report : area
Design : direct_FIR_filter
Version: Z-2007.03-SP4
Date   : Mon May  5 16:15:59 2025
****************************************

Library(s) Used:

    lec25dscc25_SS (File: /home/admin/lib/lec25/lec25dscc25_SS.db)

Number of ports:              128
Number of nets:               683
Number of cells:              234
Number of references:          18

Combinational area:       408756.409302
Noncombinational area:    21698.132355
Net Interconnect area:      undefined  (No wire load specified)

Total cell area:          430454.531250
Total area:                 undefined
```

- Power report

```
****************************************
Report : power
        -analysis_effort low
Design : direct_FIR_filter
Version: Z-2007.03-SP4
Date   : Mon May  5 16:16:03 2025
****************************************


Library(s) Used:

    lec25dscc25_SS (File: /home/admin/lib/lec25/lec25dscc25_SS.db)


Operating Conditions: nom_pvt   Library: lec25dscc25_SS
Wire Load Model Mode: top


Global Operating Voltage = 2.25
Power-specific unit information :
    Voltage Units = 1V
    Capacitance Units = 1.000000pf
    Time Units = 1ns
    Dynamic Power Units = 1mW    (derived from V,C,T units)
    Leakage Power Units = 1pW


  Cell Internal Power  =  33.9759 mW   (67%)
  Net Switching Power  =  16.6802 mW   (33%)
                         ---------
Total Dynamic Power    =  50.6560 mW  (100%)

Cell Leakage Power     =   1.3785 mW
```

2. 6-tap Transpose Direct Form FIR Filter

(1) Timing Diagram





끝까지 돌았을 때까지 error가 0이므로 정확히 동작한다고 할 수 있다.

(2) Schematic

- trans_FIR_filter (w/ critical path)



Transpose direct form FIR filter는 DFF가 input 쪽이 아닌 output 쪽에 달려있다. 따라서, input이 동시에 multiplier와 adder 하나를 지나므로, 모든 경로에서의 delay가 같을 것으로 예상할 수 있다. 실제로 critical path는 input DFF를 통과한 후 c2 coefficient와 곱하는 multiplier와 adder 하나를 통과하는 path로 나왔다.

(3) Report

- Timing report

```
****************************************
Report : timing
        -path full
        -delay max
        -max_paths 1
Design : trans_FIR_filter
Version: Z-2007.03-SP4
Date   : Mon May  5 16:45:38 2025
****************************************

Operating Conditions: nom_pvt   Library: lec25dscc25_SS
Wire Load Model Mode: top

  Startpoint: x0_reg[2] (rising edge-triggered flip-flop clocked by clk)
  Endpoint: y2_reg[22] (rising edge-triggered flip-flop clocked by clk)
  Path Group: clk
  Path Type: max

  Point                                                    Incr       Path
  -----------------------------------------------------------------------
  clock clk (rise edge)                                    0.00       0.00
  clock network delay (ideal)                              0.00       0.00
  x0_reg[2]/CLK (dffs2)                                    0.00       0.00 r
  x0_reg[2]/Q (dffs2)                                      0.33       0.33 r
  mul2/in[2] (multiplier_roundoff_10)                      0.00       0.33 r
  mul2/mult_163/a[2] (multiplier_roundoff_10_DW_mult_tc_1)
                                                           0.00       0.33 r
```

```
  add_123/U271/Q (aoi21s2)                                 0.26       7.01 f
  add_123/U267/Q (xor2s2)                                  0.38       7.39 r
  add_123/SUM[22] (trans_FIR_filter_DW01_add_3)            0.00       7.39 r
  U1010/Q (and2s2)                                         0.20       7.59 r
  y2_reg[22]/DIN (dffs1)                                   0.00       7.59 r
  data arrival time                                                   7.59

  clock clk (rise edge)                                    7.90       7.90
  clock network delay (ideal)                              0.00       7.90
  y2_reg[22]/CLK (dffs1)                                   0.00       7.90 r
  library setup time                                      -0.31       7.59
  data required time                                                  7.59
  -----------------------------------------------------------------------
  data required time                                                  7.59
  data arrival time                                                  -7.59
  -----------------------------------------------------------------------
  slack (MET)                                                         0.00
```

Critical path delay를 만족하는 minimum clock cycle는 7.9ns이다. 즉, maximum clock frequency는 약 127MHz이다.

- Area report

```
****************************************
Report : area
Design : trans_FIR_filter
Version: Z-2007.03-SP4
Date   : Mon May  5 16:48:26 2025
****************************************

Library(s) Used:

    lec25dscc25_SS (File: /home/admin/lib/lec25/lec25dscc25_SS.db)

Number of ports:              128
Number of nets:               703
Number of cells:              322
Number of references:          27

Combinational area:       466643.043964
Noncombinational area:    29528.119202
Net Interconnect area:      undefined  (No wire load specified)

Total cell area:          496171.156250
Total area:                 undefined
```

- Power report

```
****************************************
Report : power
        -analysis_effort low
Design : trans_FIR_filter
Version: Z-2007.03-SP4
Date   : Mon May  5 16:48:29 2025
****************************************


Library(s) Used:

    lec25dscc25_SS (File: /home/admin/lib/lec25/lec25dscc25_SS.db)


Operating Conditions: nom_pvt   Library: lec25dscc25_SS
Wire Load Model Mode: top


Global Operating Voltage = 2.25
Power-specific unit information :
    Voltage Units = 1V
    Capacitance Units = 1.000000pf
    Time Units = 1ns
    Dynamic Power Units = 1mW    (derived from V,C,T units)
    Leakage Power Units = 1pW


  Cell Internal Power  =  64.4176 mW   (64%)
  Net Switching Power  =  36.9204 mW   (36%)
                         ---------
Total Dynamic Power    = 101.3380 mW  (100%)

Cell Leakage Power     =   3.0969 mW
```

3. Consideration

6-tap FIR filter를 두가지 form으로 구현해보았다. Direct form으로 구현한 경우의 minimum clock cycle은 10.3ns이고, transposed form으로 구현했을 때의 minimum clock cycle은 7.9ns이다. Transposed form이 minimum clock cycle이 더 적은 것을 확인할 수 있는데 그 이유는 DFF 위치에 따른 input이 통과하는 adder의 개수 때문이다. Direct form의 critical path는 총 5개의 adder를 통과하지만 transposed form은 하나만 통과하기 때문에 transposed form의 critical path delay가 더 적다.

Area는 direct form이 약 430454μm², transposed form이 약 496171μm²으로 transposed form이 더 큰 것을 확인할 수 있다. Combinational area와 noncombinational area 모두 증가했다. Noncombinational area의 차이는 DFF의 bit width 차이 때문이다. Direct form의 경우 DFF의 bit width가 모두 16bit이지만 transposed form은 multiplier 이후에 위치하고 adder의 결과를 저장하고 있기 때문에 DFF의 bit width가 최소 24bit이다. 따라서 transposed form의 noncombinational area가 증가하게 된다. Combinational area는 critical path delay를 최소한으로 줄이는 과정에서 늘어나는 cell area 때문이라고 생각할 수 있다. Transposed form의 minimum clock cycle이 더 적기 때문에 그만큼의 cell area가 증가한 것이다.

마지막으로 total dynamic power는 direct form이 약 50.7mW, transposed form이 약 101.3mW이다. Transposed form이 대략 2배 정도 더 많은 power를 소모하는 것을 확인할 수 있다.

따라서, 설계를 어디에 초점을 맞추는지에 따라 direct form과 transposed form을 선택할 수 있을 것이다. Critical path delay가 적은 것이 필요하다면 transposed form으로 구현하면 좋을 것이고, 더 적은 area를 사용하고 power를 적게 쓰는 것이 더 중요하다면 direct form으로 구현하면 좋은 성능을 보일 것이다.