VLSI Project 01

바이오의공학부 2019250006 이용현

1. Block Diagram



Input으로 clk, rstn, start를 받고 output으로 done을 출력하는 top_controller의 block diagram이다. 각 SRAM의 address와 state를 조절하는 counter, SRAM A, B에서 값을 읽어와 matrix multiplication을 하는 MAC으로 구성된다.

32 x 32 matrix의 multiplication으로 cell 하나를 계산하는데 필요한 클럭은 32 클럭이다. 한 번에 4개의 cell이 동시에 계산되므로 row 하나가 계산되는데 32 x 8 = 256 클럭이 필요하다. 총 32개의 row가 있기 때문에 전체 matrix multiplication을 하는데 필요한 클럭은 256 x 32 = 8192 클럭이다. 즉, 13-bit counter를 사용하면 각 SRAM의 모든 cell에 접근할 수 있다. addr_A는 32 클럭이 B의 column 수만큼 돈 후 A의 다음 row로 접근해야 하기 때문에 {cnt[12:8], cnt[4:0]}으로 설정했다. addr_B는 같은 column을 따라 먼저 읽고 32 클럭이 지나야 다음 column으로 넘어가기 때문에 {cnt[4:0], cnt[7:5]}로 설정했다. addr_C는 {cnt[12:5]-1'b1, cnt[1:0]-2'b10}으로 설정했다. 32 클럭이 돌면 나오는 output이 4개이고, 다시 32 클럭이 돌아야 output이 4개가 나오기 때문에 {cnt[12:5], cnt[1:0]}이 되어야 하는데 32 클럭이 돌았을 때 cnt[5]는 1이 되지만 SRAM C에 쓰는 위치는 C0~C3이므로 1'b1을 뺐다. SRAM A, B에서 읽는데 한 클럭, 계산하는데 한 클럭이 필요해 총 두 클럭의 지연이 발생하고 matrix multiplication 결과가 출력되기 때문에 2'b10을 빼서 C0에

정확한 값이 들어가도록 타이밍을 맞춰주었다.

MAC 계산에 필요한 MUX는 cnt[4:0]이 5'b0일 때만 0을 출력하고, 그렇지 않을 때는 sum_out_d를 출력해야 한다. 하지만, SRAM A, B에서 읽는데 한 클럭을 사용해 실제 cnt[4:0]이 5'b1일 때 첫 MAC 계산이 시작된다. 따라서, sel 신호를 cnt[4:0] == 5'b1을 만족할 때 1, 그렇지 않을 때 0이 되도록 해서 sel이 1일 때 0을 출력하고 0일 때 sum_out_d를 출력하게 했다.

NWRT_C와 NCE_C는 평소에는 1이고, 32 클럭이 지나면 0으로 바뀌어 네 클럭동안 유지되어야 SRAM C에 값을 쓸 수 있다. 두 클럭의 delay가 발생해 실제로는 총 34 클럭이 지나야 하기 때문에 cnt의 나머지가 2 이상 5 이하일 때만 0이 되고 그렇지 않을 때는 1이 되게 했다. NWRT_A, B와 NCE_A, B는 항상 1로 설정해 값을 계속 읽어오도록 했다.

2. Timing Diagram



처음 부분의 timing diagram이다. Start signal이 1이 되는 순간 cnt가 0부터 올라가는 것을 확인할 수 있다. 각 SRAM의 address 또한 바로 정해져 한 클럭 뒤에 읽은 값이 나오고 다음 클럭에 C0, C1, C2, C3이 계산되어 나오는 것을 확인할 수 있다. 이렇게 정해진 C0, C1, C2, C3은 MAC_out에 순차적으로 나와야 SRAM C에 순서대로 쓸 수 있다. C0이 MAC_out으로 출력되는 timing과 NWRT_C가 0이 되는 timing을 맞추기 위해 cnt[1:0]이 2'b01일 때 MAC_out이 C0 값을 가지게 했다.



마지막 부분의 timing diagram이다. 가장 마지막 out 값이 07ebcf로 mat_out과 동일한 값임을 확인할 수 있다.



전체 timing diagram이다. Matrix multiplication이 다 된 후에 done signal이 1로 올라갔다가 내려오는 것을 확인할 수 있다. 또한, 모든 값을 비교했을 때 error가 0인 것으로 보아 matrix multiplication이 정상적으로 동작함을 알 수 있다.

3. Synthesis Results

(1) Schematic

- top_controller_synthesis (w/ critical path)



SRAM을 DFF로 교체하고 synthesis를 했다. MAC3를 지나는 path가 critical path로 나오는데 MAC은 모두 동일한 구성이기 때문에 synthesis를 하더라도 MAC 4개 중 하나로 정해지는 것을 확인할 수 있다.

- MAC3 (w/ critical path)





MAC module 안에 *와 + 연산자를 사용해 구현한 multiplier와 adder가 확인된다.

- mult_130 (w/ critical path)



- add_131 (w/ critical path)



(2) Report

- Timing report

```
****************************************
Report : timing
        -path full
        -delay max
        -max_paths 1
Design : top_controller_synthesis
Version: Z-2007.03-SP4
Date   : Sat May  3 15:38:20 2025
****************************************

Operating Conditions: nom_pvt   Library: lec25dscc25_SS
Wire Load Model Mode: top

  Startpoint: A_tmp_reg[2]
              (rising edge-triggered flip-flop clocked by clk)
  Endpoint: MAC3/sum_out_d_reg[16]
            (rising edge-triggered flip-flop clocked by clk)
  Path Group: clk
  Path Type: max

  Point                                                    Incr       Path
  -----------------------------------------------------------------------
  clock clk (rise edge)                                    0.00       0.00
  clock network delay (ideal)                              0.00       0.00
  A_tmp_reg[2]/CLK (dffs2)                                 0.00       0.00 r
  A_tmp_reg[2]/Q (dffs2)                                   0.39       0.39 f
  MAC3/A[2] (MAC_1)                                        0.00       0.39 f
  MAC3/mult_130/a[2] (MAC_1_DW_mult_uns_0)                 0.00       0.39 f
  MAC3/mult_130/U432/Q (i1s7)                              0.33       0.72 r
  MAC3/mult_130/U420/Q (nor2s2)                            0.11       0.83 f
```

```
  MAC3/add_131/U53/Q (nor2s3)                              0.17       4.49 r
  MAC3/add_131/U213/Q (nor2s3)                             0.21       4.71 f
  MAC3/add_131/U209/Q (aoi21s3)                            0.23       4.94 r
  MAC3/add_131/U318/Q (oai21s2)                            0.24       5.18 f
  MAC3/add_131/U175/Q (aoi21s3)                            0.23       5.41 r
  MAC3/add_131/U196/Q (i1s2)                               0.11       5.52 f
  MAC3/add_131/U195/Q (nnd2s2)                             0.11       5.63 r
  MAC3/add_131/U172/Q (nnd2s2)                             0.14       5.77 f
  MAC3/add_131/SUM[16] (MAC_1_DW01_add_0)                  0.00       5.77 f
  MAC3/sum_out_d_reg[16]/DIN (dffs1)                       0.00       5.77 f
  data arrival time                                                   5.77

  clock clk (rise edge)                                    6.10       6.10
  clock network delay (ideal)                              0.00       6.10
  MAC3/sum_out_d_reg[16]/CLK (dffs1)                       0.00       6.10 r
  library setup time                                      -0.33       5.77
  data required time                                                  5.77
  -----------------------------------------------------------------------
  data required time                                                  5.77
  data arrival time                                                  -5.77
  -----------------------------------------------------------------------
  slack (MET)                                                         0.00
```

Critical path delay를 만족할 수 있는 minimum clock cycle은 6.1ns이다. 즉, maximum clock frequency는 약 164MHz이다.

- Area report

```
****************************************
Report : area
Design : top_controller_synthesis
Version: Z-2007.03-SP4
Date   : Sat May  3 15:38:24 2025
****************************************

Library(s) Used:

    lec25dscc25_SS (File: /home/admin/lib/lec25/lec25dscc25_SS.db)

Number of ports:               95
Number of nets:               582
Number of cells:              425
Number of references:          28

Combinational area:       128488.579727
Noncombinational area:    53275.050247
Net Interconnect area:      undefined  (No wire load specified)

Total cell area:          181763.625000
Total area:                 undefined
```

- Power report

```
****************************************
Report : power
        -analysis_effort low
Design : top_controller_synthesis
Version: Z-2007.03-SP4
Date   : Sat May  3 15:38:28 2025
****************************************


Library(s) Used:

    lec25dscc25_SS (File: /home/admin/lib/lec25/lec25dscc25_SS.db)


Operating Conditions: nom_pvt   Library: lec25dscc25_SS
Wire Load Model Mode: top


Global Operating Voltage = 2.25
Power-specific unit information :
    Voltage Units = 1V
    Capacitance Units = 1.000000pf
    Time Units = 1ns
    Dynamic Power Units = 1mW    (derived from V,C,T units)
    Leakage Power Units = 1pW


  Cell Internal Power  =  15.9210 mW   (73%)
  Net Switching Power  =   5.8077 mW   (27%)
                         ---------
Total Dynamic Power    =  21.7287 mW  (100%)

Cell Leakage Power     = 963.2726 uW
```

4. Consideration

Total cell area는 약 181764μm²이고, total dynamic power는 약 21.7mW이다. 만약 1개의 computation unit을 사용했다면 area와 power가 적게 소모되었을 것이다. 1개의 computation unit을 사용해도 critical path는 MAC에서 생길 것이기 때문에 minimum clock cycle에는 큰 변화가 없을 것이다. 하지만 전체 multiplication이 완료될 때까지 걸리는 시간이 오래 걸릴 것이다. 반면, 4개의 computation unit을 사용하면 multiplication이 완료될 때까지 걸리는 시간을 줄일 수 있지만 area와 power가 늘어난다. 따라서, 연산 속도와 area, power 사이의 trade off를 잘 생각해 matrix multiplication module을 설계해야 할 것이다.