ĐẠI HỌC FPT

VIỆN ĐÀO TẠO QUỐC TẾ FPT
THIẾT KẾ VI MẠCH

Jetking
Better Life

ĐỒ ÁN TỔNG HỢP
TRÒ CHƠI PING PONG TRÊN FPGA

Tài liệu Thiết kế Đồ Án- Học kỳ II

Giáo viên hướng dẫn: Huỳnh Nhựt Hải
Lớp: C1.2508.E0
Tên nhóm: Nhóm 3 – Ping pong game
Board mạch: ez-zynq7-lite

Thành viên nhóm:

STT	Tên đầy đủ	Mã số sinh viên
1	Ngô Nam	FCS00016
2	Nguyễn Ngọc Thiên Ân	FCS00014
3	Nguyễn Trọng Bình	FCS00003

Chương 1: Giới thiệu chủ đề (INTRODUCTION)

1.1 Giới thiệu tổng quan

Ping Pong (hay biến thể đánh bóng vào tường - Breakout/Pong) là một trong những tựa game arcade cổ điển và là một ứng dụng rất thú vị để tìm hiểu về hệ thống nhúng cũng như thiết kế vi mạch số (Digital IC Design). Trong đồ án này, trò chơi được triển khai toàn bộ logic vật lý, xử lý hình ảnh và âm thanh trực tiếp trên phần cứng FPGA thay vì dùng phần mềm hay vi điều khiển thông thường.

Hệ thống sử dụng ngôn ngữ mô tả phần cứng Verilog trên board phát triển ez-zynq7-lite, thực hiện xuất hình ảnh trực tiếp qua cổng HDMI với độ phân giải HD 1280x720, xử lý hiệu ứng âm thanh qua Buzzer (PWM) và nhận tín hiệu điều khiển từ người chơi thông qua nút vặn xoay (Rotary Encoder). Việc ứng dụng FPGA với luồng xử lý song song giúp trò chơi đạt được tốc độ phản hồi thời gian thực (real-time) mượt mà không có độ trễ hệ điều hành.

1.2 Phạm vi và giới hạn chủ đề

Phạm vi đề tài:

- Thiết kế logic trò chơi bằng mạch số tuần tự và tổ hợp trên FPGA ez-zynq7-lite.
- Xuất tín hiệu hình ảnh độ phân giải HD (1280x720) thông qua chuẩn giao tiếp HDMI (TMDS).
- Đọc và xử lý chống dội tín hiệu điều khiển từ cảm biến Rotary Encoder ở tần số quét 1kHz.
- Phát âm thanh đa kênh cảnh báo, hiệu ứng va chạm (SFX) và nhạc nền (BGM) ra Buzzer.

Giới hạn đề tài:

- Trò chơi hiện tại thiết kế ở chế độ 1 người chơi (Single-player), người chơi điều khiển thanh trượt đỡ bóng đập tường.
- Không có tính năng lưu trữ điểm số cao nhất (High score) bằng EEPROM hay thẻ nhớ SD do chưa tích hợp vào dự án.
- Đồ họa hiển thị dừng ở mức khối pixel 2D cơ bản (vẽ hình chữ nhật, hình tròn) không có texture do giới hạn Block RAM lưu trữ.

1.3 Chức năng và nguyên lý hoạt động

Các chức năng chính:

- Giao diện trực quan: Vẽ thanh trượt (paddle) dưới đáy màn hình, quả bóng di chuyển theo vector, và hiển thị điểm số ở góc trên bên phải (lên đến 9999 điểm). Khi thua, màn hình đổi màu và hiển thị dòng chữ GAME OVER.
- Điều khiển mượt mà: Đọc tín hiệu lệch pha từ Rotary Encoder để xác định hướng quay và di chuyển thanh trượt sang trái hoặc phải theo gia số 16 pixels mỗi khung hình.
- Âm thanh động (Dynamic Audio): Tích hợp bộ dồn kênh âm thanh (Audio Multiplexer). Game đang chơi sẽ phát giai điệu 'Without Me', khi chạm tường sẽ tạo tiếng 'bục' (400Hz), chạm ván phát tiếng 'bíp' (1000Hz). Khi thua bóng rớt đài sẽ chuyển sang giai điệu Cụt Hứng (Sad Trombone).

Nguyên lý hoạt động chung:

Engine vật lý (Game Engine) cập nhật tọa độ xy của quả bóng (ball_x, ball_y) tại mỗi chu kỳ quét dọc (V-Sync). Vận tốc vector sẽ đảo ngược khi bóng chạm các cạnh màn hình hoặc ván trượt.
Sau mỗi 300 frames (khoảng 5 giây), quả bóng sẽ tự động được tăng tốc độ bay theo cả hai trục x và y (tăng tối đa 10 lần) để tăng độ khó.
Cứ sau mỗi 1 giây (60 frames), bộ đếm sẽ cộng thêm 1 điểm. Điểm số được chia thành 4 chữ số (dig0 đến dig3).

Chương 2: Thiết bị và phần mềm (HARDWARES & SOFTWARES)

2.1 Thiết Bị – Hardwares

1. Board mạch phát triển FPGA ez-zynq7-lite.
2. Màn hình máy tính hoặc TV có cổng nhận tín hiệu HDMI.
3. Mô-đun cảm biến xoay (Rotary Encoder) 360 độ (Chân A, B, GND, VCC).
4. Loa còi phát âm thanh (Passive Buzzer).

2.2 Phần mềm – Softwares

- Xilinx Vivado Design Suite: Dùng để viết code Verilog, chạy mô phỏng, tổng hợp mạch (Synthesis), Implement và Generate Bitstream nạp xuống board.

Chương 3: THIẾT KẾ & CÀI ĐẶT (DESIGN AND IMPLEMENTATION)

3.1 Bản đồ chân kết nối (Pin Mapping)

Hệ thống giao tiếp thông qua các chân I/O trên board ez-zynq7-lite được cấu hình trong tệp XDC:

Tín hiệu	Chân FPGA (Package Pin)	Chuẩn I/O
clk_40Mhz	N18	LVCMOS33
TMDS_CLK_P/N	H16 / H17	TMDS_33
TMDS_DATA_P/N [0]	F19 / F20	TMDS_33
TMDS_DATA_P/N [1]	C20 / B20	TMDS_33
TMDS_DATA_P/N [2]	B19 / A20	TMDS_33
resetn	U19	LVCMOS33
Rotary Encoder A	U20	LVCMOS33
Rotary Encoder B	T20	LVCMOS33
Buzzer	E19	LVCMOS33

3.2 Cấu trúc các module (RTL Architecture)

Dự án được cấu trúc thành các module Verilog độc lập để tối ưu khả năng tái sử dụng và kiểm thử:

1. Khối Xử lý Trung tâm (game_engine.v):

Tính toán vật lý gồm tọa độ bóng, tọa độ thanh trượt, xử lý va chạm tường/ván và đếm điểm số. Kích thước màn hình được cấu hình sẵn là H_ACTIVE = 1280 và V_ACTIVE = 720. Bóng có đường kính 32px, ván trượt rộng 180px.

2. Khối Xử lý Đồ họa (pixel_renderer.v):

Quét các pixel dựa trên tín hiệu h_cnt và v_cnt để xuất mã màu RGB. Các lớp hiển thị (Layers) được ưu tiên xử lý: Lớp màn hình Game Over (trắng chữ vàng) -> Lớp Bóng (Cyan) -> Lớp ván trượt (Trắng) -> Lớp điểm số (Vàng) -> Hình nền (Đỏ mờ khi thua hoặc Đen khi chơi).

3. Bộ Nhớ Lập Trình Chữ Viết (font_rom.v):

Bộ nhớ ROM ma trận 8x16 chứa pixel bitmap cho các con số từ 0-9 và các chữ cái 'G, A, M, E, O, V, R' để hỗ trợ hiển thị điểm số và chữ 'GAME OVER'.

4. Khối Giao Tiếp Input (rotary_encoder.v):

Lấy mẫu tín hiệu A và B từ Rotary Encoder ở tần số 1kHz nhằm loại bỏ nhiễu rung (debounce). Dựa vào trạng thái chênh lệch pha (Quadrature) giữa 2 xung để phát hiện chiều vặn trái/phải.

5. Khối Phối Trộn Âm Thanh (game_buzzer_music.v):

Sử dụng xung clock 75MHz chia tần PWM. Tạo bộ Multiplexer ưu tiên: Âm báo Game Over > Hiệu ứng đập ván (1000Hz) > Hiệu ứng đập tường (400Hz) > Nhạc nền Play.

6. Khối Sinh Reset và Xung Nhịp (clk_div.v, reset_gen.v):

Chuyển đổi tín hiệu reset thô kết hợp với tín hiệu khóa (locked) của bộ tạo xung nhịp (PLL/MMCM) thành tín hiệu reset đồng bộ để hệ thống hoạt động ổn định nhất.

CHƯƠNG 4. DIỄN GIẢI MÃ NGUỒN MÔ PHỎNG (TESTBENCH GIẢI THÍCH)

Để kiểm tra tính đúng đắn của sơ đồ Block Design mà không cần nạp mạch trực tiếp lên kit, một mô-đun kiểm thử (Testbench) ký hiệu là tb_ping_pong_game_hd_wrapper đã được xây dựng để giả lập môi trường kích thích tín hiệu đầu vào:

```
`timescale 1ns / 1ps


module tb_ping_pong_game_hd_wrapper;
    // 1. Khai báo các tín hiệu nguồn giả lập đầu vào (Inputs)
    reg A, B;
    reg clk_40Mhz;
    reg resetn;

    // 2. Khai báo các đường để quan sát tín hiệu đầu ra (Outputs)
    wire TMDS_CLK_N, TMDS_CLK_P;
    wire [2:0] TMDS_DATA_N, TMDS_DATA_P;
    wire buzzer, clk_1hz, locked_led;

    // 3. Gọi file Wrapper tổng để liên kết các khối riêng lẻ
    ping_pong_game_hd_wrapper DUT (
        .A(A), .B(B), .clk_40Mhz(clk_40Mhz), .resetn(resetn),
        .TMDS_CLK_N(TMDS_CLK_N), .TMDS_CLK_P(TMDS_CLK_P),
        .TMDS_DATA_N(TMDS_DATA_N), .TMDS_DATA_P(TMDS_DATA_P),
        .buzzer(buzzer), .clk_1hz(clk_1hz), .locked_led(locked_led)
    );

    // 4. Tạo xung nhịp hệ thống đầu vào chuẩn tần số 40MHz
    always begin
        #12.5 clk_40Mhz = ~clk_40Mhz; // Chu kỳ T = 25ns
    end
endmodule
```

4.1. Phân tích biểu đồ dạng sóng mô phỏng (waveform analysis)




Kết quả mô phỏng hành vi (Behavioral Simulation) trên phần mềm Vivado cho ra dải sóng hoạt động đồng bộ, chính xác theo nguyên lý thiết kế mạch số:

Tên Tín hiệu trên Sóng	Loại Chân	Trạng thái hiển thị	Ý nghĩa Kỹ thuật và Hoạt động
clk_40Mhz	Input (Vào)	Xung răng cưa đều đặn	Cung cấp nhịp đếm hệ thống với chu kỳ chuẩn 25ns, giữ nhịp cho toàn bộ mạch logic.
resetn / locked_led	In/Out	Đường thẳng mức cao (1)	Hệ thống hoạt động bình thường, bộ tạo xung đã khóa tần số thành công, mạch không bị treo hay reset lỗi.
TMDS_CLK_P / N	Output (Ra)	Đảo pha đối nghịch nhau	Thể hiện chính xác nguyên lý truyền dẫn tín hiệu vi sai (Differential Signaling) chuẩn HDMI để khử nhiễu.
TMDS_DATA_P / N	Output (Ra)	Nhảy số liên tục (0, 7...)	Dữ liệu pixel của quả bóng và thanh chắn liên tục được mã hóa và đẩy ra

Tên Tín hiệu trên Sóng	Loại Chân	Trạng thái hiển thị	Ý nghĩa Kỹ thuật và Hoạt động
			ngoài cổng hiển thị theo thời gian thực.
buzzer	Output (Ra)	Xung vuông thay đổi tần số	Khối âm thanh đang phát dữ liệu nhạc nền và sẵn sàng phát tiếng bíp khi cờ va chạm kích hoạt.

4.2. Sơ đồ Flow Char :



Diễn giải sơ đồ kiến trúc hệ thống (Block Design Architecture):

- **Khối quản lý nguồn và xung nhịp (`clk_wiz + clk_div + reset_gen`):** Đóng vai trò khởi tạo toàn hệ thống, cung cấp nhịp xử lý video ổn định và nhả tín hiệu reset đồng bộ để kích hoạt khối giải mã điều khiển (`rotary_encoder`) và khối định thời video (`video_timing`).
- **Bộ định thời video (`video_timing`):** Chịu trách nhiệm giữ nhịp quét pixel, cung cấp tọa độ quét thời gian thực đồng thời cho khối xử lý thuật toán trò chơi (`game_engine`) để tính toán va chạm vật thể, và khối hiển thị điểm ảnh (`pixel_renderer`) để định vị vùng xuất màu.
- **Luồng xử lý hiển thị và âm thanh:** Lõi trò chơi điều phối tọa độ di chuyển của bóng/vợt sang khối hiển thị, kết hợp dữ liệu đồng bộ tạo ra luồng pixel hoàn chỉnh qua `pixel_renderer`. Luồng dữ liệu song song này sau đó được đẩy xuống khối `hdmi_tx` để mã hóa vi sai truyền tốc độ cao ra cổng HDMI. Đồng thời, cờ sự kiện va chạm từ lõi game được đẩy lên khối âm thanh `game_buzzer_music` để kích hoạt hệ thống phát nhạc nền tương ứng.

Chương 5: KẾT LUẬN & HƯỚNG PHÁT TRIỂN (CONCLUSION AND DEVELOPMENT)

4.1 Kết luận

Đề tài “Trò chơi Ping Pong trên FPGA” đã triển khai thành công việc tích hợp logic trò chơi, xử lý đồ họa phần cứng (Hardware Acceleration) và điều khiển ngoại vi trên bo mạch ez-zynq7-lite.

Hệ thống đã xuất được hình ảnh mượt mà, rực rỡ qua giao thức chuẩn công nghiệp HDMI, đọc tín hiệu chính xác từ Rotary Encoder và tạo ra trải nghiệm âm thanh sống động thông qua bộ tạo PWM. Qua đó, nhóm đã làm chủ được ngôn ngữ mô tả phần cứng Verilog, cách định tuyến tín hiệu Video, máy trạng thái (FSM) và quy trình thiết kế vi mạch số chuyên nghiệp.

4.2 Ưu và Nhược điểm

Ưu điểm:

- Hiệu năng tối đa: Do chạy bằng phần cứng thuần (hardware-level) dưới dạng các cổng logic song song, game đạt tốc độ phản hồi tính bằng nano giây, tốc độ khung hình chuẩn xác 60fps hoàn toàn không có độ trễ giật lag.
- Tích hợp nhiều thành phần phức tạp: Xử lý đồng bộ nhiều Domain nhịp xung (Clock Domains) như tín hiệu Video 74.25MHz, âm thanh Audio, Input tần số thấp.

Nhược điểm:

- Âm thanh phát qua loa thụ động (Passive Buzzer) bằng phương pháp băm xung PWM nên chất lượng âm thanh đơn âm (Monophonic), chưa có độ sâu như âm thanh Stereo chuẩn.
- Đồ họa giới hạn bởi việc vẽ pixel theo tọa độ thủ công, thiếu hình ảnh chi tiết đa chiều (Textures).

4.3 Hướng phát triển

- Phát triển thêm chế độ 2 người chơi (Two-player Pong Mode) bằng cách tích hợp thêm một Rotary Encoder thứ 2 ở cạnh đối diện màn hình.
- Nâng cấp đường truyền âm thanh: Sử dụng chip DAC CS4344 (đã có sẵn kết nối I2S trên board ez-zynq7-lite nhưng chưa khai thác) để phát âm thanh chuẩn PCM chất lượng cao từ bộ nhớ hoặc thẻ SD thay vì dùng Buzzer.
- Đọc ảnh nén BMP từ RAM để hiển thị background thay vì màu đen trơn.

Chương 6: Phân công công việc

Họ và tên	Nhiệm vụ chính	Tỉ lệ hoàn thành
Ngô Nam	Font ROM và video_timing giao tiếp tín hiệu chuẩn HDMI Lập trình khối tín hiệu âm thanh (game_buzzer_music), giải mã tín hiệu cảm biến Rotary Encoder	100%
Nguyễn Ngọc Thiên Ân	Lập trình bộ xử lý Core Logic (game_engine), thuật toán tính điểm. Thiết kế Khối xuất hình ảnh (pixel_renderer),	100%
Nguyễn Trọng Bình	thực hiện tài liệu báo cáo Thực hiện stimulation testbench	100%