


cpu包括控制器和数据通路

- 经典5步骤
- Instruction fetch (IF, 指令获取)
- Instruction decode and register operand fetch (ID/RF, 指令译码与寄存器操作数获取)
- Execute/Evaluate memory address (EX/MEM, 执行/计算内存地址)
- Memory operand fetch (MEM, 计算数据获取)
- Writeback result (WB, 写回结果)



Instruction fetch stage	<ul style="list-style-type: none">PC记录了指令的地址(address)根据PC的值访问指令内存(instruction memory), 并将结果保存在Instruction Register (IR)。	
Instruction decode stage	<ul style="list-style-type: none">对IR中保存的指令进行译码(decode), 即根据opcode解析指令, 获得imm, rd, rs1, rs2等字段根据rs1, rs2等字段访问寄存器堆(register file), 获得GPR[rs1]与GPR[rs2]wb_rd_val为写回值, 由写回阶段获得	
Execute stage	<ul style="list-style-type: none">根据操作数进行执行, 不同指令进行不同操作 - JALR, LR, ADD: GPR[rs1] + imm - BEQ: GPR[rs1] - GPR[rs2]? - AND: GPR[rs1] + GPR[rs2]imm - BEQ: GPR[rs1] - GPR[rs2]? - AND: GPR[rs1] + GPR[rs2]	
Memory stage	<ul style="list-style-type: none">LR: 根据地址读取内存, 并将结果放入GPR[rd]SW: 将GPR[rs2] 写入相应内存地址地址计算在execute阶段完成	
Writeback stage	<ul style="list-style-type: none">将执行结果或内存读取结果放入GPR[rd]Update(更新) PC (could be done earlier) - BEQ: PC = PC + imm * 4 (没有乘4位) - JALR: PC = PC + offset, offset = signed extended(imm) + GPR[rs1] (i.e., execute result) - Others: PC = PC + 4	

	Decode	Execute	Memory	Write back
JALR	GPR[rs1], imm	exec_val = GPR[rs1] + imm		pc = pc + exec_val
BEQ	GPR[rs1], GPR[rs2], imm	exec_val = GPR[rs1] == GPR[rs2]? if (exec_val) pc = pc + imm * 4		
LW	GPR[rd], imm, rd	exec_val = GPR[rs1] + imm mem_val = mem_read(exec_val)		GPR[rd] = mem_val
SW	GPR[rs1], GPR[rs2], imm	exec_val = GPR[rs1] + imm mem_write(exec_val, GPR[rs2])		
ADDI	GPR[rd], imm, rd	exec_val = GPR[rs1] + imm		GPR[rd] = exec_val
ADD	GPR[rd], GPR[rs1], GPR[rs2], rd	exec_val = GPR[rs1] + GPR[rs2]		GPR[rd] = exec_val

数据通路

在两个子模块之间添加一组流水线寄存器。

其作用有二:

- (1) 用寄存器打断组合逻辑
- (2) 进行信号在两个子模块之间的传递

其信号传递关系如下:

	IF	IF/ID	ID	ID/EX	EX	EX/MEM	MEM	MEM/WB	WB
pc		pc							
instr	instr								
			imm	imm	imm	imm		imm	
			Rd_data1	Rd_data1					
			Rd_data2	Rd_data2	Rd_data2	Rd_data2			
			Rd	Rd	Rd	Rd		Rd	
			func3						
			func7						
			opcode						
					ALU_result	ALU_result		ALU_result	
					pc_jump	pc_jump		pc_jump	
					pc_order	pc_order		pc_order	
					pc_new				
							loaddata	loaddata	
									storedata

阶段	功能	涉及的文件
IF	产生新的pc值, 并读取指令存储器。因此取指阶段包括pc_reg和instr_memory两个子模块。此处 instr_memory为一个存储器, 将其当作CPU外部的部件而不将其写入if_stage阶段。	<ul style="list-style-type: none">if_stage.v 2022/11/7 12:47 V 3/35instr_memory.v 2022/11/6 13:03 V 3/35pc_reg.v 2022/11/7 12:46 V 3/35
if_id流水线寄存器	此模块传递两个信号, 分别是pc和读出的32位的指令。 pc为什么向后传递? 因为在执行阶段计算下一个pc的值以及跳转指令的目标地址时, 都需要用到当前模块的pc, 所以pc需要连续传递, 保证pc与所在阶段执行的指令是一一对应的。	<ul style="list-style-type: none">if_id_reg.v 2022/11/7 12:51 V 3/35
ID	译码阶段的功能是传上一级传递的32位指令进行译码并自读取寄存器堆。所以此模块包含instr_decode和register两个子模块	<ul style="list-style-type: none">id_stage.v 2022/11/7 12:54 V 3/35if_id_reg.v 2022/11/7 12:51 V 3/35id_stage.v 2022/11/7 12:47 V 3/35instr_decode.v 2022/11/6 23:43 V 3/35instr_memory.v 2022/11/6 13:03 V 3/35pc_reg.v 2022/11/7 12:46 V 3/35register.v 2022/11/7 13:44 V 3/35

ID_EX流水线寄存器	此模块传递四个信号，pc,immed,Rd_data2。	<div><div>id_ex_reg.v</div><div>2022/1/7 12:59</div><div>V 33%</div></div>	<div><div>include "define.v"</div><div>module id_ex_reg{</div><div>input clk;</div><div>input rst_n;</div><div>input [31:0]pc_id_ex_i;</div><div>input [31:0]immed_id_ex_i;</div><div>input [31:0]Rd_data1_id_ex_i;</div><div>input [31:0]Rd_data2_id_ex_i;</div><div>output reg [31:0]pc_id_ex_o;</div><div>output reg [31:0]immed_id_ex_o;</div><div>output reg [31:0]Rd_data1_id_ex_o;</div><div>output reg [31:0]Rd_data2_id_ex_o;</div><div>}</div></div>
EX	执行阶段的功能是执行ALU的计算并且计算新的pc的值。 所以包含alu模块、分支判断模块、两个加法器（pc+4,pc+immed），三个选择器（alu,数据来源选择，pc跳转执行与pc跳转选择，jsh选择）。	<div><div>alu.v</div><div>2022/1/6 21:26</div><div>V 33%</div></div> <div><div>branch_judge.v</div><div>2022/1/7 01:11</div><div>V 33%</div></div> <div><div>ex_stage.v</div><div>2022/1/7 13:05</div><div>V 33%</div></div> <div><div>id_ex_reg.v</div><div>2022/1/7 12:59</div><div>V 33%</div></div> <div><div>id_stage.v</div><div>2022/1/7 12:54</div><div>V 33%</div></div> <div><div>if_id_reg.v</div><div>2022/1/7 12:51</div><div>V 33%</div></div> <div><div>if_stage.v</div><div>2022/1/7 12:47</div><div>V 33%</div></div> <div><div>instr_decoder.v</div><div>2022/1/6 23:43</div><div>V 33%</div></div> <div><div>instr_memory.v</div><div>2022/1/6 13:03</div><div>V 33%</div></div> <div><div>mem.v</div><div>2022/1/6 20:06</div><div>V 33%</div></div> <div><div>pc_reg.v</div><div>2022/1/7 12:46</div><div>V 33%</div></div> <div><div>registers.v</div><div>2022/1/7 11:44</div><div>V 33%</div></div>	<div><div>module ex_stage{</div><div>input ALUId_ex_i;</div><div>input beq_ex_i;</div><div>input bne_ex_i;</div><div>input slt_ex_i;</div><div>input sltu_ex_i;</div><div>input bge_ex_i;</div><div>input bgtu_ex_i;</div><div>input ALUOp_ex_i;</div><div>input [31:0]pc_ex_i;</div><div>input [31:0]immed_ex_i;</div><div>input [31:0]Rd_data1_ex_i;</div><div>input [31:0]Rd_data2_ex_i;</div><div>output [31:0]ALU_result_ex_o;</div><div>output [31:0]pc_jump_ex_o;</div><div>output [31:0]pc_new_ex_o;</div><div>output [31:0]pc_jump_o;</div><div>output [31:0]Rd_data2_ex_o;</div><div>output [31:0]immed_ex_o;</div><div>output [31:0]pc_order_ex_o;</div><div>}</div><div><div>wire [31:0]ALU_Op;</div><div>wire zero;</div><div>wire ALU_result_wg;</div><div>wire jump_flag;</div><div>wire [31:0]pc_order;</div><div>wire [31:0]pc_jump_order;</div><div>wire pc_jsh;</div></div></div>
EX_MEM流水线寄存器	此模块传递ALU_result，pc_jump，Rd_data2，immed，pc_order五个模块。 ALU_result将在访存阶段作为访存的地址使用，在写回阶段作为运算结果与回寄存器。 pc_jump，pc_order在写回阶段写回寄存器。 Rd_data2在访存阶段作为写入存储器的数据使用。 immed在写回阶段使用。	<div><div>ex_mem_reg.v</div><div>2022/1/7 13:04</div><div>V 33%</div></div>	<div><div>include "define.v"</div><div>module ex_mem_reg{</div><div>input clk;</div><div>input rst_n;</div><div>input [31:0]ALU_result_ex_mem_i;</div><div>input [31:0]pc_jump_ex_mem_i;</div><div>input [31:0]Rd_data2_ex_mem_i;</div><div>input [31:0]immed_ex_mem_i;</div><div>input [31:0]pc_order_ex_mem_i;</div><div>output [31:0]ALU_result_ex_mem_o;</div><div>output [31:0]pc_jump_ex_mem_o;</div><div>output [31:0]Rd_data2_ex_mem_o;</div><div>output [31:0]immed_ex_mem_o;</div><div>output [31:0]pc_order_ex_mem_o;</div><div>//DM</div><div>}</div></div>
MEM	访存阶段与取指阶段类似，都是访问外部存储器，在这里将存储器与CPU运行分开，所以此阶段只需要输出地址与数据给数据存储器，并且接收数据存储器读出的数据。此部分代码在CPU的顶层模块体现。		
MEM_WB流水线寄存器	此模块传递5个信号，均在写回阶段使用。loaddata为访存阶段产生的数据，来自子块数据存储器。	<div><div>mem_wb_reg.v</div><div>2022/1/7 13:07</div><div>V 33%</div></div>	<div><div>module mem_wb_reg{</div><div>input [31:0]ALU_result_mem_wb_i;</div><div>input [31:0]pc_jump_mem_wb_i;</div><div>input [31:0]loaddata_mem_wb_i;</div><div>//DM</div><div>input [31:0]immed_mem_wb_i;</div><div>input [31:0]pc_order_mem_wb_i;</div><div>output reg [31:0]ALU_result_mem_wb_o;</div><div>output reg [31:0]pc_jump_mem_wb_o;</div><div>output reg [31:0]Rd_data2_ex_mem_o;</div><div>output reg [31:0]loaddata_mem_wb_o;</div><div>//DM</div><div>output reg [31:0]immed_mem_wb_o;</div><div>output reg [31:0]pc_order_mem_wb_o;</div><div>}</div></div>
WB	写回阶段包括4个选择器，最终输出一个数据写回寄存器。	<div><div>if_id_reg.v</div><div>2022/1/6 20:06</div><div>V 33%</div></div> <div><div>pc_reg.v</div><div>2022/1/7 12:46</div><div>V 33%</div></div> <div><div>registers.v</div><div>2022/1/7 11:44</div><div>V 33%</div></div> <div><div>wb_stage.v</div><div>2022/1/7 13:10</div><div>V 33%</div></div>	<div><div>module wb_stage{</div><div>input MemtoReg;</div><div>input jal;</div><div>input jalr;</div><div>input lui;</div><div>input U_type;</div><div>input [31:0]ALU_result_wb_i;</div><div>input [31:0]pc_jump_wb_i;</div><div>input [31:0]loaddata_wb_i;</div><div>input [31:0]immed_wb_i;</div><div>input [31:0]pc_order_wb_i;</div><div>output [31:0]Wb_reg_data_wb_o;</div><div>}</div><div><div>wire [31:0]WB_data;</div><div>wire reg_jsh;</div><div>wire [31:0]Wb_reg_data1;</div><div>wire [31:0]Wb_reg_data2;</div></div></div>

数据通路：将以上五个子模块以及四个流水线寄存器进行实例化，将模块与模块之间的信号进行连接，即得到数据通路部分。

datapath.v

2022/1/7 13:12

V 33%

控制器

译	取ID	ID	取EX	EX	EX/MEM	MEM	MEM/WB	WB
pc	pc	pc						
instr	instr							
		immed	immed	immed	immed		immed	
Rd_data1		Rd_data1						
Rd_data2		Rd_data2	Rd_data2	Rd_data2	Rd_data2			
Rd		Rd			Rd		Rd	
		func3						
		func7						
		opcode						
				ALU_result	ALU_result		ALU_result	
				pc_jump	pc_jump		pc_jump	
				pc_order	pc_order		pc_order	
				pc_new				
						loaddata	loaddata	
								Wb_reg_data
		ALUOp	ALUOp					
		ALUOp	ALUOp					
		beq	beq					
		bne	bne					
		slt	slt					
		sltu	sltu					
		bge	bge					
		bgtu	bgtu					
		jsh	jsh	jsh	jsh	jsh	jsh	jsh
		jsh	jsh	jsh	jsh	jsh	jsh	jsh
		MemtoReg	MemtoReg	MemtoReg	MemtoReg			
		MemWrite	MemWrite	MemWrite	MemWrite			
		MemWrite	MemWrite	MemWrite	MemWrite			
		RW_type	RW_type	RW_type	RW_type			
		lui	lui	lui	lui	lui	lui	lui
		U_type	U_type	U_type	U_type	U_type	U_type	U_type
		MemtoReg	MemtoReg	MemtoReg	MemtoReg	MemtoReg	MemtoReg	MemtoReg
		RegWrite	RegWrite	RegWrite	RegWrite	RegWrite	RegWrite	RegWrite

首先在译码阶段产生完整的一组控制信号（control模块的输出）
然后将这一组控制信号输入到alu,ex流水线寄存器进行延迟一拍。
在执行阶段，需要用到ALUOp,ALUOp,beq,bne,bge,bgtu,sltu,jsh,jsh信号。
但是由于jsh和jsh信号在写回阶段需要再次用到，所以将jsh和jsh信号值同时剩下的信号一起输入到EX/MEM流水线寄存器并延迟一拍。
在访存阶段，要用掉三个信号，MemRead，MemWrite，RW_type，
并将剩下的信号输入到MEM/WB流水线寄存器。
在写回阶段，lui,U_type,MemtoReg用作选择器的选择端，RegWrite输入到寄存器端。
以上就是控制信号的传递，实际上只需要按照上一篇文 章的思路扩展流水线寄存器即可

EX_DMA流水线寄存器	<p>//control signals</p> <pre> input ALUOpn_3d_ex_n, input L2DataWrite_3d_ex_n, input bmg_3d_ex_n, input bme_3d_ex_n, input BT_3d_ex_n, input bpa_3d_ex_n, input bbs_3d_ex_n, input bpsu_3d_ex_n, input jdr_3d_ex_n, input MemReadWrite_3d_ex_n, input MemWrite_3d_ex_n, input L2DRW_type_3d_ex_n, input jdr_3d_ex_n, input L2DRW_type_3d_ex_n, input MemReadWrite_3d_ex_n, input RegWrite_3d_ex_n, output reg ALUOpn_3d_ex_n, output reg L2DataWrite_3d_ex_n, output reg bmg_3d_ex_n, output reg bme_3d_ex_n, output reg BT_3d_ex_n, output reg bpa_3d_ex_n, output reg bbs_3d_ex_n, output reg bpsu_3d_ex_n, output reg jdr_3d_ex_n, output reg MemReadWrite_3d_ex_n, output reg MemWrite_3d_ex_n, output reg L2DRW_type_3d_ex_n, output reg jdr_3d_ex_n, output reg L2DRW_type_3d_ex_n, output reg MemReadWrite_3d_ex_n, output reg RegWrite_3d_ex_n </pre>	
EX_MEMops流水线寄存器	<p>//control signals</p> <pre> input jal_ex_mem_1, input jalr_ex_mem_1, input MemRead_ex_mem_1, input MemWrite_ex_mem_1, input L2DRW_type_ex_mem_1, input ldr_ex_mem_1, input ldr_type_ex_mem_1, input MemtoReg_ex_mem_1, input RegWrite_ex_mem_1, output reg jal_ex_mem_0, output reg jalr_ex_mem_0, output reg MemRead_ex_mem_0, output reg MemWrite_ex_mem_0, output reg L2DRW_type_ex_mem_0, output reg ldr_ex_mem_0, output reg ldr_type_ex_mem_0, output reg MemtoReg_ex_mem_0, output reg RegWrite_ex_mem_0 </pre>	
MEM_WB流水线寄存器	<p>//control signals</p> <pre> input jal_mem_wb_1, input jalr_mem_wb_1, input ldr_mem_wb_1, input ldr_type_mem_wb_1, input MemtoReg_mem_wb_1, input RegWrite_mem_wb_1, output reg jal_mem_wb_0, output reg jalr_mem_wb_0, output reg ldr_mem_wb_0, output reg ldr_type_mem_wb_0, output reg MemtoReg_mem_wb_0, output reg RegWrite_mem_wb_0 </pre>	

顶层模块的设计

- 1.将流水线寄存器替换（例化接口哈的改变，加入了控制信号）
- 2.将各个模块的控制信号接入
- 3.留意几个特殊的信号：
 - 1.访存阶段的控制信号 en_w_en_rw_type 要输出到CPU外部的数据存储器之前直接从control模块输出，现在需要将其延迟两拍，从EX/MEM流水寄存器输出，也就是说，在顶层模块中这组信号是从数据通路中输出出来的而不是从控制器模块输出来的。（这里不是很懂）
 - 2.访存阶段的寄存器堆地址的输入信号，Wb reg data和RegWrite，均来自写回阶段。

绝了报warning报出阴影了

在更改了接口和接口长度的设置错误之后终于开始仿真了

[illegible]

```

input [31:0] data_in_s;
input [31:0] data2_in_s;
output [31:0] AU_result_out_o;
output [31:0] AU_order_out_o;
output [31:0] jump_o;
output [31:0] flag_out_o;
output [31:0] AU_order_o;
output [31:0] jump_order;
wire nc_31;

wire [31:0] AU_O0;
wire zero;
wire AU_result_sig;
wire jump_flag;
wire [31:0] AU_order;
wire [31:0] jump_order;
wire nc_31;

assign nc_31 = AU_result[31];
assign AU_result_sig = AU_result[31];
assign jump_flag = AU_order[31];
assign jump_order = AU_order[31];

always_comb
begin
    AU_O0 = data_in_s;
    AU_O1 = AU_O0;
    AU_O2 = AU_O1;
    AU_ZERO = zero;
    AU_Order = 0;
    AU_order_out_o = 0;
    AU_order_o = 0;
end

```

Lu输出结果改名了

[illegible]

其他都是syntax错误没意思

```

log ModelSim SE-64 vlog 10.4 Compiler 2014.12 Dec  3 2014
osDate 14_04_04

```

Warning!

File modified outside of source editor.

FILE: D:\python\ppsworld\psw_reg.v

You may choose to:

- 1) OVERTWRITE disk changes with current editor content
- 2) READ the changes from disk
- 3) IGNORE the difference

Overwrite Reload Ignore

