

Instruction fetch stage	・ いご是子所令の始起(udsress) - 機能へが動きが使用や作用を使用します。 機能が動態が開発や内存(instruction memory), 并特格業保存在instruction Register (18).	Manager (B) selection (B) and
Instruction decode stage	- 为计中等价值令进行等码 ($4excide$)。即哪题 $excide$ 所指令、获得 $ex.$ ex	
Execute stage	・整理機能的設計的表示。不開始を設計不開始者 - Jul. U. MD: GP[ral] ・ imm - MBQ: GPR[ral] - GPR[ral]? - MD: GPR[ral] ・GPR[ral]	AD SEASON SERVICE SERV
Memory stage	- II:程度的社会取分件,并构成组合(ref) - 3::林田(ref) - Allinfredde - 地址计算Ecuccut-前保污成	UW REVO. (E2011). (of Couper RV rate in 100) 1000 - 1
Writeback stage	・発射では他の子童歌の生態となって。。 ・発射では他の子童歌の生きない。 ・現場では、「中で、ima(c, 没有薬) ② - Juli: PC - PC ・ offset、 offset - signed extended (ima) * GPE[rs1] (i.e., execute result) - Others: PC - PC * 4	LW R60rd, F20rs1), 5xd (neposes R2 value in 1000) 00000000000000000000000000000000
		FC PO control PC_rest

	Decode	Ensile	Memory	Witte lines.
JALR	GPR(rs1), imm	exe_val = CPR(st)+ imm		pc = pc = ass_val
860	GPR[rs1], GPR[rs2], imm	ene_xal = GPR(rs1) == GPR(rs2)?		f (exe_vel) pc = pc+imm(*2)
LW	GPR(rs1), irem, rd	eee_val = GPR[rs1]+ines	mem_val = mem_nead(exe_val)	GPR(rd) = mem_vai
SN	GPR[ns1] GPR[ns2], men	ene_val = GPR[rs1]+rem	men wite(eas_vel. GPR[rs2])	
ADDS	GPR(ra1), aven.	exe_val = GPH(rs1)=imm		CPROd = exe_val
ADD	GPR(ns1), GPR(ns2), rd	ese_val = GPR[rs1]+GPR[rs2]		GPR[rd] = exe_val

数据通路 在两个子模块之间添加一组流水线两存器。 其作用有二: (1) 用布存器打断组合逻辑 (2) 进行信号在两个子模块之间的传递 其信号传递关系如下:

IF	IF/ID	ID	ID/EX	EX	EX/MEM	MEM	MEM/WB	WB
рс	pc		pc					
instr ins	instr							
		imme	imme	imme	imme		imme	
		Rd_data1	Rd_data1					
		Rd_data2	Rd_data2	Rd_data2	Rd_data2			
		Rd	Rd		Rd		Rd	
		func3						
		func7						
		opcode						
				ALU_result	ALU_result		ALU_result	
				pc_jump	pc_jump		pc_jump	
				pc_order	pc_order		pc_order	
				pc_new				
						loaddata	loaddata	
							ronu edi	:Wr.reg.dr

阶段	功能	涉及的文件			
IF	产主新企品,并被取得今存储器。但此来国的特色场。radilater seen-用个子根款。此处 intr_seen-7为一个存储器。将其当作工价格的部件机不得其写入 if_stase情况。	■ If stage x ■ instr_memory x ■ pc_reg x	2022/11/7 12:47 2022/11/6 13:03 2022/11/7 12:46	V 文件 V 文件 V 文件	module if stace: input to,
IF_ID流水线寄存器	此機块也差两个信号,分别是。不能走出的。1位的暗令。 4.6为什么后后接近,因为在此方阶段计算下一个之的组以及最特征令的目标地址 5.6 新秦莽相继与前域状态。4.5元10。元秦吏遂战传递,保证。4.5元16前段以行的信令 是一一对应的。	■ H.id_regs.v	2022/11/7 12:51	V文件	imodule if. id. regs(input clk, input tal.
ID	等時的部功能是相上一級作法的工论指令进行评码并且被取得存储地。所以此模块因益nat_decodeflingsistenl两个子根块	ini Mistapev dil Estimptov dil Estimptov dil Estimptov di Institutoropyx di Institutoropyx di Institutoropyx di Institutoropyx	3022/1/2 1254 3022/1/2 1257 3022/1/2 1247 3022/1/3 244 3022/1/3 130 3022/1/3 1344 3022/1/2 1344	V 文財 V 文件 V 文件 V 文財 V 文財 V 文件 V 文件	module id_stage(input Glt, input Glt, input Glt, input Glt, N, input Glt, Glt, input Glt, Glt, input Glt, i

ID_EX流水线 寄存器	此機块传递四个信号。pc/mme.Rd_data1.Rd_data2。	all M _e ncepar	2022/11/712:59	V 交件	Include 'define' v module id, ex. regs(input clk, input clk, input 31:0[pc, id, ex. j. input 31:0[pc, id, ex. j. input 31:0[pc, id, ex. j. input 31:0[8d, data1 id, ex. j. input 31:0[8d, data1 id, ex. j. output reg [31:0][pc, id, ex. o. output reg [31:0[pc, id, ex. o. output reg [31:0[pc, id, ex. o. output reg [31:0[gd, data1 id, ex. o. output reg [31:0[gd, data2 id, ex. o. output reg [31:0[gd, data2 id, ex. o.);
EX	央庁市協的改革総理地庁ALU的计算并且计算部的pc的的。 所述包含地域界、分支列階級時、所介別品質(pc-4pc-imme)、三个选择器 (dub放策未進出性、pc部庁等所有的企業性、jaiの指数)。	ii) date ii) band julge e iii) catego iii) catego iii) catego iii ii) catego iii ii) catego iii ii) catego iii ii) catego iii iii) catego iii) catego	2022/11/8 21/26 2022/1/7 011 2022/1/7 1399 2022/1/7 1399 2022/1/7 1291 2022/1/7 1291 2022/1/7 1291 2022/1/8 2294 2022/1/8 1391 2022/1/8 2095 2022/1/7 1044	V 258 V 258 V 258 V 259	module as, staye' ipped ASCASE, etc., ipped bess, etc., ipped bess
EX_MEM流水 线寄存器	此機块得遇AU_result, pc_jump, Rd_dsta2, imme, pc_order至个模块。 AUJ_result#在分界的设计为访问的总统进程。在每回阶段作为运算结束每回寄存 pc_jump, pc_order在写图阶段写图布器。 pc_jump, pc_order在写图阶段写图布器。 Rd_dsta2在设计的设计为写人存储器的数据使用。 imme在每回阶段使用。	iii) eu mein segue	2022/11/7 13:04	V.29t	include 'define.v' module ex.mem_regs(input ch. input c
MEM	访存阶段与取指阶段类似,都是访问外部存储器。在这里将存储器与CPU进行分 开,所以此阶段只需要输出地址与数据给数据存储器,并且接收数据存储器读出的 数据,此部分代码在CPU的顶层模块体现。				
水线青存器	此機能传遊5个信号,均在写图阶份使用。foaddata为设存阶份能产生的数据,来自 于支款服存得限。	«В пип _о мь _т иры»	2022/11/7 13:07	V交科	module mem, wb_regs(input 31-0)ALU_result_mem, wb_i, input 31-0)Ep_inmp_mem_wb_i, //DM input 31-0)Ep_inmp_mem_wb_i, //DM input 31-0)Emem_mem_wb_i, input 31-0)Emem_mem_wb_i, output reg 31-0)Ep_inmp_mem_wb_o,
WB	写圆前段包括4个选择器,最终输出一个数据写图案存储地。	ारी मध्य प्र की हु c.rqu भी mgisten v भी भी, stepe r	2022/11/6 2006 2022/11/7 29-06 2022/11/7 19-16 2022/11/7 19-16	V 交种 V 交邦 V 交邦 V 交邦	module wb, stage(input MentoReg, input MentoReg, input Jall, inpu

数据通路:特以上五个子模块以及四个流水线等存器组进行实例化。特模块与模块之间的信号进行连接,即得到数据通路部分。 《desperts》 2022/1/3 1512 V 202

控制器

ÌF	IF/ID	ID.	ID/EX	EX	EXMEM	MEM	MEM/WB	WB
pc	pc		pc					
instr	instr							
		imme	imme	imme	imme		imme	
		Rd_data1	Rd.data1					
		Rd.data2	Rd.data2	Rd.data2	Rd_data2			
		Rd	Rd		Rd		Rd	
		func3						
		func7						
		opcode						
				ALU.result	ALU.result		ALU.result	
				pc_jump	pc_jump		pc_jump	
				pc.order	pc.order		pc.order	
				pc_new				
						loaddata	loaddata	
								Wr_reg_dat
		ALUSic	ALU5rc					
		ALUdt	ALUcti					
		beq	beq					
		bne	bne					
		bit	bit					
		bge	bge					
		bltu	bitu					
		bgeu	bgeu					
		jal	jal	jal	jal	jal	jal	
		jalr	jak	jak	jelr	jalr	jalr	
		MemRead	MemRead	MemRead	MemRead			
		MemWrite	MemWrite	MemWrite	MemWrite.			
		RW_type	RW_type	RW_type	RW_type			
		lui	lui	lui	lui .	lui	lui	
		U_type	U_type	U_type	U_type	U_type	U_type	
		MemtoReg	MemtoReg	MemtoReg	MemtoReg	MemtoReg	MemtoReg	
		RegWrite	RegWrite	Reg/Write	RegWrite	Reg/Write ^C	RegWine	- BroWate

分区 verilog 的第 2 页

```
seriori signata (1956; 15 cm.), 
input linguit (1964; 15 cm.), 
input linguit (1964; 16 cm.),
ID_EX流水线寄存器
                                                                                                                                                                                                                                                                                                                                                        output my happlinho id us, o 
not signals 
input jal ex, mem j. 
input jal ex, mem j. 
input MemRead ex, mem j. 
input (20)RW type ex, mem j. 
input (20)RW type ex, mem j. 
input U type ex, mem j. 
input U type ex, mem j. 
input MemRead ex, mem j. 
input MemRead ex, mem j. 
input RegWrite ex, mem j.
           EX MEM流水线寄存器
                                                                                                                                                                                                                                                                                                                                                                              output reg jal, ex, mem, o, output reg jal, ex, mem, o, output reg jal re, mem, o, output reg jal re, mem, o, output reg Memilyate, ex, mem, o, output reg jed, ex, mem, o, output reg jed, ex, mem, o, output reg je je ex, mem, o, output reg bu, ex mem, o, output reg bu, ex, mem, o, output reg Membleg, ex, mem, o, output reg Membleg, ex, mem, o, output reg RegWitte, ex, mem, o
                                                                                                                                                                                                                                                                                    //control signals
input jal mem wb i,
input jalr mem wb i,
input blui mem wb i,
input U type mem wb i,
input MemtoReg mem wb i,
input RegWrite mem wb i,
                      MEM_WB流水线寄存器
                                                                                                                                                                                                                                                                                    output reg jal_mem_wb_o,
output reg jalr_mem_wb_o,
output reg lui_mem_wb_o,
output reg lu_type_mem_wb_o,
output reg MemtoReg_mem_wb_o,
output reg RegWrite_mem_wb_o
|原産権対抗的設計

1.株式水域等存储性(例後直接的改変で、IDA ア投制信号)

1.株式水域等存储性(例後直接的改変で、IDA ア投制信号)

1.最近 1.0 付料料的信号

1.最近 1.0 付料料的信号

1. 提供 1.0 大型 1.0 
                            Victor -work volt -state-nose Dr/modelsin/pipeline/mg_stag.v
Hodel Technology Modellin St-64 viog 10.4 Compiler 2014.12 Dec 3 2014
-- Compiling module mg_stage
-- Exercy Dr/modelsin/pipelinermg_stag.v(33): (Viog-2733) Undefined variations
```

* Error: (Vlog-1908) Di/Modelsim/pipeline/ex_stag.V(48): near *,*: syntax error, unexpected *,*, expecting *)*

```
out [3110]M data.or ],
put [3110]M data.or ],
put [3110]M data.or ],
reat [3110]M result or o,
reat [3110]D, nor, or o,
reat [3110]D, nor, or o,
reat [3110]M data.or o,
put [3110]M or o,
o,
otput [3110]D, order or, o
otput [3110]D, order or, o
            [31:8]MAU_DR;
2ero;
MU_result_sig;
jump_flag;
[31:8]pc_order;
[31:8]pc_lump_order;
pc_jalr;
                          pc_jair=[aid result[3::[,1760]
aid_result_sig=aid_result[3:];
imme_cx_o-imme_cx_i;
pc_order_ex_o-pc_order;
```

企出信用效名了 step of the (MI result on old til), tiely, step of the old result on old til, step into one-simo, o. j.; step on one-simo, o. one, order;

action p., when the properties of the properties



