目录

验证与全流程	<u>C</u>	2
实验目的		
实验内容		
DRC 基础概念	*0	2
实验步骤		
	· Ch	
小结		5

验证与全流程

当布线完成后,设计芯片版图的基本流程就结束了。如果一切正常,就已经 可以拿这个版图去生产芯片了。但是在设计过程中有时也会出现问题,这可能导 致无法生产,这时候就需要进行验证。基本的验证有设计规则检查(DRC)和逻 辑检查(LVS)。

实验目的

- (1) 了解验证阶段(DRC, LVS等)的基本概念
- (2) 掌握工具的全流程使用,跑通整个 LC3 设计


实验内容

DRC 基础概念


设计规则检查(DRC)主要是针对一些无法制造的情况。下面我们举例几个 简单的概念和对应的例子。所有的设计规则会由芯片厂商给出,规则保存在,lef 文件内,在稍后的实验会告诉如何找到这些文件。

(1) 间距检查

当版图中的两个形状之间的间距小于某一值之后,由于多种原因(如光的波 长等),光刻机就无法生产出这样要求的形状,所以为了不出现这样的情况,芯 片制造厂往往会规定一系列的间距规则来避免。在之前的布局布线过程中, 难免 会出现规则违例。




如上图所示,除了横方向间距需要检查外,斜边方向的间距也需要检查。对 于不同宽度的矩形间距检查也会不一样,如下图所示。




宽度为 width1 的矩形需要的间距 spacing1 比宽度为 width2 所需要的间距 spacing2 更大(spacing1>spacing2)。所以为了不让这两个矩形发生间距违例,其间距应该不小于 spacing1。

(2) 宽度检查

对于版图中的任何形状来说,都要考虑其宽度是否满足规则设置的最小宽度。 不过为了制造,版图中只会出现矩形以及由矩形组成的直角多边形,所以宽度检 查还不算困难。




除了矩形自身的宽度以外,有时候还会出现两个或多个矩形交集的情况,这时候往往检查这些矩形交叠形状的对角线长,以对角线长作为宽度。没有交叠的情况就不需要检查。





(3) 面积检查

除了对直角多边形有最小宽度检查外,还需要对其检查面积大小,单个直角 多边形面积大小不能小于规则的最小面积。




除了单个矩形或由多矩形组成的直角多边形外,多矩形的组合还有可能会出现带孔的直角多边形,如下图中的虚线红框,就是直角多边形的孔,对应这样的形状,对孔的面积也有严格的限制。






(4) 密度检查

由于制造的原因,形状密度太小的部分在制造过程中会有损失,为了避免这种情况的发生,芯片制造厂会限制版图上形状面积的密度大小。



LVS 基础概念

逻辑检查(LVS)主要是针对在设计的过程中有没有将逻辑功能改变。



在经过了这么多步骤后得到的版图,有可能会因为某个步骤而导致逻辑功能会有问题。所以做 LVS 验证是很有必要的,在 LVS 验证的过程中,首先将左侧的逻辑电路图抽出其连接关系,再抽出右侧版图的连接关系进行对比,如果一致则通过验证,否则需要重新进行设计。

实验步骤

查看 DRC 规则

本节将学习如何查看某个工艺库的一些 DRC 信息。 首先进入 iFlow 目录。

lc3@lc3-virtual-machine: Desktop\$ cd iFlow/ lc3@lc3-virtual-machine: /Desktop/iFlow\$ pwd /home/lc3/Desktop/iFlow lc3@lc3-virtual-machine:~/Desktop/iFlow\$

iFlow 目录下有几个文件夹,通过"Is"命令查看、找到文件夹"foundry", 里面存放着不同工艺库的文件。

```
lc3@lc3-virtual-machine:~/Desktop/iFlow{ ls
build iflow.sh log
                log report rtl
README.md result run_example.pv
                                                   scripts work
foundry
lc3@lc3-virtual-machine:~/Desktop/iFlow$ cd foundry/
                                                               A COLLEGE
lc3@lc3-virtual-machine:~/Desktop/iFlow/foundry$ ls
                 sky130
lc3@lc3-virtual-machine:~/Desktop/iFlow/foundry$
```

进入 sky130 的工艺库。

```
lc3@lc3-virtual-machine:~/Desktop/iFlow/foundry$ cd sky130/
lc3@lc3-virtual-machine:~/Deskton/iFlow/foundry/sky130$ ls
blackbox_map.tcl klayout.lyp lef tracks_1.2.0.info verilog ds klayout.lyt lib tracks.info
lc3@lc3-virtual-machine:~/Desktop/iFlow/foundry/sky130$
```

在之前的学习中,我们知道,关于这些 DRC 的规则信息都存在于 lef 文件中, 所以我们进入 lef 目录。

```
lc3@lc3-virtual-machine:~/Desktop/iFlow/foundry/sky130$ cd lef/
lc3@lc3-virtual-machine:~/Desktop/iFlow/foundry/sky130/lef$ pwd
/home/lc3/Desktop/iFlow/foundry/sky130/lef
lc3@lc3-virtual-machine:~/Desktop/iFlow/foundry/sky130/lef$
```


在 lef 目录底下存着很多个.lef 文件。打开其中的"sky130 fd sc hs.tlef"。

```
.c3@lc3-virtual-machine:~/Desktop/iFlow/foundry/sky130/lef$ gedit sky130_fd_sc_h
```

我们来查看一下"met3"的层信息。通过快捷键"ctrl+F"来打开搜索栏, 并输入"LAYER met3"来查找。



如上图所示, met3 的所有信息都在红框内标出了。关于 DRC 的信息如下。



跑通 lc3 全流程

到这里我们已经进行完全流程了,现在用 iFlow 跑一个 lc3 设计的总流程。

我们提供了 lc3 的设计,如果你想自己装载设计到 iFlow 里,可以参考"附录:新增设计"自行增加设计。


首先进入 iFlow/scripts 目录。

```
lc3@lc3-virtual-machine:~/Desktop$ cd iFlow/scripts/
lc3@lc3-virtual-machine:~/Desktop/iFlow/scripts$ pwd
/home/lc3/Desktop/iFlow/scripts
lc3@lc3-virtual-machine:~/Desktop/iFlow/scripts$
```

运行以下命令,最后得到 Ic3 版图。

lc3@lc3-virtual-machine:~/Desktop/iFlow/scripts\$./run_flow.py -d lc3 -s synth,f
loorplan,tapcell,pdn,gplace,resize,dplace,cts,filler,groute,droute,layout -f sky
130 -t HS -c TYP

Klayout 打开后,通过实验七的"附录:更换图层样式"替换图层后查看,如下图所示。



小结

本小结我们学习了有关验证的基本概念,了解了 DRC 有哪些检查步骤,知道了 LVS 的基本检查方式。在实验环节了解了如何通过 lef 文件来查看 DRC 所需要的信息。并且跑完了 lc3 全设计的全流程。

本节实验是最后一个,在之前的七个实验中我们学习了综合、布图规划、布局、时钟树综合、布线和验证,最后跑通了全流程。

综合是将硬件描述语言通过电路优化、单元库置换等操作生成对应的网表。

布图规划是规划芯片的大小, io 的放置, 电源网络等, 这时候标准单元还没有摆放在电源线上面。

布局是将标准单元摆放在电源线上,并且保证单元之间没有重叠。

布线是将连接关系以直角线的方式连起来,并且尽可能地保证 DRC 没有违例。

这些流程环环相扣,缺一不可。