

Aula dia 21/05, resumindo alguns tópicos dos slides:

Uso indevido do reset assíncrono


- **Má prática:** usar o *reset* para zerar o registro durante a operação normal.
- **Exemplo:** contador *mod-10* problemático:
 - Zerar o registro imediatamente após o contador atingir 1010.

```
1  -- Listing 9.1 async clear
2  -- Listing 9.1 async clear
3  -- Listing 9.1 async clear
4  library ieee;
5  use ieee.std_logic_1164.all;
6  use ieee.numeric_std.all;
7  entity mod10_counter is
8  port(
9      clk, reset: in std_logic;
10     q: out std_logic_vector(3 downto 0)
11 );
12 end mod10_counter;
```


```
14 architecture poor_async_arch of mod10_counter is
15     signal r_reg: unsigned(3 downto 0);
16     signal r_next: unsigned(3 downto 0);
17     signal async_clr: std_logic;
18 begin
19     -- register
20     process(clk, async_clr)
21     begin
22         if (async_clr='1') then
23             r_reg <= (others=>'0');
24         elsif (clk'event and clk='1') then
25             r_reg <= r_next;
26         end if;
27     end process;
28     -- asynchronous clear
29     async_clr <= '1' when (reset='1' or r_reg="1010") else
30         '0';
31     -- next state logic
32     r_next <= r_reg + 1;
33     -- output logic
34     q <= std_logic_vector(r_reg);
35 end poor_async_arch;
```

2 / 17

Uso indevido do reset assíncrono



glith, pode ocorrer, pois não tem registrador




complica a análise de timing

só usaremos reset assíncrono para
para iniciar um sistema


4 / 17

Uso indevido do *reset* assíncrono

Antes:



Depois:




viu um circuito combinacional no meio do reset ou do clock, significa que tem problema

6 / 17

Clock derivado


Exemplo: Contador de minuto e segundo.

Clock derivado:



não é um circuito síncrono pois não tem todos os contadores ligados ao mesmo clk

14 / 17



```
t0 : entity work.timer(multi_clock_arch)d -- um clock para cada flipflop
-- t0 : entity work.timer(single_clock_arch) --todos no mesmo clk
port map(
  clk  => CLOCK_50,
  reset => reset,
  sec  => sec,
  min  => min);

bin2bcd0: bin2bcd
```