**Advanced Vector Extensions** (AVX) — расширение системы команд [x86](https://ru.wikipedia.org/wiki/X86) для [микропроцессоров](https://ru.wikipedia.org/wiki/%D0%9C%D0%B8%D0%BA%D1%80%D0%BE%D0%BF%D1%80%D0%BE%D1%86%D0%B5%D1%81%D1%81%D0%BE%D1%80) [Intel](https://ru.wikipedia.org/wiki/Intel" \o "Intel) и [AMD](https://ru.wikipedia.org/wiki/AMD), предложенное Intel в марте 2008.[[1]](https://ru.wikipedia.org/wiki/AVX#cite_note-1)

AVX предоставляет различные улучшения, новые инструкции и новую схему ирования машинных ов.

Улучшения

* Новая схема ирования инструкций [VEX](https://ru.wikipedia.org/w/index.php?title=VEX&action=edit&redlink=1)
* Ширина векторных регистров [SIMD](https://ru.wikipedia.org/wiki/SIMD) увеличивается с 128 ([XMM](https://ru.wikipedia.org/wiki/SSE#%D0%A0%D0%B5%D0%B3%D0%B8%D1%81%D1%82%D1%80%D1%8B)) до 256 бит (регистры YMM0 — YMM15). Существующие 128-битные [SSE](https://ru.wikipedia.org/wiki/SSE)-инструкции будут использовать младшую половину новых YMM-регистров, не изменяя старшую часть. Для работы с YMM-регистрами добавлены новые 256-битные AVX-инструкции. В будущем возможно расширение векторных регистров [SIMD](https://ru.wikipedia.org/wiki/SIMD) до 512 или 1024 бит. Например, процессоры с архитектурой [Xeon Phi](https://ru.wikipedia.org/wiki/Xeon_Phi" \o "Xeon Phi) уже в 2012 году имели векторные регистры ([ZMM](https://ru.wikipedia.org/w/index.php?title=ZMM&action=edit&redlink=1)) шириной в 512 бит[[2]](https://ru.wikipedia.org/wiki/AVX#cite_note-2), и используют для работы с ними SIMD-команды с MVEX- и VEX-префиксами, но при этом они не поддерживают AVX. [[*источник не указан 2625 дней*](https://ru.wikipedia.org/wiki/%D0%92%D0%B8%D0%BA%D0%B8%D0%BF%D0%B5%D0%B4%D0%B8%D1%8F:%D0%A1%D1%81%D1%8B%D0%BB%D0%BA%D0%B8_%D0%BD%D0%B0_%D0%B8%D1%81%D1%82%D0%BE%D1%87%D0%BD%D0%B8%D0%BA%D0%B8)]
* .
* Для большинства новых инструкций отсутствуют требования к выравниванию операндов в памяти. Однако рекомендуется следить за выравниванием на размер операнда во избежание значительного снижения производительности.[[3]](https://ru.wikipedia.org/wiki/AVX#cite_note-avx-3)
* Набор инструкций AVX содержит в себе аналоги 128-битных [SSE](https://ru.wikipedia.org/wiki/SSE)-инструкций для вещественных чисел. При этом, в отличие от оригиналов, сохранение 128-битного результата будет обнулять старшую половину YMM-регистра. 128-битные AVX-инструкции сохраняют прочие преимущества AVX, такие как новая схема ирования, трехоперандный синтаксис и невыровненный доступ к памяти.
* Intel рекомендует отказаться от старых [SSE](https://ru.wikipedia.org/wiki/SSE)-инструкций в пользу новых 128-битных AVX-инструкций, даже если достаточно двух операндов.[[4]](https://ru.wikipedia.org/wiki/AVX#cite_note-4).

Новая схема кодирования]

Новая схема ирования инструкций [VEX](https://ru.wikipedia.org/w/index.php?title=VEX&action=edit&redlink=1) использует VEX-префикс. В настоящий момент существуют два VEX-префикса, длиной 2 и 3 байта. Для 2-байтного VEX-префикса первый байт равен 0xC5, для 3-байтного — 0xC4.

В 64-битном режиме первый байт VEX-префикса уникален. В 32-битном режиме возникает конфликт с инструкциями LES и LDS, который разрешается старшим битом второго байта, он имеет значение только в 64-битном режиме, через неподдерживаемые формы инструкций LES и LDS.[[3]](https://ru.wikipedia.org/wiki/AVX#cite_note-avx-3)

Длина существующих AVX-инструкций, вместе с VEX-префиксом, не превышает 11 байт. В следующих версиях ожидается появление более длинных инструкций.

Новые инструкции]

|  |  |
| --- | --- |
| **Инструкция** | **Описание** |
| VBROADCASTSS, VBROADCASTSD, VBROADCASTF128 | Копирует 32-, 64- или 128-битный операнд из памяти во все элементы векторного регистра XMM или YMM. |
| VINSERTF128 | Замещает младшую или старшую половину 256-битного регистра YMM значением 128-битного операнда. Другая часть регистра-получателя не изменяется. |
| VEXTRACTF128 | Извлекает младшую или старшую половину 256-битного регистра YMM и копирует в 128-битный операнд-назначение. |
| VMASKMOVPS, VMASKMOVPD | Условно считывает любое количество элементов из векторного операнда из памяти в регистр-получатель, оставляя остальные элементы несчитанными и обнуляя соответствующие им элементы регистра-получателя. Также может условно записывать любое количество элементов из векторного регистра в векторный операнд в памяти, оставляя остальные элементы операнда памяти неизменёнными. |
| VPERMILPS, VPERMILPD | Переставляет 32- или 64-битные элементы вектора согласно операнду-селектору (из памяти или из регистра). |
| VPERM2F128 | Переставляет 4 128-битных элемента двух 256-битных регистров в 256-битный операнд-назначение с использованием непосредственной константы (imm) в качестве селектора. |
| VZEROALL | Обнуляет все YMM-регистры и помечает их как неиспользуемые. Используется при переключении между 128-битным режимом и 256-битным. |
| VZEROUPPER | Обнуляет старшие половины всех регистров YMM. Используется при переключении между 128-битным режимом и 256-битным. |

Также в спецификации AVX описана группа инструкций PCLMUL (Parallel Carry-Less Multiplication, Parallel CLMUL)

* PCLMULLQLQDQ xmmreg, xmmrm [rm: 66 0f 3a 44 /r 00]
* PCLMULHQLQDQ xmmreg, xmmrm [rm: 66 0f 3a 44 /r 01]
* PCLMULLQHQDQ xmmreg, xmmrm [rm: 66 0f 3a 44 /r 02]
* PCLMULHQHQDQ xmmreg, xmmrm [rm: 66 0f 3a 44 /r 03]
* PCLMULQDQ xmmreg, xmmrm, imm [rmi: 66 0f 3a 44 /r ib]

Применение

Подходит для интенсивных вычислений с плавающей точкой в мультимедиа-программах и научных задачах. Там, где возможна более высокая степень параллелизма, увеличивает производительность с вещественными числами.

**Поддержка в операционных системах**

Использование YMM-регистров требует поддержки со стороны операционной системы. Следующие системы поддерживают регистры YMM:

* Linux: с версии ядра 2.6.30,[[6]](https://ru.wikipedia.org/wiki/AVX" \l "cite_note-6) released on June 9, 2009.[[7]](https://ru.wikipedia.org/wiki/AVX#cite_note-7)
* Windows 7: поддержка добавлена в Service Pack 1[[8]](https://ru.wikipedia.org/wiki/AVX#cite_note-autogenerated1-8)
* Windows Server 2008 R2: поддержка добавлена в Service Pack 1[[8]](https://ru.wikipedia.org/wiki/AVX#cite_note-autogenerated1-8)

Микропроцессоры с AVX[Intel](https://ru.wikipedia.org/wiki/Intel):

* + Процессоры с микроархитектурой [Sandy Bridge](https://ru.wikipedia.org/wiki/Sandy_Bridge" \o "Sandy Bridge), 2011.[[9]](https://ru.wikipedia.org/wiki/AVX#cite_note-9)
  + Процессоры с микроархитектурой [Ivy Bridge](https://ru.wikipedia.org/wiki/Ivy_Bridge" \o "Ivy Bridge), 2012.
  + Процессоры с микроархитектурой [Haswell](https://ru.wikipedia.org/wiki/Haswell" \o "Haswell), 2013.
  + Процессоры с микроархитектурой [Broadwell](https://ru.wikipedia.org/wiki/Broadwell" \o "Broadwell), 2015.
  + Процессоры с микроархитектурой [Skylake](https://ru.wikipedia.org/wiki/Skylake" \o "Skylake), 2015.
  + Процессоры с микроархитектурой [Kaby Lake](https://ru.wikipedia.org/wiki/Kaby_Lake" \o "Kaby Lake), 2017.
  + Процессоры с микроархитектурой [Coffee Lake](https://ru.wikipedia.org/wiki/Coffee_Lake" \o "Coffee Lake), 2017.
* [AMD](https://ru.wikipedia.org/wiki/AMD):
  + Процессоры с микроархитектурой [Bulldozer](https://ru.wikipedia.org/wiki/Bulldozer_(%D0%BC%D0%B8%D0%BA%D1%80%D0%BE%D0%B0%D1%80%D1%85%D0%B8%D1%82%D0%B5%D0%BA%D1%82%D1%83%D1%80%D0%B0)" \o "Bulldozer (микроархитектура)), 2011.[[10]](https://ru.wikipedia.org/wiki/AVX#cite_note-10)
  + Процессоры с микроархитектурой [Piledriver](https://ru.wikipedia.org/w/index.php?title=Piledriver_(%D0%BC%D0%B8%D0%BA%D1%80%D0%BE%D0%B0%D1%80%D1%85%D0%B8%D1%82%D0%B5%D0%BA%D1%82%D1%83%D1%80%D0%B0)&action=edit&redlink=1" \o "Piledriver (микроархитектура) (страница отсутствует)), 2012.
  + Процессоры с микроархитектурой [Steamroller](https://ru.wikipedia.org/w/index.php?title=Steamroller_(%D0%BC%D0%B8%D0%BA%D1%80%D0%BE%D0%B0%D1%80%D1%85%D0%B8%D1%82%D0%B5%D0%BA%D1%82%D1%83%D1%80%D0%B0)&action=edit&redlink=1" \o "Steamroller (микроархитектура) (страница отсутствует)), 2014.
  + Процессоры с микроархитектурой [Excavator](https://ru.wikipedia.org/w/index.php?title=Excavator_(%D0%BC%D0%B8%D0%BA%D1%80%D0%BE%D0%B0%D1%80%D1%85%D0%B8%D1%82%D0%B5%D0%BA%D1%82%D1%83%D1%80%D0%B0)&action=edit&redlink=1" \o "Excavator (микроархитектура) (страница отсутствует)), 2015.
  + Процессоры с микроархитектурой [Zen](https://ru.wikipedia.org/wiki/Zen_(%D0%BC%D0%B8%D0%BA%D1%80%D0%BE%D0%B0%D1%80%D1%85%D0%B8%D1%82%D0%B5%D0%BA%D1%82%D1%83%D1%80%D0%B0)" \o "Zen (микроархитектура)), 2017.
  + Процессоры с микроархитектурой [Zen 2](https://ru.wikipedia.org/wiki/Zen_2_(%D0%BC%D0%B8%D0%BA%D1%80%D0%BE%D0%B0%D1%80%D1%85%D0%B8%D1%82%D0%B5%D0%BA%D1%82%D1%83%D1%80%D0%B0)" \o "Zen 2 (микроархитектура)), 2019.
  + Процессоры с микроархитектурой [Zen 3](https://ru.wikipedia.org/wiki/Zen_3" \o "Zen 3), 2020.

Совместимость между реализациями Intel и AMD обсуждается в [этой статье](https://ru.wikipedia.org/wiki/XOP_(%D0%BD%D0%B0%D0%B1%D0%BE%D1%80_%D0%B8%D0%BD%D1%81%D1%82%D1%80%D1%83%D0%BA%D1%86%D0%B8%D0%B9)#%D0%98%D1%81%D1%82%D0%BE%D1%80%D0%B8%D1%8F).

Микропроцессоры с AVX2[ | ]

* [Intel](https://ru.wikipedia.org/wiki/Intel) [Haswell](https://ru.wikipedia.org/wiki/Haswell" \o "Haswell)[[11]](https://ru.wikipedia.org/wiki/AVX#cite_note-techpedi_avx2-11)
* [Intel](https://ru.wikipedia.org/wiki/Intel) [Broadwell](https://ru.wikipedia.org/wiki/Broadwell" \o "Broadwell)
* [Intel](https://ru.wikipedia.org/wiki/Intel) [Skylake](https://ru.wikipedia.org/wiki/Skylake" \o "Skylake)
* [Intel](https://ru.wikipedia.org/wiki/Intel) [Kaby Lake](https://ru.wikipedia.org/wiki/Kaby_Lake" \o "Kaby Lake)
* [Intel](https://ru.wikipedia.org/wiki/Intel) [Coffee Lake](https://ru.wikipedia.org/wiki/Coffee_Lake" \o "Coffee Lake)
* [Intel](https://ru.wikipedia.org/wiki/Intel) [Comet Lake](https://ru.wikipedia.org/wiki/Comet_Lake" \o "Comet Lake)
* [Intel](https://ru.wikipedia.org/wiki/Intel) [Rocket Lake](https://ru.wikipedia.org/wiki/Rocket_Lake" \o "Rocket Lake)
* [Intel](https://ru.wikipedia.org/wiki/Intel) [Alder Lake](https://ru.wikipedia.org/wiki/Alder_Lake" \o "Alder Lake)
* [AMD](https://ru.wikipedia.org/wiki/AMD) [Excavator](https://ru.wikipedia.org/w/index.php?title=Excavator_(%D0%BC%D0%B8%D0%BA%D1%80%D0%BE%D0%B0%D1%80%D1%85%D0%B8%D1%82%D0%B5%D0%BA%D1%82%D1%83%D1%80%D0%B0)&action=edit&redlink=1" \o "Excavator (микроархитектура) (страница отсутствует))
* [AMD Zen](https://ru.wikipedia.org/wiki/AMD_Zen) (AMD Ryzen)
* [AMD Zen 2](https://ru.wikipedia.org/wiki/Zen_2_(%D0%BC%D0%B8%D0%BA%D1%80%D0%BE%D0%B0%D1%80%D1%85%D0%B8%D1%82%D0%B5%D0%BA%D1%82%D1%83%D1%80%D0%B0)) (AMD Ryzen)
* [AMD Zen 3](https://ru.wikipedia.org/wiki/Zen_3) (AMD Ryzen)

AVX-512

AVX-512 расширяет систему команд AVX до векторов длиной 512 бит при помощи ировки с префиксом EVEX. Расширение AVX-512 вводит 32 векторных регистра (ZMM), каждый по 512 бит, 8 регистров масок, 512-разрядные упакованные форматы для целых и дробных чисел и операции над ними, тонкое управление режимами округления (позволяет переопределить глобальные настройки), операции broadcast (рассылка информации из одного элемента регистра в другие), подавление ошибок в операциях с дробными числами, операции gather/scatter (сборка и рассылка элементов векторного регистра в/из нескольких адресов памяти), быстрые математические операции, компактное ирование больших смещений. AVX-512 предлагает совместимость с AVX, в том смысле, что программа может использовать инструкции как AVX, так и AVX-512 без снижения производительности. Регистры AVX (YMM0-YMM15) отображаются на младшие части регистров AVX-512 (ZMM0-ZMM15), по аналогии с SSE и AVX регистрами.[[12]](https://ru.wikipedia.org/wiki/AVX#cite_note-reinders512-12)

Используeтся в Intel [Xeon Phi](https://ru.wikipedia.org/wiki/Xeon_Phi) (ранее [Intel MIC](https://ru.wikipedia.org/wiki/Intel_MIC)) [Knights Landing](https://ru.wikipedia.org/w/index.php?title=Knights_Landing_(microarchitecture)&action=edit&redlink=1) (версия AVX3.1), Intel [Skylake-X](https://ru.wikipedia.org/w/index.php?title=Skylake-X&action=edit&redlink=1" \o "Skylake-X (страница отсутствует)),[[12]](https://ru.wikipedia.org/wiki/AVX#cite_note-reinders512-12) Intel [Ice Lake](https://ru.wikipedia.org/wiki/Ice_Lake), Intel [Tiger Lake](https://ru.wikipedia.org/wiki/Tiger_Lake), Intel [Rocket Lake](https://ru.wikipedia.org/wiki/Rocket_Lake). Также поддержка AVX-512 имеется в производительных ядрах Golden Cove[[13]](https://ru.wikipedia.org/wiki/AVX#cite_note-13) процессоров Intel [Alder Lake](https://ru.wikipedia.org/wiki/Alder_Lake), однако энергоэффективные ядра Gracemont её лишены. По состоянию на декабрь 2021 г. поддержка AVX-512 для потребительских процессоров Alder Lake официально не заявляется.[[14]](https://ru.wikipedia.org/wiki/AVX#cite_note-14)

Будущие расширения

Схема кодирования инструкций [VEX](https://ru.wikipedia.org/w/index.php?title=VEX_prefix&action=edit&redlink=1) легко допускает дальнейшее расширение набора инструкций AVX. В следующей версии, AVX2, добавлены инструкции для работы с целыми числами, FMA3 (увеличил производительность при обработке чисел с плавающей запятой в 2 раза[[11]](https://ru.wikipedia.org/wiki/AVX#cite_note-techpedi_avx2-11)), загрузку распределенного в памяти вектора (gather) и прочее.