# 《VLSI 设计》SPICE 实验报告

姓名: \_\_\_\_肖 鹏\_\_\_\_

学号: <u>201808010718</u>

湖南大学信息学院软件工程系


2020年12月26日

# 目录——重点快速引导


# 实验三四种门电路 SPICE 实验

# 1. SPICE 电路结构与网表


电路结构:




(RS-Latch)



(基于RS 锁存器的D 触发器)



(基于RS 锁存器的JK 锁存器)



(T6-SRAM)


# 2. 电路仿真结果-基础部分

# 第一部分

一、**RS** 锁存器 网表:

```
.option abstol=1e-6 reltol=1e-6 post ingold
.lib 'qd018.1' TT
*Input
VA CLK 0 pulse(0 1.8 0 1m 1m 19m 40m)
VR R 0 pulse(0 1.8 19m 1m 1m 8m 20m)
VS S 0 pulse(0 1.8 3m 1m 1m 8m 20m)
*X1 A B VO AND
*AND1
Mp1 TMP_OUT_1 CLK
Mp2 TMP_OUT_1 R
                                                 PCH W=5u L=1u
                                                 PCH W=5u L=1u
Mn1 TMP_OUT_1 CLK
Mn2 vn_1 R
Mp3 V01 TMP_
                                                 NCH W=2u L=1u
                                                 NCH W=2u L=1u
                                                 PCH W=5u L=1u
                    TMP_OUT_1 1
Mn3 VO1
                    TMP_OUT_1 0
                                                 NCH W=2u L=1u
Mp4 TMP_OUT_2 CLK
Mp5 TMP_OUT_2 S
Mn4 TMP_OUT_2 CLK
Mn5 vn_2 S
Mn6 VO2
                                                 PCH W=5u L=1u
                                                 PCH W=5u L=1u
                                                 NCH W=2u L=1u
NCH W=2u L=1u
                 S 0
TMP_OUT_2 1
TMP_OUT_2 0
Mp6 V02
Mn6 V02
                                                 PCH W=5u L=1u
                                                 NCH W=2u L=1u
Mp7 vn_3
                                     1 PCH W=5u L=1u
Mp8 Q
Mn7 Q
                 NQ
                            vn_3 1 PCH W=5u L=1u
                                    0 NCH W=2u L=1u
0 NCH W=2u L=1u
Mn8 Q
*NOR2
Mp9 vn_4
                                      1 PCH W=5u L=1u
Mp10 NQ
                              vn_4 1 PCH W=5u L=1u
                   Q
VO2
Mn9 NQ
Mn10 NQ
                                      0 NCH W=2u L=1u
                                      0 NCH W=2u L=1u
.trans 1m 100m
                                                      时钟同步RS-Lacth
```


仿真波形



二、基于 RS 锁存器的 D 触发器 网表:

```
VA CLK 0 pulse(0 1.8 0 1m 1m 19m 40m)
VD D 0 pulse(0 1.8 4m 1m 1m 8m 20m)
Mp0 ND
                                   PCH W=5u L=1u
                 D 0
Mn0 ND
                                   NCH W=2u L=1u
 *AND1
Mp1 TMP_OUT_1 CLK
Mp2 TMP_OUT_1 ND
Mn1 TMP_OUT_1 CLK
                                               PCH W=5u L=1u
                                               PCH W=5u L=1u
                                               NCH W=2u L=1u
Mn2 vn_1
Mp3 VO1
                                               NCH W=2u L=1u
                                               PCH W=5u L=1u
NCH W=2u L=1u
                   TMP_OUT_1 0
Mn3 VO1
Mp4 TMP_OUT_2 CLK
Mp5 TMP_OUT_2 D
Mn4 TMP_OUT_2 CLK
Mn5 vn_2 D
Mp6 VO2 TMP
                                               PCH W=5u L=1u
                                               PCH W=5u L=1u
                                               NCH W=2u L=1u
                                               NCH W=2u L=1u
                                               PCH W=5u L=1u
                   TMP_OUT_2 1
Mn6 VO2
                  TMP_OUT_2 0
                                               NCH W=2u L=1u
                           Mp7 vn_3
Mp8 Q
Mn7 Q
                NQ
VO1
Mn8 Q
*NOR2
                NQ
                                   0 NCH W=2u L=1u
Mp9 vn_4
Mp10 NQ
                                    1 PCH W=5u L=1u
                           vn_4 1 PCH W=5u L=1u
                 Q
VO2
Mn9 NQ
Mn10 NQ
                                   0 NCH W=2u L=1u
0 NCH W=2u L=1u
                                     基于RS-Latch的D-Latch
```


仿真波形:



三、基于 RS 锁存器的 JK 锁存器 网表:

```
V1 1 0 dc=1.8
*Input
VA CLK 0 pulse(0 1.8 0 1m 1m 19m 40m)
VJ J 0 pulse(0 1.8 3m 1m 1m 8m 20m)
VK K 0 pulse(0 1.8 19m 1m 1m 8m 20m)
*3_NAND1
                     1 1 PCH W=5u L=1u
1 1 PCH W=5u L=1u
1 1 PCH W=5u L=1u
Mp1 V01 CLK
Mp2 V01 K
Mp3 V01 Q
                      VN2 0 NCH W=2u L=1u
Mn2 VN2 K
Mn3 VN1 Q
                     VN1 0 NCH W=2u L=1u
                      0 0 NCH W=2u L=1u
*3 NAND2
Mp4 V02 NQ
Mp5 V02 J
                      1 1 PCH W=5u L=1u
1 PCH W=5u L=1u
                      1 1 PCH W=5u L=1u
Mp6 VO2 CLK
                      VN4 0 NCH W=2u L=1u
Mn5 VN4 J
                      VN3 0 NCH W=2u L=1u
Mn6 VN3 CLK
                      0 0 NCH W=2u L=1u
*NAND1
Mp7 Q
Mp8 Q
                      1 1 PCH W=5u L=1u
1 PCH W=5u L=1u
           NQ
Mn7 Q VO2
Mn8 VN5 NQ
                      VN5 0 NCH W=2u L=1u
                      0 0 NCH W=2u L=1u
Mp9 NQ Q
Mp10 NQ VO1
                      1 1 PCH W=5u L=1u
1 PCH W=5u L=1u
Mn9 NQ Q
Mn10 VN6 VO1
                      VN6 0 NCH W=2u L=1u
                      0 0 NCH W=2u L=1u
                                基于RS-Lacth的JK-Lacth
```


#### 仿真波形:



第二部分

网格:


#### 仿真波形:



### 3. 电路仿真结果-探索部分

# 4. 实验结果分析

#### ①时钟同步 RS-LACTH



在 CLK 高电平时,如果 S=1 且 R=0,那么表示置位,从图可看出,锁存器中的值从一开始的未知状态下降到了低电平;


如果 S=0 且 R=1,那么表示复位,可看到复位后恢复到高电平。

此外 S=0 且 R=0 表示保持状态, S=1 且 R=1 为未定义的静止状态。

注意!!! RS 不能同时为 1 如果 RS 同时为 1, 那么根据电路图可以推导出两个输出全为 0, 有人可能会说这有什么大不了,但是接下去当 RS 同时变为 0 的时候,问题来了!!! 由于 RS 不可能同时变为 0 (电路时延不可能完全相同),那么就存在先后问题,就会给电路带来不确定性! 因为我们不知道是谁先变成 0, 就更不知道输出会变成什么样!


#### ②基于 RS-LATCH 的 D-LATCH

在 CLK 高电平时, 锁存器采集数据, 内部呈现数据线上的值; 低电平保持数据;




#### ③基于 RS-LATCH 的 JK-LATCH

当 CLK 为高电平时,J=1 且 K=0 时,表现为置位;当 J=0 且 K=1 时,表现为复位;当 J=0 且 K=0 时,为保持太;当 J=1 且 K=1 时,内部数据强制翻转;



**4T6-SRAM CELL** 



#### 【波形说明】

#### V(bl):

位线 BL 电压,是我们写入数据的"负值",也就是说,如果写入数据为 1,那么此信号为低电平;当写入数据为 0 时,此信号为高电平。这里我给的是一个  $0\sim22$ ns 为 1.8V,22ns $\sim32$ ns 下降到 0.9V,32ns $\sim42$ ns 保持 0.9V 中位电平,42ns $\sim52$ ns 下降到 0V 低电平,52ns $\sim62$ ns 保持 0V 低电平,62ns $\sim72$ ns 上升到 0.9V 中位电平,72ns $\sim82$ ns 保持 0.9V 中位电平,82ns $\sim92$ ns 上升到 1.8V 高电平,然后保持 12ns 终止。

#### V(blb):


位线 BLB 电压,是我们写入数据的"正值",也就是说,如果写入数据为 1,那么此信号为高电平;当写入数据为 0 时,此信号为低电平。这里我给的是一个 0~22ns 为 0V,22ns~32ns 上升到 0.9V,32ns~42ns 保持 0.9V 中位电平,42ns~52ns 上升到 1.8V 高电平,52ns~62ns 保持 1.8V 高电平,62ns~72ns 下降到 0.9V 中位电平,72ns~82ns 保持 0.9V 中位电平,82ns~92ns 下降到 0V 低电平,然后保持 12ns 终止。V(v1):

vl 节点电压,即存储器中的值。这里是我们的输出量。 V(wl): 字线 WL 电压,是我们的输入写信号,这里我给的是一个输入高电平为 1.8V,低电平为 0V,12ns 延时,上升延时为 1ns,下降延迟为 1ns,脉冲宽度为 6ns,周期为 20ns 的周期信号

#### 【原理分析】

下面对 T6 SRAM 存储单元的三种工作状态 standby (电路处于空闲), reading(读)与 writing (修改内容)进行分析:

#### 1) standby:




1) standby:

字线 (Word Line) 没有被选为高电平,

那么作为控制用的M5与M6两个晶体管处于断路,

把基本单元与位线隔离。

由M1 - M4组成的两个反相器继续保持其状态。




2) reading (假定存储的Q=1):

①读周期之初, BL、 $\overline{BL}$ 的电压precharge为 VDD, 逻辑上值 BL、 $\overline{BL}$  =1; 随后字线 WL充高电平, 使得 M5 - M1导通;

导致  $\overline{BL}$ 被 M5下拉、 BL保持;

②导通充/放电结束后,把 BL、 BL (均可看作电容) 接入Sense and Amplify,判断 BL、 BL哪个电压下降了。 然后将电压较高者 BL保持在 '1' 、较低者  $\overline{BL}$  discharge to '0' ;这样 BL便获取了储存的数据 '1' 。




3) writing (假定写入值 BL=0):

①写周期之初,BL、 $\overline{BL}$ 分别置为0、1;

②随后字线 WL充高电平,使得 M6与 M2导通;由于"由 BL输入驱动的晶体管"被设计为比"基本单元晶体管"<mark>更强壮</mark>;这使得位线 BL的状态可以<mark>覆盖单元交叉耦合反相器以前的状态</mark>!

③ M6导通之后, Q被覆盖为'0'; 导致 M2导通, 使得 Q被覆盖为'1'; 写入完成;

而且,为了保证在读操作时不会对储存的数据造成错误的"写",6个 mos 管的"强度"也 就是导通的阈值电压是不一样的。



在上图中, 6个 mos 管的强度应该按照下面的关系设计:

M1 > M5 > M2 (and M3 > M6 > M4).

### 5. 实验总结

#### 5.1 实验中遇到的问题与解决办法

无

#### 5.2 实验收获与不足

收获:实现了三种不同的寄存器以及 6 管 SRAM 储存单元,对于双稳态电路有了理论之上

的理解;

5.3 其它感想(欢迎吐槽)

无