

Técnicas especiales para el control lógico

Gabriel González-Rodríguez, Emmanuel Naranjo-Blanco, David Rodríguez-Camacho
gabrielgr01@estudiantec.cr naranjo760emm@estudiantec.cr davo4006@estudiantec.cr

Área académica de Ingeniería Mecatrónica
Instituto Tecnológico de Costa Rica

Resumen—Actualmente, la electrónica digital está presente en todas nuestras actividades diarias. Es así como la comprensión de los conceptos básicos es esencial para establecer una base robusta en esta área de conocimiento, especialmente para aquellos estudiantes de ingeniería. El presente informe detalla los resultados experimentales del laboratorio, realizados mediante las plataformas de Multisim y Thinkercad. De lo cual, se estudiaron las técnicas especiales para el control lógico, para así conocer los diferentes dispositivos con características lógicas especiales y sus principios de operación. De este modo, se facilitó comprender distintos conceptos importantes como Schmitt trigger, colector abierto y tercer estado, y el control básico de circuitos lógicos.

Palabras clave—Control lógico, tercer estado, salida en colector abierto, schmitt trigger.

I. INTRODUCCIÓN

Desde sus inicios, la tecnología de los circuitos integrados (CIs) ha evolucionado con rapidez desde sus inicios hasta la actualidad. La disponibilidad de cientos de tipos de CIs trae consigo múltiples ventajas, entre ellas, permiten sistemas digitales confiables en términos de precisión, reducen la energía eléctrica necesaria para cumplir con una función, facilitan el procesamiento de información; entre otros.

El presente informe involucra la combinación de las familias lógicas TTL y CMOS, donde se analizarán 5 circuitos de medición conectados de tal forma que permita comprender los principios del Schmitt Trigger, de la salida en colector abierto, y de la lógica de tercer estado. Para esto, se realizaron mediciones en Multisim y Thinkercad. A continuación, se presentarán los conceptos relevantes de la práctica y en las siguientes secciones se mostrarán tablas, gráficas y figuras que facilitan el análisis del tema en cuestión.

En primer lugar, El schmitt trigger es un circuito especial que usa retroalimentación interna para cambiar el umbral de conmutación dependiendo de si la entrada que está cambiando es de bajo a alto, o de alto a bajo. Su principal ventaja consiste en su capacidad de limpiar señales ruidosas mientras mantienen una alta tasa de flujo de datos. Además, los dispositivos de disparo Schmitt tienen aplicaciones en acondicionamiento de señales para eliminar el ruido de las señales usadas en circuitos digitales, tienen gran inmunidad de ruido cuando se trata de señales que contienen reflexiones de la línea de transmisión, también pueden transformar ondas analógicas en señales digitales ON-OFF con transiciones de borde rápidas [1].

Su distintiva forma de operar se debe a la histéresis que presentan; es decir, el circuito se activa a diferentes voltajes para cambiar la salida de un estado a otro, cuando la entrada

está debajo del umbral inferior la salida va a ser baja, pero si la entrada está entre los dos niveles o sobre el umbral superior la salida conserva su valor [2].

En segundo lugar, el tercer estado consiste en un control lógico también conocido como estado de alta impedancia. Este consiste en un estado distinto al alto (1) y al bajo (0) y que no se considera una salida lógica. Cuando este tercer estado está activado la salida se comporta a como si no estuviera conectada al circuito (un abierto) y cuando sí está activa sí deja pasar la señal (un corto) [3].

Una función de este tercer estado es con los buffers, que se utilizan para controlar el estado de una señal lógica. Como generalmente los dispositivos de tres estados se diseñan de forma en que el retardo de habilitación sea más largo que el de desactivación, esto permite garantizar que un dispositivo que entra en este estado (Hi-Z) no va a recibir datos de algún otro que se activó (desactivó el estado de alta impedancia, dejando así pasar los datos) al mismo tiempo [1]. Los dispositivos de tres estados por lo general poseen una entrada extra específicamente para controlar el estado de alta impedancia.

Por último, el colector abierto es un tipo de compuerta lógica cuya salida es abierta o sin resistencia en el colector del transistor de salida. Este tipo de compuerta sirve para fijar valores altos y bajos de tensión según las necesidades haciendo posible el acoplamiento entre dos compuertas diferentes y también garantiza la salida de corriente necesaria para conectar varias compuertas lógicas. Estas tienen aplicación en la construcción de sistemas de bus común, para realizar lógica alambrada o para impulsar una lámpara o relevador [4]. Cabe destacar que esto es para el caso del grupo TTL, cuando se trata de la familia CMOS, el remover el transistor de puesta en alto lo convierte en una salida de drenador abierto.

Este tipo de conexiones requiere el uso de una resistencia externa conectada con la alimentación, conocida como resistencia de pull up. Su función consiste en asegurar un estado en alto para una señal de forma correcta. Usualmente, es utilizada junto a componentes como interruptores, donde en ocasiones, el circuito queda flotando y habría un voltaje indeterminado. En otras palabras, la resistencia de pull up permite que la salida lógica indique un 1 lógico [1].

Cuando se trata de una conexión de las salidas de múltiples compuertas de colector abierto, se está trabajando con el concepto de lógica alambrada. Este concepto se relaciona cuando las entradas de varias compuertas de drenaje abierto están unidas con una sola resistencia pull up, se realiza la lógica cableada o alambrada. Es decir, algunas funciones lógicas se pueden implementar conectando directamente las

salidas de una o más puertas lógicas, por ejemplo, una AND alambrada. La realización de esta conexión depende de las características eléctricas de las compuertas involucradas [1].

II. OBJETIVOS

A continuación, se presentan los objetivos de la práctica.

- Comprender el principio de operación de los circuitos para control lógico.
- Conocer los diferentes dispositivos con características lógicas especiales.
- Comprender el concepto de Schmitt trigger, colector abierto y tercer estado.

III. SCHMITT TRIGGER

III-A. Circuitos de medición y resultados experimentales




Figura 1. Diagrama del circuito de medición Schmitt Trigger.




Figura 2. Circuito de medición Schmitt Trigger.

III-B. Análisis

En la figura 2, llamada “Circuito de medición Schmitt Trigger” se puede observar como una onda senoidal entra al circuito y este devuelve una onda cuadrada; eso es lo que hace un *Schmitt Trigger*, agarrar una señal y convertirla en una señal cuadrada o recibir diferentes datos de entrada y devolver siempre valores consistentes.

Estos valores en el resultado se obtienen porque el disparador tiene un umbral inferior y uno superior, entonces si la señal está entre esos dos o sobre el umbral superior el circuito va a tener una salida alta, y si la señal está por debajo del umbral inferior el circuito va a tener una salida baja. Esta característica especial de este tipo de circuito lo hace muy resistente al ruido.

IV. SALIDA EN COLECTOR ABIERTO

IV-A. Circuitos de medición y resultados experimentales




Figura 3. Diagrama del circuito de medición con salida en Colector Abierto (1 entrada).




Figura 4. Circuito de medición con salida en Colector Abierto (1 entrada).

Tabla I
RESULTADOS OBTENIDOS PARA LAS TENSIONES DE F1 Y L1 CON LA TERMINAL C CONECTADA A +5V.

	F1($\pm 0,01$)V	L1 (estado)
A = 0	5.00	Apagado
A = 1	382m	Encendido

IV-B. Análisis

En la tabla I, llamada “RESULTADOS OBTENIDOS PARA LAS TENSIONES DE F1 Y L1 CON LA TERMINAL C CONECTADA A +5V”, se puede observar qué se obtiene el comportamiento de un inversor, cuando se le da un 0 lógico devuelve un voltaje correspondiente a un 1 lógico y viceversa,

Tabla II
RESULTADOS OBTENIDOS PARA LAS TENSIONES DE F1 Y L1 CON
ELIMINADO EL PUENTE ENTRE F1 Y R1.

	F1($\pm 0,01$)V	L1 (estado)
A = 0	5.00	Apagado
A = 1	183m	Encendido




Figura 5. Diagrama del circuito de medición con salida en Colector Abierto (2 entradas).




Figura 6. Circuito de medición con salida en Colector Abierto (2 entradas).

Tabla III
COMPORTAMIENTO DEL CIRCUITO COLECTOR ABIERTO CON DOS
ENTRADAS.

A	B	F3($\pm 0,01$)V	L1 (estado)
0	0	0	0
0	1	4.95	1
1	0	4.95	1
1	1	4.97	1

pero el estado del bombillo es al mismo al de la entrada, si A es 0 el bombillo está apagado y con A = 1 el bombillo está encendido.

Esto se da porque al principio del circuito tenemos una puerta de tipo NOT entonces esta va a invertir la entrada, si la salida de esta puerta ofrece un voltaje bajo (cero lógico) esto va a “cerrar el interruptor del transistor” haciendo que el voltaje en C pueda pasar y encender el bombillo pero cuando el voltaje que devuelve la compuerta NOT es alto esto va a dejar el interruptor abierto y el voltaje de C no va a poder encender el bombillo. De esta manera simulando dos compuertas NOT conectadas en serie, una invierte el resultado de la otra y así obteniendo la misma salida que entrada. Se obtuvo el mismo resultado en la tabla II.

Para la tercera tabla, llamada “COMPORTAMIENTO DEL CIRCUITO COLECTOR ABIERTO CON DOS ENTRADAS.”, aquí podemos ver que el circuito se está comportando como una compuerta OR (solo devuelve un 1 cuando alguna de las entradas o ambas es 1), cuando ambas son 0 la tensión en la base es de 5V, la cuál lleva al transistor a comportarse como un circuito abierto, pero cuando hay algún 0 en las entradas esa tensión es menor y sí va a poder hacer que el transistor deje pasar una corriente entre emisor y colector, encendiendo el bombillo

V. TERCER ESTADO

V-A. Circuitos de medición y resultados experimentales

En la figura 7 se muestra el diagrama del circuito a utilizar para medir el comportamiento de una compuerta básica con tercer estado. Asimismo en el figura 8 se muestra el circuito construido en el simulador.




Figura 7. Diagrama del circuito de medición con un búffer triestado.

En la tabla IV se pueden observar los resultados obtenidos para el circuito anterior (figura 8).

Tabla IV
COMPORTAMIENTO DE UNA COMPUERTA BÁSICA CON TERCER ESTADO
(BÚFFER TRIESTADO).

INPUT		OUTPUT
E1	A	F1(± 1)V
0	0	0
0	1	0
1	0	0
1	1	5

En la figura 9 se muestra el diagrama del circuito a utilizar para medir el comportamiento de un circuito con control de




Figura 8. Circuito de medición con control de tercer estado (un búfer triestado).

tercer estado. Asimismo en el figura 10 se muestra el circuito construido en el simulador.




Figura 9. Diagrama del circuito de medición con dos búferes triestado.

En la tabla V se pueden observar los resultados obtenidos para la tensión en R1 del circuito anterior (figura 10).

Tabla V
COMPORTAMIENTO DEL CIRCUITO CON CONTROL DE TERCER ESTADO
(DOS BÚFERES TRIESTADO).

$E1 = E2 = 1$		$Tension(\pm 0,001)V$
B	A	VR1
0	0	0
0	1	1.775
1	0	-1.775
1	1	4.563p

Además de lo anterior, se obtuvo que ,para cuando $E1 \neq E2$ y $A \neq B$, la caída de tensión en R1 fue de $735,007(\pm 0,001)nV$.




Figura 10. Circuito de medición con control de tercer estado (dos búferes triestado).

V-B. Análisis

De los resultados de la tabla IV se puede observar el comportamiento de alta impedancia de la compuerta triestado. Sin importar el valor de la entrada A, cuando la patilla E1 estaba en estado de alta impedancia (valor de 0) la salida siempre dio 0V, mismo comportamiento que se hubiera dado si la compuerta hubiera estado desconectada (o en circuito abierto). Para cuando la patilla E1 estaba encendida (valor de 1) la salida se comportaba igual que la entrada A, por lo que el efecto del tercer estado sería como tener un cortocircuito.

De los resultados de la tabla V se obtuvo que para cuando A y B poseen entradas distintas entre sí se crea un flujo de corriente ya que en R1 se genera una diferencia de potencial, cuya polaridad depende de cuál sea la entrada encendida y cuál la apagada. Para cuando A y B poseen el mismo estado la tensión en R1 va a ser aproximadamente 0 ya que no hay forma en que se genere una diferencia de potencial considerable.

La tensión de $735,007(\pm 0,001)nV$ obtenida para cuando $E1 \neq E2$ y $A \neq B$ se debe a que, a pesar de que la compuerta esté en el estado de alta impedancia, siempre puede existir una corriente de fuga muy pequeña que puede fluir hacia afuera o hacia adentro de la terminal de salida [1]. En este caso al estar en el rango de los nanoVoltios es prácticamente despreciable y se puede interpretar como un 0 lógico.

VI. CONCLUSIONES

A partir de este presente trabajo, se logró concluir que:

- El disparador Schmitt es un circuito muy robusto contra el ruido, porque cualquier desviación no deseada en la

señal la va a tomar con respecto solo a dos parámetros, entonces solo puede haber dos resultados diferentes.

- Los transistores son útiles para modelar compuertas lógicas gracias a su función como interruptores, la cual solo permite dos estados y al combinar varios transistores se pueden modelar las diferentes compuertas lógicas.
- Se verificó experimentalmente el comportamiento de alta impedancia del tercer estado.

REFERENCIAS

- [1] Wakerly, J. F. (2001). *Diseño digital*. (3a. ed.). Pearson educación.
- [2] Descubre Arduino. (2014). *Schmitt Trigger: ¿Qué es y cómo funciona?* shorturl.at/jAEOW
- [3] Tocci, R. J., Widmer, N. S. & Moss, G. L. (2007). *Sistemas digitales: principios y aplicaciones*. (10a. ed.). Pearson Educación.
- [4] Ingeniería Mecafenix. (2017). *Compuertas lógicas de colector abierto*. shorturl.at/nAIKL