

컴퓨터 공학 기초 설계 및 실험1

예비 보고서

실험제목: Latch & flip flop

실험일자: 2023년 03월 31일 (금)

제출일자: 2023년 03월 28일 (화)

학 과: 컴퓨터정보공학부

담당교수: 신동화 교수님

실습분반: 03

학 번: 2022202065

성 명: 박나림

예비보고서

1. 제목 및 목적

A. 제목

Latch & flip flop

B. 목적

기억소자 기능을 하는 Latch에 대해 알아본다. 여러 Latch의 기능을 이해하고 동작 원리를 이해할 수 있도록 한다. 또한 flip flop의 기능도 이해하여 같이 원리와 특성을 이해하도록 한다.

2. 원리(배경지식)

A. Latch

회로에 신호가 흐르다가 끊어지게 되면 해당 신호를 잃어버리게 되는데, 그 신호를 계속 유지해주는 것이 Latch이다. 따라서 순차회로에서 한 비트의 정보를 저장하는 회로이며, 쌍안전회로로써 클럭 입력을 갖지 않는 2진 기억소자이다. 기억과 귀환 요소가 있는 점은 Flip flop과 유사하지만 클럭 입력이 없어 비동기식 순서논리회로라는 것에 차이점이 있다.

1) SR(RS) NOR Latch

S(set), R(Reset)을 의미하며 각각 입력과 출력을 두 개씩 가진다. 두 개의 출력은 서로 보수 값을 취한 상보적인 관계를 이루며 NOR, NAND 게이트를 이용해 구성할 수 있다.

NOR 게이트 특성상 두 입력 값이 모두 0일 때 1이 나온다. 즉 하나의 입력 값이 0일 경우 다른 입력 값에 따라 출력 값이 결정된다. 따라서 S=0, R=1일 때(Reset) 또는 S=1, R=0일 때(Set) 출력 값이 변화하고, 둘 다 0일 때 이전 상태를 유지하게 되며, 둘 다 1인 경우는 사용할 수 없다.

S	R	Q
0	0	유지
0	1	0
1	0	1
1	1	X

2) SR NAND Latch

NAND 게이트로 이루어진 Latch는 NOR과 비슷하게 작동하지만 반대로 출력이 되어야 하므로 결과는 오른쪽 표처럼 된다. 마찬가지로 S=0, R=1일 때와 S=1, R=0일 때 출력 값이 변화하고, 반대로 둘 다 1일 때가 이전 상태를 유지하며 둘 다 0인 경우는 사용할 수 없다.

S	R	Q
0	0	X
0	1	1
1	0	0
1	1	유지

3) D-Latch

2개의 입력(D, Enable)만을 갖는 Latch로써, 0과 1로 이루어진 데이터 비트를 저장하는 경우에 유용한 것이다.

D(disable)는 데이터 비트를 저장하며 Enable은 D의 입력으로부터 새로운 1비트를 읽어 데이터 비트를 전달하는 역할을 한다. 따라서 Enable이 1일 때만 입력과 출력 값이 같게 된다.

Enable	D	Q
0	X	유지
1	0	0
1	1	1

B. Flip flop

기본적으로 Latch와 비슷하지만 클럭 입력에 따라 동작하는 장치라는 점이 다르다. 클럭 신호가 변하는 순간 동작에 반영된다는 것이다. 이러한 클럭 신호는 수정 발진기 등을 이용하여 생성하며, 입력이 바로 반영되어 비교적 논리회로가 간단한 Latch에 비해 flip flop은 복잡한 회로일수록 전용 클럭 배선이 필요할 수 있다.

1) JK Flip flop

SR Latch에서 사용 불가인 입력들을 토글(상태반전)로 바꾸어서 동작이 가능하도록 만들어진 것으로, 나머지 입력 값에서는 출력이 동일하지만 사용 불가 입력 값이 될 때 출력이 반전된다.

J	K	Q
0	0	유지
0	1	0
1	0	1
1	1	

2) T Flip flop

입력값 T=1일 때 출력값은 반대가 되고, T=0일 때 상태를 유지시킨다. JK flip flop의 입력값에 같은 값을 넣어주는 형태이다. T=1 상태가 계속 유지될 경우 클럭 신호의 주기는 2배가 되며 주파수는 1/2가 된다.

T	Q
0	유지
1	0

3) D Flip flop

입력 값 D(data, delay)가 클럭의 신호에 따라 출력 값에 반영된다. 클럭 신호

가 상승(0에서 1로)할 때, 0인 시점에서는 그 전의 D Latch의 입력 값이 출력 값에 복사되어 후의 D Latch의 입력 값으로 복사된다. 1이 되는 시점에 전의 D Latch의 입력 값이 출력 값으로 복사된다. 즉 클럭 신호가 상승 할 때에만 입력 값 그대로 출력 값에 반영되며 그 외 경우에는 상태를 유지하게 된다.

D	C	Q
0	↑	0
1	↑	1
	X	유지

3. 참고문헌

Latch / <https://url.kr/smhbfe>

D Latch / <https://url.kr/rfxnsh>

Flip flop / <https://url.kr/lmcokz>

David Money Harris and Sarah L. Harris / Digital Design and Computer Architecture / Elsevier / 2007