

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ

ΣΗΜΜΥ

Ψηφιακά Συστήματα VLSI

Ακαδημαϊκό έτος 2020-21

<u>3^η Εργαστηριακή Άσκηση</u>

Υλοποίηση FIR Φίλτρου

Αιμιλία Σιόκουρου – 03117703

Νάταλυ Πεγειώτη – 03117707

*Όλοι οι κώδικες της VHDL παρατίθενται σε ξεχωριστά αρχεία

Στη γενική περίπτωση, η σχέση εισόδου - εξόδου ενός FIR φίλτρου είναι η ακόλουθη:

$$y[n] = \sum_{k=0}^{M} h[k] x[n-k] = h[0] x[n] + h[1] x[n-1] + \dots + h[M] x[n-M]$$

όπου

- Μ είναι η τάξη του φίλτρου
- y[n] είναι η έξοδος του φίλτρου τη διακριτή χρονική στιγμή n
- h[k] είναι ο k-οστός συντελεστής του φίλτρου, με k = 0, 1, 2, ..., M
- x[n] είναι η τιμή του σήματος εισόδου τη διακριτή χρονική στιγμή n

Το μήκος L της εξόδου y, έχει υπολογιστεί για όλες τις περιπτώσεις στα 19 bits, ως εξής:

Στη χειρότερη περίπτωση πολλαπλασιάζονται οι 8-bit (11111111) $_2$ = (FF) $_{16}$ Επομένως προκύπτει ένας 16-bit αριθμός FF*FF = (FE01) $_{16}$ = (1111111000000001) $_2$

Στην χειρότερη περίπτωση γίνεται η πρόσθεση του πιο πάνω αριθμού 8 φορές. Επομένως η τελική έξοδος είναι $8*FE01 = (7F008)_{16} = (1111111000000001000)_2$, δηλαδή 19 bits.

Ζητούμενο 1: Για την πρώτη αρχιτεκτονική θα πρέπει σχεδιάσετε ένα σύστημα που να υλοποιεί το δομικό διάγραμμα του Σχήματος 1. Η συγκεκριμένη αρχιτεκτονική χρησιμοποιεί μια Multiply-Accumulate (MAC) μονάδα για τη υλοποίηση των πολλαπλασιασμών και των αθροίσεων. Η υλοποίηση να γίνει για N=8 bits εύρος δεδομένων x και M=8 συντελεστές.

Οι **Sources κώδικες** του φίλτρου **FIR**, των μονάδων **MAC**, **ROM**, **RAM** και **Control Unit**, καθώς και το αντίστοιχο **Testbench** παρατίθενται σε αρχεία VHDL στον φάκελο "1".

Η αντίστοιχη προσομοίωση (simulation) φαίνεται πιο κάτω:



Παραθέτουμε δύο στιγμιότυπα από την προσομοίωση για την καλύτερη επεξήγησή της.

Για την απόδειξη της ορθότητας της υλοποίησης μπορούμε να δούμε μερικά από τα αποτελέσματα της προσομοίωσης:


- 1) Στο 1° στιγμιότυπο παρατηρούμε ότι η πρώτη valid τιμή που δέχεται το φίλτρο είναι το 3, τιμή η οποία προκύπτει στην έξοδό του μετά από 9 κύκλους και είναι ορθή καθώς y[0] = h[0]*x[0] = 1*3 = 3.
 - Παρατηρούμε ότι το valid out γίνεται 1 για την έξοδο του αποτελέσματος.
- Σε 8 κύκλους μετά από την πρώτη είσοδο, παρατηρούμε ότι η τιμή που δέχεται το φίλτρο δεν είναι valid, επομένως το φίλτρο δέχεται την αμέσως επόμενη valid τιμή που είναι το 23.
 - Η είσοδος αυτή φαίνεται και στο 2° στιγμιότυπο.
 - Έπειτα από 9 κύκλους το valid_out γίνεται 1 και προκύπτει η ορθή έξοδος του φίλτρου y[1] = h[0]*x[1] + h[1]*x[0] = 1*23 + 2*3 = 23 + 6 = 29.
- 3) Ομοίως, έπειτα από 8 κύκλους, η αμέσως επόμενη valid_in τιμή είναι το 43 και εισάγεται στο φίλτρο.
 - Έπειτα από 9 κύκλους το valid_out γίνεται 1 και προκύπτει η ορθή έξοδος του φίλτρου y[1] = h[0]*x[2] + h[1]*x[1] + h[2]*x[0] = 1*43 + 2*23 + 3*3 = 43 + 46 + 9 = 98.

Με παρόμοιο τρόπο προκύπτουν και τα υπόλοιπα αποτελέσματα.

Στην προσομοίωση παρατηρούμε την προσθήκη μιας επιπλέον μεταβλητής – πίνακα xn[7:0], 8 θέσεων, όπου παρατηρούμε τις valid εισόδους του φίλτρου. Η προσθήκη αυτή είναι καθαρά για την ευκολία των υπολογισμών μας καθώς παρατηρούμε την προσομοίωση.


Critical Path

Κρίσιμο είναι το μονοπάτι με την μεγαλύτερη συνολικη καθυστέρηση, δηλαδή max{Total Delay}, όπου στην περίπτωση αυτή είναι το Path 1.



Κατανάλωση πόρων του FPGA


Δεξιά παρατηρούμε τους πόρους του FPGA που χρησιμοποιούνται.



Ζητούμενο 2: Στην δεύτερη αρχιτεκτονική ζητείται (α) να "ξεδιπλώσετε" το φίλτρο που υλοποιείσατε προηγουμένως και (β) να το μετατρέψετε σε πλήρως pipeline. Στο Σχήμα 2 δίνεται μια προτεινόμενη αρχιτεκτονική για ένα 4-tap FIR φίλτρο στην οποία μπορεί να βασιστεί η σχεδίαση σας. Η συγκεκριμένη αρχιτεκτονική χρησιμοποιεί πολλαπλές μονάδες πολλαπλασιαστών και αθροιστών. Η υλοποίηση να γίνει για N=8 bits εύρος δεδομένων x και M=8 συντελεστές.

O source κώδικας του ερωτήματος και το αντίστοιχο testbench βρίσκονται σε αρχεία VHDL στον φάκελο "2".

Η προσομοίωση (**simulation**) του κυκλώματος φαίνεται πιο κάτω:




Παρατηρούμε ότι σε αυτή την περίπτωση το φίλτρο δέχεται νέα είσοδο x σε κάθε κύκλο ρολογιού εφόσον το valid_in ισούται με 1. Έπειτα από κάποια αρχική καθυστέρηση T_{latency} προκύπτει έξοδος σε κάθε κύκλο ρολογιού.

Για την απόδειξη της ορθότητας της υλοποίησης μπορούμε να δούμε μερικά από τα αποτελέσματα της προσομοίωσης:

- Στον 1° κύκλο ρολογιού πραγματοποιείται το reset.
- 2) Στον 2° κύκλο και όταν το valid_in γίνει 1, το φίλτρο δέχεται την πρώτη είσοδο, x=1. Έπειτα από 3 κύκλους (αρχικό $T_{latency}$) παρατηρούμε να προκύπτει η πρώτη έξοδος y[0] και το valid_out να γίνεται 1.
 - H έξοδος είναι ορθή αφού y[0] = h[0]*x[0] = 1*1 = 1.
- 3) Στον 3° κύκλο και όταν το valid_in γίνει 1, το φίλτρο δέχεται την δεύτερη είσοδο, x=2. Παρατηρούμε ότι η έξοδος (λόγω του pipeline) δεν έχει πλέον καθυστέρηση, αλλά προκύπτει στον επόμενο κύκλο από την 1° έξοδο.
 - Η τιμή της εξόδου είναι ορθή αφού y[1] = h[0]*x[1] + h[1]*x[0] = 1*2 + 2*1 = 2+2 = 4.
- 4) Στον 4° κύκλο το φίλτρο δέχεται είσοδο x=3. Η τιμή της εξόδου είναι ορθή αφού y[2] = h[0]*x[2] + h[1]*x[1] + h[2]*x[0] = 1*3 + 2*3 + 3*1 = 3 + 4 + 3 = 10.

Παρατηρούμε ότι σε κάθε επόμενο κύκλο ρολογιού προκύπτει η ορθή έξοδος. Όταν το reset γίνει 1, όλα μηδενίζονται και το φίλτρο ξεκινά από την αρχή με νέα είσοδο. Μετά από κάποιο αρχικό Τ_{latency} προκύπτει ξανά σε κάθε κύκλο η αναμενόμενη έξοδος.


Critical Path



Το Path 1 είναι το κρίσιμο μονοπάτι.

Κατανάλωση πόρων του FPGA

Πιο κάτω παρατηρούμε τους πόρους του FPGA που χρησιμοποιούνται.



Ζητούμενο 3: Στην τρίτη αρχιτεκτονική ζητείται να μετατρέψετε το φίλτρο που υλοποιήσατε στο Ζητούμενο 2 σε παράλληλο. Συγκεκριμένα, θα πρέπει να σχεδιάσετε ένα φίλτρο το οποίο μπορεί να δεχτεί δύο δεδομένα εισόδου παράλληλα και να παράξει τα αντίστοιχα αποτελέσματα συγχρόνως. Η υλοποίηση να γίνει για N=8 bits εύρος δεδομένων x και M=8 συντελεστές.

Η μετατροπή ενός FIR φίλτρου (π.χ. 4-tap) σε παράλληλο με βαθμό παραλληλίας 2 γίνεται ως εξής:

- Η αρχική εξίσωση του φίλτρου είναι: y[n] = x[n]*h[0] + x[n-1]*h[1] + x[n-2]*h[2] + x[n-3]*h[3]
- Αφού θέλουμε να επεξεργαζόμαστε 2 σήματα εισόδου παράλληλα, αντικαθιστώντας στην αρχική εξίσωση το η με 2k και 2k+1, έχουμε:


$$y[2k] = x[2k]*h[0] + x[2k-1]*h[1] + x[2k-2]*h[2] + x[2k-3]*h[3]$$

 $y[2k+1] = x[2k+1]*h[0] + x[2k+1-1]*h[1] + x[2k+1-2]*h[2] + x[2k+1-3]*h[3]$

Οι δύο αυτές εξισώσεις δίνουν τα αποτελέσματα για την επεξεργασία των δύο εισόδων παράλληλα.

O **source κώδικας** του ερωτήματος και το αντίστοιχο **testbench** βρίσκονται σε αρχεία VHDL στον φάκελο "3".

Η προσομοίωση (simulation) του κυκλώματος φαίνεται πιο κάτω:



Παρατηρούμε ότι σε αυτή την περίπτωση το φίλτρο δέχεται δύο νέες εισόδους x0, x1 σε κάθε κύκλο ρολογιού εφόσον το valid_in ισούται με 1. Έπειτα από κάποια αρχική καθυστέρηση T_{latency} προκύπτουν δύο εξόδοι σε κάθε κύκλο ρολογιού.

Για την απόδειξη της ορθότητας της υλοποίησης μπορούμε να δούμε μερικά από τα αποτελέσματα της προσομοίωσης:

- 1) Στον 1° κύκλο ρολογιού πραγματοποιείται το reset.
- 2) Στον 2° κύκλο και όταν το valid_in γίνει 1, το φίλτρο δέχεται την πρώτη και δεύτερη είσοδο, x0 = 2 και x1 = 3.

Έπειτα από 3 κύκλους (αρχικό $T_{latency}$) παρατηρούμε να προκύπτει η πρώτη y[0] και δεύτερη y[1] έξοδος, ενώ το valid_out yίνεται 1.

Η έξοδος είναι ορθή αφού
$$y[0] = h[0]*x[0] = 1*2 = 2$$
 και $y[1] = h[0]*x[1] + h[1]*x[0] = 1*3 + 2*2 = 3 + 4 = 7$

3) Στον 3° κύκλο και όταν το valid_in γίνει 1, το φίλτρο δέχεται την τρίτη και τέταρτη είσοδο, x0 = 4 και x1 = 5.

Παρατηρούμε ότι η έξοδος (λόγω του pipeline) δεν έχει πλέον καθυστέρηση, αλλά

προκύπτει στον επόμενο κύκλο από την 1η έξοδο.

Η τιμή της εξόδου είναι ορθή αφού

$$y[2] = h[0]*x[2]+h[1]*x[1]+h[2]*x[0] = 1*4 + 2*3 + 3*2 = 4 + 6 + 6 = 16 \kappa\alpha\iota$$

$$y[3] = h[0]*x[3]+h[1]*x[2]+h[2]*x[1]+h[3]*x[0] = 1*5 + 2*4 + 3*3 + 4*2 = 5 + 8 + 9 + 8 = 30$$

4) Στον 4° κύκλο και όταν το valid_in γίνει 1, το φίλτρο δέχεται την πέμπτη και έκτη είσοδο, x0 = 6 και x1 = 7.

Η τιμή της εξόδου είναι ορθή αφού

$$y[4] = h[0]*x[4]+h[1]*x[3]+h[2]*x[2]+h[3]*x[1]+h[4]*x[0]$$

$$= 1*6+2*5+3*4+4*3+5*2=50 \text{ } \kappa\alpha\iota$$

$$y[5] = h[0]*x[5]+h[1]*x[4]+h[2]*x[3]+h[3]*x[2]+h[4]*x[1]+h[5]*x[0]$$

$$y[5] = n[0]*x[5]+n[1]*x[4]+n[2]*x[3]+n[3]*x[2]+n[4]*x[1]+n[5]*x[0]$$

= 1*7 + 2*6 + 3*5 + 4*4 + 5*3 + 6*2 = 7 + 12 + 15 + 16 + 15 + 12 = 77

Παρατηρούμε ότι σε κάθε επόμενο κύκλο ρολογιού προκύπτει η ορθή έξοδος. Όταν το reset γίνει 1, όλα μηδενίζονται και το φίλτρο ξεκινά από την αρχή με νέα είσοδο. Μετά από κάποιο αρχικό Τ_{latency} προκύπτει ξανά σε κάθε κύκλο η αναμενόμενη έξοδος.

Critical Path

Name	Slack ^1	Levels	Routes	High Fanout	From	То	Total Delay	Logic Delay	Net Delay
→ Path 1	∞	11	11	9	product0_reg[3][3]/C	output0_reg[13]/D	6.104	3.273	2.831
→ Path 2	∞	11	11	8	product1_reg[3][3]/C	output1_reg[13]/D	6.101	3.273	2.828
4 Path 3	∞	11	11	9	product0_reg[3][3]/C	output0_reg[14]/D	6.006	3.175	2.831
→ Path 4	∞	11	11	8	product1_reg[3][3]/C	output1_reg[14]/D	6.003	3.175	2.828
→ Path 5	∞	11	11	9	product0_reg[3][3]/C	output0_reg[12]/D	5.991	3.160	2.831
→ Path 6	∞	10	10	9	product0_reg[3][3]/C	output0_reg[9]/D	5.990	3.159	2.831
→ Path 7	∞	11	11	8	product1_reg[3][3]/C	output1_reg[12]/D	5.988	3.160	2.828
→ Path 8	∞	10	10	8	product1_reg[3][3]/C	output1_reg[9]/D	5.987	3.159	2.828
→ Path 9	∞	10	10	9	product0_reg[3][3]/C	output0_reg[11]/D	5.971	3.140	2.831
4 Path 10	∞	10	10	8	product1_reg[3][3]/C	output1_reg[11]/D	5.968	3.140	2.828

Το Path 1 είναι το κρίσιμο μονοπάτι.

Κατανάλωση πόρων του FPGA

Δεξιά παρατηρούμε τους πόρους του FPGA που χρησιμοποιούνται.

Itilization	Post-Synthesis Post-Implementation							
Graph Table								
Resource	Utilization	Available	Utilization %					
LUT	187	17600	1.06					
FF	230	35200	0.65					
10	58	100	58.00					
BUFG	1	32	3.13					

Να καταγράψετε και να συγκρίνετε τους πόρους (resources) που χρησιμοποιήθηκαν για την υλοποίηση του κάθε φίλτρου καθώς και τη συχνότητα λειτουργίας του FPGA ελέγχοντας το κρίσιμο μονοπάτι.

Παρατηρούμε ότι στις δύο πρώτες υλοποιήσεις οι πόροι που χρησιμοποιούνται είναι στα ίδια επίπεδα, ενώ στην τελευταία υλοποίηση του φίλτρου οι πόροι είναι αρκετοί περισσότεροι, καθώς υπολογίζονται διπλά αποτελέσματα σε κάθε κύκλο ρολογιού. Το κρίσιμο μονοπάτι με τη μεγαλύτερη καθυστέρηση προκύπτει από την παράλληλη υλοποίηση του φίλτρου.