

# **ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ** ΣΗΜΜΥ

Ψηφιακά Συστήματα VLSI

Ακαδημαϊκό έτος 2020-21

<u>4η Εργαστηριακή Άσκηση</u>


Υλοποίηση Debayering Φίλτρου σε FPGA

Αιμιλία Σιόκουρου – 03117703

Νάταλυ Πεγειώτη – 03117707

\*Όλοι οι κώδικες της VHDL παρατίθενται σε ξεχωριστά αρχεία

### Ακολουθεί το *δομικό διάγραμμα* του Debayering Φίλτρου




### Βασικές Δομές του Κυκλώματος

**Control Unit:** όταν δοθεί το σήμα new\_image='1' και παράλληλα το pixel που δίνεται είναι valid ξεκινάει η μέτρηση των valid\_in pixels σε κάθε γραμμή καθώς και η μέτρηση των γραμμών της εικόνας. Έχοντας ορίσει ως generic το N που αντιπροσωπεύει το μήκος της κάθε γραμμής καθώς και το πλήθος των γραμμών, το valid\_in\_counter αυξάνεται για κάθε valid pixel που δίνεται ενώ το line\_counter αυξάνεται όταν το valid\_in\_counter γίνει ίσο με N, και τότε το valid\_in\_counter αρχικοποιείται πάλι στο 1. Δηλαδή για παραδειγμα έχει γεμίσει τα N στοιχεία της 1ης γραμμής και ξεκινάει την καταγραφή της δέυτερης και ούτω καθεξής.

Serial\_to\_parallel: περιλαμβάνονται οι 3 fifo καθώς και τα 9 d-flip-flops όπως φαίνεται και στο πιο πάνω σχημα. Συγκεκριμένα, όταν δοθεί new\_image='1' ενεργοποιείται η εγγραφή στην 1η fifo (σχηματικά η πιο κάτω) και δίνεται το 1ο pixel. Δίνονται νεα pixel σε κάθε κύκλο ρολογιού. Όταν γεμίσει η πρώτη fifo (δηλαδη valid\_count>N) ξεκινάει η ανάγνωση των pixel και η τοποθέτηση τους στα d-flip-flop όπως φαίνεται στο παραπάνω σχήμα. Σε κάθε κυκλο ρολογιού απο εδώ και στο εξής πέρα απο το να εγγράφονται και να διαβάζονται pixel γίνεται και μία αριστερή ολίσθηση στα dff. Μετά απο 2\*N+2+3 κύκλους ρολογιού απο την στιγμή που έγινε το new\_image='1' (2\*N: για να έχουν γεμίσει οι πρώτες 2 fifo, 2: ώστε να έχει ολισθήσει το 1ο pixel στην μεσαία θέση της 2ης σειράς dff και 3: καθυστέρηση έτσι ώστε τα αποτελέσματα απο κάθε fifo να βγαίνουν ταυτόχρονα), βγαίνουν στην έξοδο οι τιμές που βρίσκονται σε κάθε dff για να τις λάβει η μονάδα calculations.


Calculations: λαμβάνει σαν εισόδους τις εξόδους των δύο προηγούμενων μοναδων (valid\_count, line\_count, flag και τα 9 dff) και ανάλογα με τη τιμή των valid\_count, line\_count και flag υπολογίζει τον μέσο όρο των RGB για κάθε Pixel όπως μας δίνεται στην εκφώνηση. (Αν το κελί είναι πράσινο (περ. i, ii), η κόκκινη (μπλε) χρωματική του συνιστώσα υπολογίζεται ως ο μέσος όρος των δύο κόκκινων (μπλε) γειτονικών pixels. Αν αυτό είναι κόκκινο (περ. iii), η πράσινη (μπλε) χρωματική του συνιστώσα υπολογίζεται ως ο μέσος όρος των τεσσάρων πράσινων (μπλε) γειτονικών pixels. Αν αυτό είναι μπλε (περ. iv), η πράσινη (κόκκινη) χρωματική του συνιστώσα υπολογίζεται ως ο μέσος όρος των τεσσάρων πράσινων (κόκκινων) γειτονικών pixels. Στις γωνίες και στις ακριανές στήλες και γραμμές γίνεται padding με 0.

### Ακολουθεί το *διάγραμμα μηχανής πεπερασμένων καταστάσεων* του Debayering Φίλτρου




## Κατανάλωση Πόρων του FPGA

Υπολογίστηκαν οι πόροι του FPGA που καταναλώθηκαν για N = 64, 128. Τα αποτελέσματα φαίνονται ακολούθως:



	Graph   Table			
Resource	Utilization	Available	Utilization %	
LUT	509	17600	2.89	
FF	418	35200	1.19	
BRAM	1.50	60	2.50	
10	38	100	38.00	
BUFG	1	32	3.13	



tilization	Post-Synthesis   Post-Implementatio			
	Graph   Table			
Resource	Utilization	Available	Utilization %	
LUT	507	17600	2.88	
FF	412	35200	1.17	
BRAM	1.50	60	2.50	
10	38	100	38.00	
BUFG	1	32	3.13	

Παρατηρούμε ότι στις δύο περιπτώσεις οι πόροι που καταναλώνονται είναι σχεδόν ίσοι. Ελάχιστες διαφορές παρατηρούνται στα LUTs και τα Flip-Flops.

# Υπολογισμός του Latency

Όπως έχει εξηγηθεί και πιο πάνω η καθυστέρηση έχει υπολογιστεί ως T<sub>latency</sub> = 2\*N+2+3 κύκλους. 2\*N: για να έχουν γεμίσει οι πρώτες 2 fifo, 2: ώστε να έχει ολισθήσει το 1ο pixel στην μεσαία θέση της 2ης σειράς dff και 3: καθυστέρηση έτσι ώστε τα αποτελέσματα απο κάθε fifo να βγαίνουν ταυτόχρονα.

### Throughtput

Η απόδοση υπολογίζεται ως εξής:

throughput = κύκλοι ρολογιού που παράγεται έγκυρη έξοδος/συνολικοί κύκλοι ρολογιού