numele și grupa: Plesca Natalia 333AB

La modulul sensors\_input:

In cazul in care un senzor e zero, perechea lui se anuleaza. Verificam cel mai semnificativ bit, bitul 0, la semnalele senzorilor ramasi sa fie egali, deoarece la adunarea a doua numere pare sau a doua numere impare, rezultatul va fi par, deci se va imparti la 2, daca nu se aduna 1 la suma semnalelor.


In cazul in care nu se anuleaza nici un semnal, verificam ca ultimii 2 cei mai nesemnificativi biti ai sumei semnalelor sa fie 0, daca nu, se aduna la suma 2.

La modulul square\_root am implementat VLSI versiunea iterativa pentru ca asta mi s-a parut mai simplu de implementat.

Aici "d" este numărul de intrare si e shiftat cu 2 cifre la stanga la fiecare iteratie.

"q" conține rădăcina pătrată a lui "d" si este initializat cu zero la inceput apoi va fi shiftat cu 1 cifra la stanga la fiecare iteratie.

"r" este restul operației pentru pătratele neperfecte.



La modulul display\_and\_drop am verificat cazurile de egaliate intre timpuri si a lui drop\_en cu 1, apoi am reprezentat pe display cu case-uri pentru fiecare segment