

Relatório - Trabalho 1 (APB)

Mariana Pereira Costa, nº2022138061

Nathalia Yumi Barbosa dos Santos Kuwae, nº2023154769

1. Trabalho de Simulação em LTspice (primeiro circuito)

1.1) Efetuar a simulação do conversor D/A de 4 bits apresentado na figura 5, recorrendo ao LTspice




Figura 1 - Montagem do circuito em LTspice (sem operacional)




Figura 2 - Montagem do circuito em LTspice (com operacional)

1.2) Medir os níveis de tensão de saída do circuito e a corrente que atravessa R9 em função dos valores digitais (b3 ...b0)




Figura 3 - Gráfico das tensões de cada uma das entradas digitais (V1, V2, V3 e V4 - sem operacional)

Entradas Digitais	Tensões de entrada (V)
V(b3)	4.985
V(b2)	5.032
V(b1)	5.032
V(b0)	5.016

Tabela 1 - Tensões referentes às entradas digitais (sem operacional)




Figura 4 - Tensão de saída do circuito sem operacional




Figura 5 - Tensão de saída do circuito com o operacional e a corrente que atravessa R9

1.3) Comparar os valores obtidos por simulação com os valores teóricos

b0 b1 b2 b3	Valores teóricos	Vout (sem OP - simulação)	Vout (com OP - simulação)	I(R9)
0000	0	0	0	0
0001	0.313V	0.311V	- 0.64V	- 61.48uA
0010	0.625V	0.621V	- 1.20V	- 126.0uA
0011	0.938 V	0.932V	- 1.93V	- 187.71uA
0100	1.250 V	1.242V	- 2.49V	- 249.43uA
0101	1.563 V	1.568V	- 3.18V	- 311.14uA
0110	1.875 V	1.879V	- 3.79V	- 375.66uA
0111	2.188 V	2.189V	- 4.39V	- 437.38uA
1000	2.500 V	2.500V	- 5.00V	- 499.1uA
1001	2.813 V	2.811V	- 5.69V	- 563.61uA
1010	3.125 V	3.121V	- 6.25V	- 625.32uA
1011	3.438 V	3.432V	- 6.89V	- 687.04uA
1100	3.750 V	3.758V	- 7.50V	- 748.75uA
1101	4.063 V	4.068V	- 8.15V	- 813.27uA
1110	4.375 V	4.379V	- 8.79V	- 874.99uA
1111	4.688 V	4.689V	- 9.40V	- 936.7uA

Tabela 2 - Tensões de saída referentes às entradas digitais (sem e com operacional); valores teóricos das tensões de saída e corrente em R9

Cada bit b_3, b_2, b_1, b_0 pode assumir 0 V (nível lógico 0) ou 5 V (nível lógico 1), provenientes das fontes V_1 a V_4 . Isso quer dizer que, quando um bit está em “1”, ele aplica 5 V ao circuito.

Essas tensões entram na rede composta por resistências de 10 k Ω e 5 k Ω . O papel da rede é criar uma tensão analógica proporcional ao valor binário aplicado, dividindo as tensões conforme o peso de cada bit.

O bit mais significativo (b_3) tem o dobro do peso do seguinte, e assim sucessivamente até o bit menos significativo (b_0).

O V_{ref} é a tensão de referência do DAC, é o valor máximo que o conversor pode usar como base para gerar as saídas analógicas. Para um DAC de 4 bits, o denominador costuma ser $2^4=16$, porque há 16 combinações possíveis (de 0000 a 1111). Como na fórmula o divisor é 8 os resultados seriam duas vezes maiores do que o normal, se usássemos $V_{ref}=5$. Para corrigir isso $V_{ref} = 2,5V$

A fórmula utilizada para calcular os valores teóricos foi:

$$v_o = -\frac{V_{ref}}{2^3} (2^3b_3 + 2^2b_2 + 2^1b_1 + 2^0b_0).$$

Ao comparar os valores teóricos e os valores simulados obtidos no LTSpice, observa-se uma excelente concordância entre ambos. Para todos os códigos binários (de 0000 a 1111), as tensões de saída simuladas apresentam diferenças muito pequenas em relação aos valores teóricos, geralmente na faixa de milivolts. Por exemplo, para o código 0001, o valor teórico é 0,313 V e o valor simulado é 0,311 V, o que representa uma diferença de apenas 2 mV. Essa pequena variação repete-se ao longo da tabela, em 0110, por exemplo, a diferença é de apenas 4 mV.

Mesmo nos valores mais altos, a correspondência mantém-se: para o código 1111, o valor teórico é 4,688 V e o simulado é 4,689 V, praticamente idênticos. A maior diferença aparece no código 1011, onde o valor teórico é 3,438 V e o simulado 3,432 V, correspondendo a uma variação de apenas 6 mV, o que ainda é desprezível em termos práticos.

Portanto, pode concluir-se que o circuito digital-analógico (DAC) simulado no LTSpice apresenta um comportamento muito próximo ao ideal, confirmando a precisão do projeto e validando o funcionamento teórico. As pequenas discrepâncias observadas são esperadas devido a arredondamentos numéricos e limitações de simulação, não afetando o desempenho global do sistema.

2. Trabalho de Simulação em LTspice (segundo circuito)

2.1) Efetuar a simulação do conversor D/A de 4 bits apresentado na figura 5, recorrendo ao LTspice




Figura 6 - Montagem do segundo circuito em LTspice (com operacional)

2.2) Medir os níveis de tensão de saída do circuito e a corrente que atravessa R9 em função dos valores digitais (b3 ... b0)




Figura 7 - Tensão de saída e corrente

2.3) Comparar os valores obtidos por simulação com os valores teóricos

Resistência: $R=5\text{ k}\Omega$

Resistência de realimentação do amplificador: $R_f=10\text{ k}\Omega$

Vref nas fontes de bit: $V_{ref}=5.0\text{ V}$

$$V_o = - \frac{R_f \times V_{ref}}{2^3 \times R} (2^3 b_3 + 2^2 b_2 + 2^1 b_1 + 2^0 b_0)$$

$$\frac{R_f \times V_{ref}}{2^3 \times R} = \frac{10000 \times 5}{8 \times 5000} = 1,25$$

$$2^3 b_3 + 2^2 b_2 + 2^1 b_1 + 2^0 b_0 \rightarrow \text{valor decimal}$$

↓
0 - 15

b0 b1 b2 b3	Valores teóricos	Valores simulados	Corrente em R9
0000	0V	0V	0.005mA
0001	-1.250V	-1.23V	-0.129mA
0010	-2.500V	-2.52V	-0.252mA
0011	-3.750V	-3.73V	-0.376mA
0100	-5.000V	-5.03V	-0.500mA
0101	-6.250V	-6.23V	-0.624mA
0110	-7.500V	-7.53V	-0.748mA
0111	-8.750V	-8.74V	-0.871mA
1000	-10.000V	-10.03V	-0.995mA
1001	-11.250V	-10.59V	-1.071mA
1010	-12.500V	-10.87V	-1.119mA
1011	-13.750V	-11.05V	-1.157mA
1100	-15.000V	-11.24V	-1.195mA
1101	-16.250V	-11.33V	-1.233mA
1110	-17.500V	-11.42V	-1.271mA
1111	-18.750V	-11.42V	-1.300mA

Tabela 3 - Tensões de saída (teóricos e simulados) e corrente em R9

Os valores simulados do DAC de resistências ponderadas apresentam boas aproximações aos valores teóricos até ao valor de -10.000V, porém, a partir desse ponto, os resultados

simulados começam a diferir significativamente dos valores teóricos, ficando estagnados em torno de -11.4V, mesmo quando os valores teóricos continuam a diminuir até -18.75V.

Os primeiros oito valores (até -10V) têm diferenças menores, mas a partir de 1001 os valores simulados ficam quase constantes em torno dos -11V, apesar dos teóricos continuarem a descer.

Esta estagnação ocorre devido à limitação do circuito operacional. O amplificador tem limites físicos para os valores de saída, normalmente um pouco abaixo da tensão de alimentação (Vdd e Vss). No circuito apresentado, o amplificador está alimentado por $\pm 12V$, mas a saída máxima é tipicamente de cerca de 1 a 2V abaixo desses valores devido às características internas do CI. Neste caso, a saturação ocorre por volta dos -11V.

Isto é um comportamento esperado em simulações práticas de DACs com opamps que não são rail-to-rail, ou seja, não chegam "ao trilho" de alimentação.

3. Trabalhos Práticos

1. Efetue a montagem do circuito da figura 3, conversor D/A de 4 bits com uma ladder de resistências R-2R.

Amplificador Operacional $\mu A741$;
Resistências: $10\text{ k}\Omega$ ($\times 6$); $5\text{ k}\Omega$ ($\times 3$).

a) Meça os níveis de tensão de saída em função dos valores das entradas digitais (b3...b0) para todas as combinações possíveis da variável de entrada;

b0 b1 b2 b3	Vout (sem OP)
0000	0V
0001	344.4mV
0010	700mV
0011	1.125V
0100	1.392V
0101	1.540V
0110	1.950V
0111	2.225V
1000	2.550V

1001	2.844V
1010	3.112V
1011	3.490V
1100	3.790V
1101	4.112V
1110	4.419V
1111	4.750V

Tabela 4 - Tensões de saída referentes às entradas digitais (sem operacional)

- b)** Compare os valores obtidos experimentalmente com os valores teóricos e simulados.

Para um DAC R-2R de 4 bits, o valor de saída é dado por:

$$v_o = -\frac{v_{ref}}{2^3} \cdot (2^3 \cdot b_3 + 2^2 \cdot b_2 + 2^1 \cdot b_1 + 2^0 \cdot b_0)$$

Vref, tensão aplicada quando o bit está em "1" = 5V

b0 b1 b2 b3	V teórico
0000	0V
0001	0,313 V
0010	0,625 V
0011	0,938 V
0100	1,250 V
0101	1,563 V
0110	1,875 V
0111	2,188 V
1000	2,500 V
1001	2,813 V
1010	3,125 V

1011	3,438 V
1100	3,750 V
1101	4,063 V
1110	4,375 V
1111	4,688 V

Tabela 5 - Tensões de saída teóricas

Os valores experimentais são ligeiramente superiores aos valores teóricos, principalmente para maiores combinações binárias.

Essas diferenças podem ser atribuídas ao facto de, sem o sistema operacional, o circuito está sujeito a perdas de corrente, resistências, além do desbalanço nas somas das correntes devido à impedância da saída e tolerância das resistências.

A principal diferença é causada pelas imperfeições práticas do circuito e pela ausência do feedback do amplificador operacional, que mantém o nó das somas do DAC em quase 0, compensando perdas.

c) Calcule o peso de cada bit para o valor da tensão de saída

Numa ladder R-2R, cada bit liga o seu ramo a Vref (quando bit=1) ou a 0V (quando o bit=0). A rede R-2R faz com que cada bit contribua com um peso binário fixo no nó de saída. Para calcular o peso do bit menos significativo temos:

$$V_{LSB} = \frac{V_{ref}}{2^n}$$

e a tensão de saída é:

$$V_{out} = V_{ref} \left(\frac{b_{n-1}}{2} + \frac{b_{n-2}}{2^2} + \dots + \frac{b_1}{2^{n-1}} + \frac{b_0}{2^n} \right)$$

onde b_{n-1} é o bit mais significativo (MSB) e b_0 o bit menos significativo (LSB).

Para os 4 bits, temos que:

$$V_{LSB} = \frac{V_{ref}}{2^4} = \frac{V_{ref}}{16}$$

$$V_{out} = V_{ref} \left(\frac{b_3}{2} + \frac{b_2}{4} + \frac{b_1}{8} + \frac{b_0}{16} \right)$$

Com isso:

Bit	Posição	Peso	Vref=5V
b3	MSB	$V_{ref}/2$	$5/2 = 2.5V$
b2	-	$V_{ref}/4$	$5/4 = 1.25V$
b1	-	$V_{ref}/8$	$5/8 = 0.625V$
b0	LSB	$V_{ref}/16$	$5/16 = 0.3125V$

Tabela 6 - Peso dos bits na tensão de saída

Se caso o código for 1010 (b3=1, b2=0, b1=1, b0=0), temos que:

$$V_{out} = 2,5 + 0 + 0,625 + 0 = 3,125V$$

- d)** Complete a montagem do circuito incluindo o amplificador operacional. Repita as medições anteriores e esboce a característica da DAC a partir dos valores medidos.

b0 b1 b2 b3	Vout
0000	- 3.4mV
0001	- 600mV
0010	- 1.234V
0011	- 1.800V
0100	- 2.460V
0101	- 3.70V
0110	- 3.670V
0111	- 4.291V
1000	- 4.962V
1001	- 5.576V
1010	- 6.160V
1011	- 6.816V
1100	- 7.154V
1101	- 8.66V
1110	- 8.690V

1111	- 9.317V
------	----------

Tabela 7 - Tensões de saída referentes às entradas digitais do primeiro circuito (com operacional)

2. Efetue a montagem do circuito da figura 4, conversor D/A de resistências ponderadas.

a) Meça os níveis de tensão de saída em função dos valores das entradas digitais (b3...b0) para todas as combinações possíveis da variável de entrada;

b0 b1 b2 b3	Vout
0000	5mV
0001	- 1.243V
0010	- 2.420V
0011	- 3.740V
0100	- 4.990V
0101	- 6.230V
0110	- 7.340V
0111	- 8.730V
1000	- 9.300V
1001	- 9.735V
1010	- 9.790V
1011	- 9.780V
1100	- 9.795V
1101	- 9.790V
1110	- 9.790V
1111	- 9.790V

Tabela 8 - Tensões de saída referentes às entradas digitais do segundo circuito (com operacional)

b) Compare os valores obtidos experimentalmente com os valores teóricos;

b0 b1 b2 b3	Vout (teórico)
0000	0
0001	-1.250V
0010	-2.500V

0011	-3.750V
0100	-5.000V
0101	-6.250V
0110	-7.500V
0111	-8.750V
1000	-10.000V
1001	-11.250V
1010	-12.500V
1011	-13.750V
1100	-15.000V
1101	-16.250V
1110	-17.500V
1111	-18.750V

Tabela 9 - Tensões de saída teóricas

Na tabela teórica, cada bit reduz o valor de V_{out} de forma linear e uniforme, com passos de aproximadamente -1,25 V, partindo de 0 V até atingir -18,75 V.

Já na tabela dos valores experimentais, observa-se que V_{out} também diminui conforme o valor binário aumenta. Contudo, a partir da entrada correspondente a 1000 (teoricamente -10,00 V), os valores medidos passam a se manter praticamente constantes, próximos de -9,7 V a -9,8 V, sem continuar o decréscimo esperado.

Nos primeiros valores binários, o comportamento de V_{out} acompanha o modelo teórico, apresentando apenas pequenas discrepâncias, o que é normal e atribuído a tolerâncias de componentes, offsets ou pequenas imprecisões do circuito.

Entretanto, ao aproximar-se de -10 V, o circuito entra em regime de saturação. O amplificador operacional que compõe o conversor D/A atinge o seu limite inferior de tensão de saída e não consegue fornecer valores mais negativos, independentemente da variação da entrada digital.

Concluindo, a estabilização de V_{out} em torno de -9,8 V demonstra que o circuito atingiu o limite de operação do amplificador operacional. Esse fenômeno de saturação limita a faixa dinâmica real do conversor, fazendo com que os valores medidos não acompanhem o comportamento teórico ideal esperado abaixo desse ponto.

c) Apresente o peso de cada um dos bits para o valor da tensão de saída; Recorrendo a expressão seguinte:

$$v_o = -R_f \cdot \left(\frac{v_4}{R_4} + \frac{v_3}{R_3} + \frac{v_2}{R_2} + \frac{v_1}{R_1} \right)$$

temos que:

Bit	Resistência associada	Tensão de entrada
b3	R4=R	$v_4 = b_3 \cdot V_{ref}$
b2	R3=2*R	$v_3 = b_2 \cdot V_{ref}$
b1	R2=4*R	$v_2 = b_1 \cdot V_{ref}$
b0	R1=8*R	$v_1 = b_0 \cdot V_{ref}$

Tabela 10 - Tensões de entrada

Substituindo na expressão:

$$v_o = -\frac{R_f \cdot v_{ref}}{2^3 \cdot R} \cdot (2^3 \cdot b_3 + 2^2 \cdot b_2 + 2^1 \cdot b_1 + 2^0 \cdot b_0)$$

temos:

$$V_o = -\frac{R_f}{R} V_{ref} \left(b_3 + \frac{b_2}{2} + \frac{b_1}{4} + \frac{b_0}{8} \right)$$

Cada um dos termos entre parênteses representa o peso de cada bit.

Bit	Peso	Contribuição na saída
b3 (MSB)	1	$-V_{ref} \times b_3$
b2	1/2	$-V_{ref}/2 \times b_2$
b1	1/4	$-V_{ref}/4 \times b_1$
b0 (LSB)	1/8	$-V_{ref}/8 \times b_0$

Tabela 8 - Peso de cada bit

Cada bit seguinte vale metade do bit anterior respectivo. A DAC gera uma saída proporcional ao valor binário aplicado. Onde:

$$LSB = \frac{V_{ref}}{2^n} \approx \frac{V_{ref}}{16}$$

d) A partir dos valores medidos, esboce a característica da DAC.

