Relazione del progetto: Carry-Select Adder a 32 bit


Prima di implementare ed effettuare le varie simulazioni relative a questo circuito, inizio con la sua descrizione; un *Carry-Select Adder* è uno dei circuiti sommatori più veloci, usato in moltissimi processori di data-processing, per realizzare molte funzioni aritmetiche. Inoltre, per descrivere questo tipo di circuito, avremo bisogno di un altro tipo di circuito sommatore, questa volta però" componente", in quanto lo useremo per realizzare, in maniera ridondante, il nostro Carry-Select Adder. Il circuito in questione è il Ripple-Carry Adder; il nostro circuito sarà sicuramente più veloce di quest'ultimo, ma come già detto ci servirà per descrivere quello che sarà il nostro Carry-Select Adder a 32 bit.

Infatti, sarà composto da:

- 1 RCA (Ripple-Carry Adder a 4 bit);
- 7 CSLA (Carry-Select Adder a 4 bit).

Inoltre, ciascuno dei nostri Carry-Select, che andranno a comporre il circuito-sommatore a 32 bit, conterrà al suo interno un RCA. Il RCA è il sommatore più semplice e meno costoso, in quanto richiede meno porte logiche di ciascun altro tipo di circuito. Dunque, analizzando componente per componente il nostro sommatore a 32 bit, alcuni dei componenti di base saranno sicuramente gli RCA, ciascuno dei quali, essendo a 4 bit, saranno composti da 4 Full-Adder.


Schema di ognuno dei nostri Ripple-Carry Adder:



Come mostrato sopra ognuno dei nostri Full-Adder, che compongono il nostro generico Ripple-Carry Adder, sarà a 2 bit e sarà composto da 3 porte AND, 1 porta OR e 2 porte XOR. Dunque, stiamo cercando di scomporre il nostro circuito in "sotto-circuiti" più semplici in maniera tale da vedere come agisce dietro le quinte il nostro sommatore a 32 bit, e dare una descrizione più specifica di ogni singola componente, che verrà poi simulata con VIVADO. Per descrivere i vari circuiti con VIVADO userò il linguaggio VHDL (Very High Speed Integrated Circuits Hardware Description Language) che è un linguaggio di DESCRIZIONE, utile per definire al meglio le varie funzioni che sono svolte da diversi tipi di circuiti. Inoltre, ha la caratteristica di essere un linguaggio "concorrente", dove quindi possiamo usare una variabile ancora prima di dichiararla. Non sempre sarà un linguaggio concorrente, infatti ci saranno alcuni costrutti che lo renderanno "sequenziale", ad esempio process, dove sarà dunque importante l'ordine delle varie istruzioni e la dichiarazione delle varie variabili. Al posto del bit come tipo di Input/Output delle nostre simulazioni useremo lo STANDARD LOGIC, che sarà possibile usarlo importando la libreria library IEEE, e che renderà più flessibile la scrittura del codice, oltre ad ampliare la possibilità di rappresentazione. Inoltre, in VIVADO per descrivere il nostro circuito dovremo definire la ENTITY nella quale andremo a descrivere ingressi e uscite e dovremo definire anche la ARCHITECTURE nella quale useremo il codice VHDL per descrivere le varie funzioni del nostro circuito ed indicare come sono rappresentate le varie componenti.

Iniziamo descrivendo proprio uno degli elementi di base del nostro circuito, il FULL-ADDER:

Circuito logico di un full-adder



Il Full-Adder sarà caratterizzato da 3 ingressi e 2 uscite. Esso potrà sommare 3 bit, i due bit definiti da A e B ed in più il bit di riporto. Restituendo alla fine un bit di Somma (S), più un bit di riporto in uscita (C_{out}). Vediamo una sua implementazione in VIVADO:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity FullAdder is

Fort (A: in STD_LOGIC;
B: in STD_LOGIC;
Cin: in STD_LOGIC;
Cout: out STD_LOGIC;


s: out STD_LOGIC;

architecture Behavioral of FullAdder is

begin
S <= A XOR B XOR Cin;
Cout <= (B AND Cin) OR (A AND Cin) OR (A AND B);

end Behavioral;
```


E volendo verificare che quello che abbiamo scritto in VHDL, definisce il nostro circuito, che ci aspettiamo, possiamo verificarlo attraverso una RTL analysis:



Continuando a definire gli elementi che compongono il nostro circuito sommatore a 32 bit, importante è il compito eseguito dai singoli Ripple-Carry, tutti a 4 bit, inoltre questo sommatore non fa altro che calcolare la somma con il metodo "carta e penna"; il nostro RCA avrà dunque due ingressi a 4 bit, più un bit di ingresso di riporto (Cin), per poi produrre 2 uscite, una a 4 bit che sarà il vettore somma S risultante e l'altro il bit di riporto (Cout); passando alla sua implementazione in VIVADO:

```
library IEEE:
     use IEEE.STD_LOGIC_1164.ALL;
     entity RippleCarryAdder is
         Port ( A : in STD LOGIC VECTOR (3 downto 0);
                B : in STD_LOGIC_VECTOR (3 downto 0);
                 Cin : in STD LOGIC;
                S : out STD LOGIC VECTOR (3 downto 0);
                Cout : out STD LOGIC);
     end RippleCarryAdder;
     architecture Behavioral of RippleCarryAdder is
     signal c: STD LOGIC VECTOR (2 downto 0);
14
15
     component FullAdder
         port (A: in STD_LOGIC;
               B: in STD LOGIC;
              Cin: in STD LOGIC;
19
              Cout: out STD LOGIC;
20
              S: out STD_LOGIC);
21
     end component;
22
23
     begin
24
         FA0: FullAdder port map(A(0), B(0), Cin, c(0), S(0));
         FA1: FullAdder port map(A(1), B(1), c(0), c(1), S(1));
          FA2: FullAdder port map(A(2), B(2), c(1), c(2), S(2));
         FA3: FullAdder port map(A(3), B(3), c(2), Cout, S(3));
29
     end Behavioral;
```

Abbiamo dunque la necessità di usare altre parole chiavi, come *signal*, *component* e *port map*; ognuna di queste usate nella nostra Architecture. Usiamo *signal* per definire un nuovo vettore di STD_LOGIC, che serve proprio per tenere traccia dei vari segnali di riporto intermedi che si trovano tra i vari FullAdder, e quindi essi non hanno una direzione, ma solo il compito di collegare una uscita con un ingresso. Una versione alternativa per l'implementazione sarebbe stata possibile usando quello che è il costrutto *for...in...to...generate*, avendo già definito questo vettore C che con i suoi indici i, avrebbe tenuto conto di ogni ingresso e di ogni uscita; in questo caso però essendo che ogni RCA è a 4 bit non è necessario, ed è anche poco dispendioso eseguirlo per normale assegnazione, come nel codice sopra riportato. Usiamo invece *component* per "richiamare" il nostro circuito FullAdder precedentemente definito, riportando esattamente tutte le porte definite in precedenza. *port map* viene invece usato per la costruzione dei vari FullAdder, assegnando ad ognuno di essi i vari bit STD_LOGIC che dovranno ricevere come ingresso e come uscita. Eseguendo una RTL analysis e generando un suo Schematic:



Notiamo come ogni bit C(i), in uscita dai vari FullAdder, vanno in ingresso come riporto ai vari FullAdder successivi.


Dunque, tornando al nostro circuito di partenza, il Carry-Select Adder a 32 bit, per implementarlo abbiamo deciso di partire dalle componenti di base che lo compongono per poi rappresentarlo in VIVADO attraverso

le sue varie simulazioni. Inoltre, ricordando che l'abbiamo definito come composto da un RCA a 4 bit e 7 CSLA a 4 bit, dobbiamo ora implementare in VIVADO un singolo Carry-Select Adder a 4 bit.

Come già detto il Carry-Select Adder è un circuito sommatore sicuramente più veloce del Ripple-Carry Adder, ma anche più costoso; infatti, in esso è presente un certo "parallelismo" che fa in modo di velocizzare i calcoli ma è necessaria l'aggiunta di multiplexer, che avranno il compito di selezionare le uscite di questi blocchi, e riceveranno in ingresso come segnale di selezione il bit di riporto del blocco precedente. In particolare, i nostri Carry-Select Adder a 4 bit saranno composti da due Ripple-Carry Adder in parallelo e 5 Multiplexer 2_1, 4 dei quali gestiranno il bit risultante ed uno gestirà l'ultimo bit di riporto. I multiplexer 2_1 saranno formati da 2 porte AND 1 porta OR ed 1 porta XOR. Inoltre, vale che, in un Carry-Select Adder ad n-bit realizzato usando blocchi Ripple-Carry a 4 bit, il numero di stadi di Multiplexer necessari alla realizzazione del circuito è $\frac{n}{4}$ — 1.

Continuando ad usare la logica applicata finora per descrivere il circuito, prima di implementare il Carry-Select finale, passo alla implementazione del MUX 2_1. Il bit di selezione S₀ determina quale dei due bit passati come ingresso deve essere uscita del nostro MUX.

Multiplexer 2:1



$$Out = I_0 \cdot \overline{S_0} + I_1 \cdot S_0$$

Dunque, definisco la sua corrispondente implementazione in VIVADO:

```
library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
4 \Theta entity MUX21 is
     Port ( a : in STD LOGIC;
              b : in STD LOGIC;
              S0 : in STD LOGIC;
              Sout : out STD LOGIC);
9 end MUX21;
10
11 \dot{\Box} architecture Behavioral of MUX21 is
12
13 | begin
    Sout <= a when (SO = '0') else
14
              b when (S0 = '1') else 'X';
15
17 end Behavioral;
```

Posso adesso passare a definire ed implementare l'ultimo elemento che ci consentirà di comporre il nostro sommatore. Implemento in VIVADO un Carry-Select Adder a 4 bit, che insieme ad altri come descritto sopra andrà a comporre il nostro sommatore finale. Per implementare questo circuito in VIVADO useremo dunque 4 MUX2_1 che gestiranno le somme dei vari Ripple-Carry, 1 MUX2_1 che gestirà i Carry dei due RCA a 4 bit. I due RCA si occuperanno di fare la somma "parallelamente".

```
library IEEE:
       use IEEE.STD_LOGIC_1164.ALL;
  4 entity CSLA4bit is
            Cin : in STD_LOGIC;
S : out STD LOGIC VECTOR (3 downto 0);
                     Cout : out STD_LOGIC);
10 end CSLA4bit;
11 : 2 = architecture Behavioral of CSLA4bit is
13 | signal p,q: STD_LOGIC_VECTOR (3 downto 0);
14 | signal c0,c1: STD_LOGIC: --Carry Out in uscita dai due RCA.
14
15
16 🖯 component MUX21
                18
19
                        S0 : in STD_LOGIC;
                          Sout : out STD_LOGIC);
21 end component;
23 © component RippleCarryAdder
24 port( A: in STD_LOGIC_VECTOR (3 downto 0);
25 B: in STD_LOGIC_VECTOR (3 downto 0);
26
                           Cin : in STD LOGIC;
                           S : out STD_LOGIC_VECTOR (3 downto 0);
                          Cout : out STD_LOGIC);
29 end component;
31 | begin
32 | --RCA a 4 bit
33 D
34 A
           RCA40: RippleCarryAdder port map(a(3 downto 0), b(3 downto 0), '0', p, c0);
35 RCA41: RippleCarryAdder
36 port map(a(3 downto 0), b(3 downto 0), '1', q, cl);
37
38 --MUX2_1
39 MUX0: MUX21
port map(p(0), q(0), Cin, S(0));
MUX1: MUX21
           port map(p(1), q(1), Cin, S(1));
MUX2: MUX21
           MUX2: MUX21

port map(p(2), q(2), Cin, S(2));


MUX3: MUX21

port map(p(3), q(3), Cin, S(3));

MUX_Out: MUX21

port map(c0, c1, Cin, Cout);
49 end Behavioral;
```


Una volta descritta in VIVADO la funzione logica del nostro Carry-Select Adder a 4 bit, rappresentiamo il suo schematic:



Una volta implementato il Carry-Select Adder a 4 bit, possiamo comporre il nostro sommatore Carry-Select Adder a 32 bit, come già detto in precedenza, composto da 7 Carry-Select Adder a 4 bit in serie con 1 Ripple-Carry Adder a 4 bit. Per prima cosa scrivo la sua implementazione in VIVADO:

```
use IEEE.STD LOGIC 1164.ALL;
      entity CSLA32bit is
          Port ( A : in STD_LOGIC_VECTOR (31 downto 0);
                  B : in STD_LOGIC_VECTOR (31 downto 0);
                  Cin : in STD_LOGIC;
                  S : out STD_LOGIC_VECTOR (31 downto 0);
                  Cout : out STD_LOGIC);
     end CSLA32bit:
      architecture Behavioral of CSLA32bit is
     signal p: STD_LOGIC_VECTOR (7 downto 0); --per gestire i riporti tra i vari componenti
signal sl: STD_LOGIC_VECTOR(31 downto 0); --segnale delle somme parziali
14
15
16
      component CSLA4bit
           port (a : in STD LOGIC VECTOR (3 downto 0);
17
                  b : in STD LOGIC VECTOR (3 downto 0);
18
19
                  Cin : in STD LOGIC;
20
                  S : out STD LOGIC VECTOR (3 downto 0);
                  Cout : out STD LOGIC);
     end component;
24
      component RippleCarryAdder
           port (A : in STD LOGIC VECTOR (3 downto 0);
                  B : in STD_LOGIC_VECTOR (3 downto 0);
26
                  Cin : in STD_LOGIC;
                  S : out STD LOGIC VECTOR (3 downto 0);
29
                  Cout : out STD LOGIC);
30
     end component;
31
32
          --RCA
34
         RCA: RippleCarryAdder
     port map(A(3 downto 0), B(3 downto 0), Cin, s1(3 downto 0), p(0));
36
37
           -Implementazione dei 7 CSLA che comporranno il sommatore
38
         CSLA0: CSLA4bit
             port map(A(7 downto 4), B(7 downto 4), p(0), s1(7 downto 4), p(1));
40
         CSLA1: CSLA4bit
             port map(A(11 downto 8), B(11 downto 8), p(1), s1(11 downto 8), p(2));
41
43
             port map(A(15 downto 12), B(15 downto 12), p(2), s1(15 downto 12), p(3));
44
         CSLA3: CSLA4bit
45
             port map(A(19 downto 16), B(19 downto 16), p(3), s1(19 downto 16), p(4));
46
          CSLA4: CSLA4bit
             port map(A(23 downto 20), B(23 downto 20), p(4), s1(23 downto 20), p(5));
47
48
         CSLA5: CSLA4bit
             port map(A(27 downto 24), B(27 downto 24), p(5), s1(27 downto 24), p(6));
50
          CSLA6: CSLA4bit
            port map(A(31 downto 28), B(31 downto 28), p(6), s1(31 downto 28), p(7));
51
52
          Cout <= p(7);
          S <= s1;
     end Behavioral;
```

Dunque, vediamo il nostro sommatore come una scomposizione di circuiti più semplici dove come *signal* ho introdotto 2 vettori: p di 8 elementi, che serve per gestire i vari riporti tra i vari Carry-Select a 4 bit che compongono il circuito, e s1 che ne gestisce le varie somme parziali, infatti, alla fine posso pensare di mandare come Output di somma proprio il vettore s1, che assegnerò al vettore S, in quanto sarò sicuro che saranno entrambi vettori di 32 elementi. Possiamo verificare attraverso la costruzione di uno Schematic,





Una volta costruito il nostro circuito, per testarne funzionamento ed ulteriori performance che può garantire attraverso test, dovremo definire un nuovo file, questa volta di simulazione, cioè il TEST-BENCH, la cui una delle regole principale è che ha la entity vuota:

```
use IEEE.STD LOGIC 1164.ALL;
      use IEEE.STD LOGIC arith.ALL; --per effettuare le conversioni
 5 entity SimCSLA32bit is
           na delle regole di un Test-Bench è che la entity deve essere vuota
 7 end SimCSLA32bit;
 9 architecture Behavioral of SimCSLA32bit is
10 Component CSLA32bit is
         Port ( A : in STD LOGIC VECTOR (31 downto 0);
11
                  B : in STD LOGIC VECTOR (31 downto 0);
                Cin : in STD LOGIC;
                 S : out STD LOGIC VECTOR (31 downto 0);
                 Cout : out STD LOGIC);
16 end component;
      -- Inoltre nel Test-Bench serve un segnale per ogni porta
17 --Incitre nel Test-bench serve an serve 18 signal iA : STD LOGIC VECTOR (31 downto 0):
     signal iB : STD LOGIC VECTOR (31 downto 0);
     signal iCin : STD_LOGIC;
      signal oS : STD_LOGIC_VECTOR (31 downto 0);
     signal oCout : STD LOGIC;
24
         CIRC: CSLA32bit port map(iA, iB, iCin, oS, oCout);
26 🖯 -- definisco adesso i miei segnali, le forme d
27 🚔 -- l'ordine nel process sarà importante perchè sarà sequenziale
            iCin <= '0';
         process begin
          for i in 50 to 150 loop
  iA <= conv std logic vector(i,32);
  for j in 150 downto 50 loop</pre>
30 □
31
                  iB <= conv_std_logic_vector(j,32);</pre>
33
                      wait for 10ns;
                  end loop;
             end loop;
 37
         end process;
38
40 A end Behavioral:
```


Nella scrittura di questo Test-Bench troviamo l'uso di una nuova parola chiave di VIVADO, che è process, che indica l'inizio di un nuovo tipo di costrutto, che differentemente dalle generalità di VIVADO, è di tipo sequenziale; dunque, è importante l'ordine di come vengono definite le istruzioni in questa struttura. Troviamo altre parole chiave come wait for, che viene usato proprio in tipi di costrutto sequenziali e dice quanto tempo deve passare da una istruzione alla successiva. Fondamentale con quest'ultima istruzione è l'uso del for...in...loop, che permette di eseguire per n volte un gruppo di statement sequenziali. I segnali verranno rappresentati come delle forme d'onda, che andranno a definire il nostro output di Somma(oS) e quello di riporto(oCout). Adesso possiamo eseguire una Sintesi per vedere come verrà rappresentato il nostro circuito come Device e come attraverso le LUT (Look Up Table), che sono degli elementini di memoria che memorizzano una qualsiasi porta logica che presenta al massimo 6 ingressi ed una sola uscita, inoltre andranno a comporre un chip fpga che è proprio identificato come una matrice di LUT, e le rispettive tabelle di verità.

DEVICE(Post-Synthesis)





Facendo uno zoom su una parte del circuito notiamo come ogni parte del nostro circuito è stato sostituito con i rispettivi buffer:



Selezionando una di queste LUT (ad esempio la S_OBUF[14]_inst_i_2/LUT4) possiamo vedere alcune delle caratteristiche di quella LUT, tra cui la funzione logica che descrive e la relativa tabella di verità:


S_OBUF[14]_inst_i_2										
13	12	11	10	O=10 & 12 + 11 & 12 + 10 & !12 & 13 + 11 & !12 & 13 + !11 & 12 & 13						
0	0	0	0	0						
0	0	0	1	0						
0	0	1	0	0						
0	0	1	1	0						
0	1	0	0	0						
0	1	0	1	1						
0	1	1	0	1						
0	1	1	1	1						
1	0	0	0	0						
1	0	0	1	1						
1	0	1	0	1						
1	0	1	1	1						
1	1	0	0	1						
1	1	0	1	1						
1	1	1	0	1						
1	1	1	1	1						

O=10 & 12 + 11 & 12 + 10 & !12 & 13 + 11 & !12 & 13 + !11 & 12 & 13


Una volta eseguita una sintesi possiamo verificare il corretto funzionamento del nostro sommatore attraverso delle simulazioni:

		0.000 ns																	
Name	Value	0 ns				50 ns					100 ns					150 ns			
> 🖼 iA[31:0]	50									50									
> 🐝 iB[31:0]	150	150 14	9 148	147	146	145	144	143	142	141	140	139	138	137	136	135	134	133	132 /1
1 iCin	0																		
> M oS[31:0]	200	200 19	9 🛚 198	197	196	195	194	193	192	191	190	189	188	187	186	185	184	183	182 1
₩ oCout	0																		

Verifichiamo dunque la correttezza di questi calcoli, che verranno applicati sequenzialmente, come descritto nel for precedentemente implementato; in questo caso decido di rappresentare tutto in base decimale, il primo addendo è quello dato dall'ingresso iA, il secondo è quello dato dall'ingresso iB, mentre oS sarà il nostro vettore di 32 bit risultante, dato dalla somma dei due. Una volta eseguita la sintesi del nostro circuito, possiamo effettuare una nuova simulazione, questa volta Post-Synthesis, di tipo Timing, in maniera tale da calcolare i ritardi in maniera reale:



Notiamo subito un segno rosso all'interno della nostra simulazione, nella fase iniziale, la somma è indeterminata, perché l'operazione non è ancora finita, sono arrivati degli ingressi ma prima di vedere l'uscita devo aspettare un certo tempo. Invece, nella zona dove è inserito il marker, a 12,220 ns, notiamo che il valore della somma 50+149 non è corretto, tutti i valori che assume la somma in quella porzione di tempo sono dei normali assestamenti dell'uscita, non è passato un tempo adeguatamente lungo per effettuare le propagazioni del riporto per il calcolo del risultato corretto, e questi prendono il nome di Glitch. Possiamo anche verificare questo ritardo necessario per il calcolo corretto di una operazione ad esempio nel nostro caso, per calcolare correttamente 50+149, da quando riceve il bit di 149, necessita di un tempo pari a 2,420 ns:



Per completare la caratterizzazione del circuito, una volta esaminato il tempo impiegato per eseguire alcune funzioni, dobbiamo studiare il numero di LUT ed in generale di risorse utilizzate; questa informazione si trova in un report specifico: impl_1_place_report_utilization_0. Verrà aperto un file di testo che conterrà in dettaglio tutte le informazioni fornite.

+	+	+		+	++
Site Type	Used		xed	Available	Util%
Slice LUTs	, 55		0	41000	0.13
LUT as Logic	55	1	0	41000	0.13
LUT as Memory	1 0	1	0	13400	0.00
Slice Registers	1 0	1	0	82000	0.00
Register as Flip Flop	1 0	1	0	82000	0.00
Register as Latch	1 0	1	0	82000	0.00
F7 Muxes	1 0	1	0	20500	0.00
F8 Muxes	1 0	1	0	10250	0.00
+	+	+		+	++

Da qui vediamo che utilizziamo 55 LUT e tutte saranno usate come funzione logica, attraverso le tabelle di verità.

+	+	-+-		+	+
Site Type				Available	Util%
Slice	+ 19	•	0	10250	. 0.19
SLICEL	1 19		0	1	1
SLICEM	1 0	i	0	l	I
LUT as Logic	55	I	0	41000	0.13
using 05 output only	1 0	I		I	I
using 06 output only	1 29	I		I	I
using 05 and 06	26	I		I	I
LUT as Memory	1 0	I	0	13400	0.00
LUT as Distributed RAM	1 0	I	0	I	l
LUT as Shift Register	1 0	I	0	I	I
LUT Flip Flop Pairs	1 0	I	0	41000	0.00
Unique Control Sets	1 0	I		I	I
+	+	-+-		+	+


Da qui vediamo anche come abbiamo usato le varie LUT, 29 per memorizzare una sola tabella di verità (una sola uscita), le altre 26 invece sono state usate per due funzioni logiche, infatti avranno due uscite.

+		+-		+		+	+-		+
I	Site Type	I	Used	I	Fixed	Available	I	Util%	I
+		+-		+		+	+-		+
1	Bonded IOB	I	98	I	0	300	l	32.67	I
1	IOB Master Pads	I	46	I		I	ı		I
1	IOB Slave Pads	I	49	I		I	I		I
1	Bonded IPADs	ı	0	Ī	0	1 26	ı	0.00	Ī
1	Bonded OPADs	I	0	Ī	0	16	ı	0.00	I
1	PHY_CONTROL	ı	0	I	0	1 6	ı	0.00	I
ı	PHASER_REF	ı	0	Ī	0	6	ı	0.00	Ī
1	OUT_FIFO	ı	0	Ī	0	24	ı	0.00	Ī
1	IN FIFO	ı	0	Ī	0	24	ı	0.00	Ī
ī	IDELAYCTRL	ı	0	Ī	0	6	ı	0.00	Ī
ī	IBUFDS	ī	0	ī	0	288	ı	0.00	Ī
ı	GTXE2_COMMON	ı	0	Ī	0	1 2	ı	0.00	Ī
ī	GTXE2 CHANNEL	ī	0	Ī	0	1 8	ı	0.00	Ī
ī	PHASER OUT/PHASER OUT PHY	ı	0	Ī	0	24	ı	0.00	Ī
ī	PHASER IN/PHASER IN PHY	ī	0	ī	0	24	ı	0.00	ı
ī	IDELAYE2/IDELAYE2 FINEDELAY	ī	0	Ī	0	300	ı	0.00	Ī
i	ODELAYE2/ODELAYE2_FINEDELAY	ı	0	i	0	100	ı	0.00	i
ī	IBUFDS GTE2	ı	0	ī	0	1 4	ı	0.00	Ī
i	ILOGIC	ī	0	i	0	300	ı	0.00	i
i	OLOGIC	Ī	0	i	0	300	ĺ	0.00	ĺ
+		+-		+		+	+-		+


Qui invece troviamo le porte di ingresso ed uscita (miste) utilizzate nel nostro circuito, che in questo caso sono 98.

+ Ref Name	•		•	Functional Category	+
+					
IBUF	I	65	I	IO	I
OBUF	I	33	I	IO	I
LUT5	I	32	I	LUT	I
LUT3	I	21	I	LUT	I
LUT6	I	14	I	LUT	I
LUT4	I	14	I	LUT	I
+	+		+-		+


Qui troviamo un riassunto delle porte e delle LUT utilizzate. Possiamo eseguire un'altra simulazione, una volta eseguita l'implementazione, che sarebbe quella Post-Implementation Simulation, per completare totalmente anche la caratterizzazione del circuito in termini di ritardo:



Questo risulta essere la simulazione del circuito una volta implementato e notiamo come si conserva il "segno rosso" iniziale, sempre per gli stessi motivi precedenti, ma questa volta i tempi saranno cambiati:



Esaminando la stessa operazione precedente (50+149) notiamo che il tempo necessario a compere l'operazione è adesso di 4,291 ns; adesso il tempo è aumentato perché si tengono in considerazione i ritardi dei collegamenti, prima non avevamo questo ritardo perché, non avendo eseguito l'implementazione, non avevamo stabilito come le varie LUT sarebbero state collegate. Dunque, in questo caso bisognerà anche vedere ogni quanto mandare i segnali, (ad esempio con il nostro wait for), per evitare che nel tempo il circuito torni nella fase di indeterminazione per la sovrapposizione di bit che non riesce a calcolare. Dando qualche altro esempio di somme in questa fase con i relativi ritardi:



Dunque con i 10ns, riusciamo a contare tutti i ritardi dovuti alle varie interconnessioni con le LUT, grazie ai quali noteremo la differenza tra le due simulazioni post-synthesis e post-implementation.

Realizzato da:

Risafi Natale Francesco Pio

Matricola: 223491