# به نام خدا

پروژه درس معماری کامپیوتر

منتورهای پروژه: رضا علیدوست و زهرا امیری

اعضای گروه7:

سينا علىنژاد ( 99521469 )

ريحانه هاشم زاده ( 99400010 )

نويد ابراهيمي ( 99521001 )

تير 1401

# بخش Processor

این بخش نماد cpu در road map ماست که در اینجا Virtual Address تولید میشود و سپس با استفاده از کنترلر مرکزی این VAها به TLB داده خواهند شد.

در هر مرحله که کنترلر این کامپوننت را صدا میزد و یک ۷۸ توسط این کامپوننت ریترن میشود.

Input: index: integer

Output: vr\_add: std\_logic (16bits)

Architecture:

Index در این قسمت وظیفه مشخص کردن ۷۸یی که باید به CONTROLLER پاس داده شود را دارد. این VA در کنترلر یکی یکی اضافه و به اینجا داده میشود.

VR\_ADD خروجی ماست که عنصر V\_ADDR[INDEX] را به کنترلر باز میگرداند.

## بخش TLB:

با استفاده از VAهایی که ورودی میگیرد اگر PHYSICAL ADDRESS را دارا بود، PA را به PHYSICAL ADDRESS میدهد و درغیر این صورت TLB\_MISS شده و به کنترلر اعلام میشود که این VA در TLB موجود نمیباشد.

#### **INPUT:**

UPDATE\_TLB: 1BIT - IF UPDATE\_TLB == 0 => UPDATE ELSE READ FROM TLB

Vr\_add: 16Bits: std\_logic\_logic

Write\_ppn: 4Bits: std\_logic\_logic

**OUTPUT:** 

Physical\_add: 11Bits: std\_logic\_vector

TLB\_Miss: 1Bit: Bit => IF Tlb\_Miss == 0 => Found Else Miss

Done: integer: => Signal for Controller

همانطور که در داک گفته شد باید دو مدل TLB را پیاده سازی کنیم که یکی full و دیگری four-way میباشد.

## A) Fully

در ابتدا tlb\_miss را یک میگذاریم و این مورد صفر نمیشود مگر اینکه داده موردنظر پیدا شود. در این صورت مقدارش را به صفر تغییر میدهیم.

یک سیگنال به عنوان COUNTER تعریف میکنیم که نشان دهنده سطری است که میخواهیم آدرس را در آن سطر بنویسیم و هردفعه که آدرس نوشته شود، یکی به آن اضافه میشود تا سطر خالی را به ما

بدهد. به دلیل 48سطری بودن TLB ، بعد از اضافه کردن مقدار آن، یک باقی مانده به 48 نیز میگیریم تا از ظرفیت TLB بیشتر نشود. ( FIFO است )

Update\_tlb مشخص کننده کاری است که این کامپوننت قرار است برای ما انجام دهد. حال اگر برابر یک باشد، باید یک سطر tlb شامل tlb VPN و PPN داخل سطر خالیی که توسط COUNTER مشخص میشود، نوشته شود.

و اگر برابر صفر باشد، یعنی باید تک تک سطرهای TLB پیمایش شوند تا اگر VALID BIT آن یک و TAG و اگر برابر صفر باشد، یعنی باید تک تک سطرهای TLB پیمایش شوند تا اگر VPN که توسط کنترلر به این قطعه داده میشود باشد، داده موردنظر یافت شده و داخل Tag تا نام تا tag تو تا tag قسمت Physical\_Add قسمت tlb\_miss کردهایم، tlb\_miss صفر میشود.

حال که اجرای این کامپوننت تمام شده است، done را تغییر داده و خارج میشویم.

## B) Four-Way

چون در اینجا از روش four\_way استفاده میکنیم و Entry 48 نیز داریم، 12ست داریم که هرکدام از این ستها 4سلول دارد که از 0 تا 3 نامگذاری میشوند. برای مشخص کردن Setی که باید برای نوشتن درآن به آنجا برویم از vpn\_mod و برای تعیین اینکه در کدام سلول بنویسیم از counter استفاده میکنیم و هرکدام از ستها یک counter مختص به خود را دارد که این ecounterها در آرایه Counters ذخیره میشوند.

اگر update\_tlb برابر یک باشد، کاری که انجام میدهیم write است. با توجه به counters(vpn\_mod) که مشخص کننده یکی از سلولهای ما ( یک tlb خاص ) است، حال که مکان آن مشخص شد، یک سطر TLB شامل VPN ، valid bit شامل TLB و PPN داخل سطر خالیی که توسط COUNTER مشخص میشود، نوشته شود و در ادامه counter یکی اضافه میشود و بخاطر way بودن نوع TLB یک باقی مانده بر 4 میگیریم.

اگر update\_tlb برابر صفر باشد، باید عمل read انجام دهیم که در آن باید تمامی سلولهای set را update\_tlb برابر update\_tlb برابر vpn دریافتی از کنترلر باشد، آن داده یافت پیمایش کنیم. در اینجا چک میکنیم اگر vpn هرسطر برابر vpn دریافتی از کنترلر باشد، آن داده یافت شده و Physical Address که شامل VPN و PO است را خروجی میگیریم و سپس tlb\_miss برابر با صفر میشود.

حال که اجرای این کامپوننت تمام شده است، done را یک میکنیم و خارج میشویم.

# بخش page table:

این بخش زمانی اجرا میشد که آدرس VA در TLB موجود نبود و MISS میشد و ما برای پیدا کردن PA به یک سطح پایین تر یعنی PAGE TABLE میرویم. اگر در VA PAGE TABLE پیدا شود، HIT رخ میدهد به PA را به TLB برمیگردانیم ولی اگر PAGE FAULT رخ دهد، page\_fault یک میشود و آن را به کنترلر اعلام میکنیم.

#### **INPUT:**

Vpn: 9Bits: std\_logic\_vector

Update\_pagetable: integer:=0

Write\_ppn\_from\_RAM:integer

#### **OUTPUT:**

Ppn: 4Bits:std logic vector

Page fault:1Bit:='0'

Done:integer:='0'

#### Architecture:

اگر update\_pagetable برابر یک باشد، باید write انجام دهیم، پس برای قسمت ppn، ppn که اگر RAM آمده است به همراه یک 1 به عنوان VALID BIT در آن مینویسیم.

ولى اگر صفر باشد، بايد read انجام دهيم. اگر valid bit صفر باشد، page fault رخ ميدهد و آن را به controller علام ميكنيم ولى اگر موجود بود، 4بيت اول را كه همان ppn هم را در خروجى مينويسيم.

حال که اجرای این کامپوننت تمام شده است، done را تغییر میدهیم و خارج میشویم.

بخش cache:

یکی از یونیت هایی که داریم Cache هست که داخل این پروژه دو مدل دارد و در کل کاری که انجام

میدهد این است که وقتی TLB هیت شد ،داخل Cache به دنبال tag موردنظر میگردد و اگر داخل

Cache بود Hit میشود و دیتا را برای Processor میفرستد و اگه miss شد، آدرس را به RAM میدهد و

وقتی که دیتا پیدا شد از RAM میگیرد و داخل Cache مینویسد و بعد به دیتا را Processor میدهد.

**INPUT:** 

Write: integer=> if write == 0 => read data from cache else write data to cache

Datain: memory\_block

Addr: 11Bits: std\_logic\_vector

**OUTPUT:** 

Dataout: 32Bits: std\_logic\_vector

Cache\_miss: 1Bit => 0 => found, 1=>miss

Done: integer

Architecture:

همانطور که در داک گفته شد باید دو مدل cache را پیاده سازی کنیم که یکی directed و دیگری

2-way میباشد.

7

## 1) Directed:

کم ارزشترین دو بیت آدرس برای byte offset میگذاریم که دلیل آن 4بایتی بودن wordهاست. همچنین cache هربلاک دو word است، پس سومین بیت کم ارزش برای نمایش آن است. همچنین tag است. میگیرد، پس به 5 بیت برای نمایش آن ( بیت 3 تا 7 ) نیاز داریم. پس 3بیت باقی مانده برای tag است.

اگر write برابر یک باشد، عمل write را انجام میدهیم. یعنی در سطری که با index مشخص شده valids برابر یک باشد، عمل Tag Address ،tag را مینویسیم و در آرایه valids مربوطه را 1 میکنیم.

اگر write برابر صفر باشد، عمل read را انجام میدهیم. یعنی اگر tagیی که از آدرس استخراج کردیم با cache برابر باشد و valid bit باشد، word موردنظر از خانه cache برابر باشد و tag خانه word برابر باشد و cache برابر باشد و cache باشد، word offset را صفر میکنیم. اگر داده موردنظر پیدا cache بیدا و cache بیدا داریم.

حال که اجرای این کامپوننت تمام شده است، done را تغییر میدهیم و خارج میشویم.

### 2) 2-Way

کم ارزشترین دو بیت آدرس برای byte offset میگذاریم که دلیل آن 4بایتی بودن wordهاست. همچنین cache هربلاک دو word است، پس سومین بیت کم ارزش برای نمایش آن است. همچنین 2-way میگیرد که به دلیل 2-way بودن، 16ست داریم که با 4بیت برای نمایش آن ( بیت 3 تا 6 ) نیاز داریم. پس 4بیت باقی مانده برای tag است.

چون در اینجا از روش 2 way استفاده میکنیم و 32 Entry نیز داریم، 16ست داریم که هرکدام از این ستها 2 سلول دارد که 0 و 1 نامگذاری میشوند. برای مشخص کردن Setی که باید برای نوشتن درآن به آنجا برویم از index و برای تعیین اینکه در کدام سلول بنویسیم از counter استفاده میکنیم و هرکدام از ستها یک counter ذخیره میشوند. که

هر way یی tag متناظر با خود را دارد که در یک آرایه نگهداری میشود. تگهای مربوط به way0 در tags0 و تگ های مربوط به way0 در tags1 نگهداری میشوند.

اگر write برابر یک باشد، کاری که انجام میدهیم write است. حال با توجه به (counters(index) که مشخص کننده یکی از سلولهای ما ( یک way خاص ) است، حال که مکان آن مشخص شد، مشخص که از ورودی گرفته شده داخل (index) و way(i)(index) که از آدرس استخراج شد، داخل (tag i) و way(i) را یک میکنیم. در آخر tag(i)(index) را یکی زیاد کرده و به دلیل ۲-way بودن بر 2 باقیمانده میگیریم.

اگر write برابر صفر باشد، باید عمل read انجام دهیم که در آن چک میکنیم gagیی که از آدرس write برابر صفر باشد، باید عمل valid bit نیز 1 باشد، word موردنظر از خانه استخراج کردیم با tag در ست موردنظر برابر بوده و valid bit نیز 1 باشد، word offset از خانه way(i) way(i) را با way(i) باشد، cache\_miss را یک میگذاریم.

حال که اجرای این کامپوننت تمام شده است، done را تغییر داده و خارج میشویم.

# بخش Main Memory:

در دو صورت به این بخش مراجعه میشود.

- 1- TLB Hit => Cache Miss => finding data and writing to cache
- 2- TLB Miss => Page Table Hit => TLB Update => Cache Miss => finding data and writing to cache
- 3- TLB Miss => Page Table Miss => Hard-Disk => Writing to RAM

**INPUT:** 

W\_bit: 1Bit => 0 => read from memory and write in cache else write from hard-disk in memory

Ph\_Add: 11Bits: std\_logic\_vector

Write\_data\_from\_disk: page\_type

**OUTPUT:** 

Read\_data: memory\_block

Written\_ppn: integer

Done:integer

در داک گفته شده RAM از 512 ورد تشکیل شده است.

سایز page table به صورت

 $(4+1)*2^9/2^3*2^2 = 5*2^4 = 80$  word

به دست می آید.

این سایز برای page table است و برای بدست آوردن فضای ذخیره سازی دیتا در RAM

512 - 80 = 432 word

انجام میدهیم. حال برای بدست آوردن تعداد pageهایی که در این فضای باقیمانده جا میگیرد،

432/80 = 13

را انجام میدهیم. پس 13پیج داخل RAM جای میگیرد.

چون Page offset نیاز داریم. از آنجایی که 16 بیت برای نمایش Page offset نیاز داریم. از آنجایی که 16 پیج در RAM موجود است، پس 4بیت برای نشان دادن پیج یا همان PPN کافی است.

اگر write برابر یک شد، عمل write را انجام میدهیم.

به این صورت که در اولین page خالی RAM که با Counter مشخص میشود دیتایی که از دیسک آمده را مینویسیم. سپس ppn را با استفاده از counter مقداردهی میکنیم (چون counter شماره ppageی که دیتا در آن ذخیره شده را دارد و ppn نیز همین کار را میکند، اینکار را انجام میدهیم ).

همچنین برای اطلاع کنترلر برای شماره pageی که دیتا در آن ذخیره شده، counter را در محین برای اطلاع کنترلر برای شماره counter یک زیاد کرده و به دلیل 13پیجی بودن RAM به 13 مود میگیریم.

در ادامه به دلیل بهینهتر شدن کد عمل READ را انجام میدهیم که از دوباره صدا زدن این کامپوننت جلوگیری کنیم.

نحوه کار به صورت استخراج page دلخواه توسط (ppn) است ( چون ppn شماره page دلخواه ماره page دلخواه ما را داراست). چون هر page 20 ورد، پس هر page 16 بلاک دارد که با ما را داراست). چون هر page 20 ورد، پس هر page 16 بلاک دارد که با ما را داراست). چون هر bysical (5 downto 2) block\_offset را میریزیم. 2 بیت کم ارزش برای byte offset است.

بلاک موردنظر را با استفاده از خانه block\_offsetم RAM استخراج کرده و به خروجی read\_data میدهیم.

حال که اجرای این کامپوننت تمام شده است، done را یک میکنیم و خارج میشویم.

# بخش hard-disk:

اگر RAM خطای Page Fault دهد، باید یک page جدید از hard-disk بیاوریم و داخل آن قرار دهیم.

**INPUT:** 

call\_hd:integer

S\_add: 9Bits: std\_logic\_vector

**OUTPUT:** 

Page: page\_type

Done: integer

Architecture:

تغيير مقدار call\_hd باعث شروع process ميشود.

با استفاده از s\_add، عضو s\_add م hard-disk براى ريترن به خروجي page داده ميشود.

حال که اجرای این کامپوننت تمام شده است، done را یک میکنیم باقیمانده بر 2 گرفته و خارج میشویم.

# بخش Controller:

کنترلر نقش هسته مرکزی پروژه ما را برعهده دارد. به این صورت که ورودیهای هر کامپوننت را مشخص کرده و مشخص میکند خروجی که یک کامپوننت میدهد باید به کدام کامپوننت برود.

همچنین وظیفه ترتیب شروع کامپوننتها و مدیریت شروع شدن یک کامپوننت بعد از تمام شدن کامپوننت قبلی را برعهده دارد.

وظیفه مشخص کردن نوع cache و TLBی که در ساختار Controller را نیز برعهده دارد.

#### **INPUT:**

tlb\_version: integer:=1

cache\_version : integer := 1


#### **OUTPUT:**

Output: 32Bits: std\_logic\_vector

#### Architecture:

از تمام entityهایی که ساختیم یک کامپوننت در Controller میسازیم. سپس از هریک Object گرفته و با سیگنالهایی که از پیش ساختهایم مقداردهی/مقادیرشان را ذخیره میکنیم.

همه کامپوننتها موازی باهم درحال ران شدن هستند و با تغییر یک المان از آرگومانشان دوباره ران میشوند.



در ابتدا CPU تعدادی Virtual Address را تولید میکند. حال با استفاده از کامپوننتهایی که ساختیم، آن آدرسها را یکی یکی به TLB میدهیم.

حال در TLB هستیم. اگر TLB\_HIT = 1 شود، TLB\_Miss = 0 شود، دیتا را به پراسسور ورودی Cache\_Miss = 0 هستیم. اگر Cache\_Miss = 0 شود، دیتا را به پراسسور برمیگردانیم و کار تمام میشود. در غیر این صورت با Physical Addressدیتا به سراغ Physical Address میرویم. چون Physical Address را داریم پس حتما Main Memory دیتا ما را دارد. حال دیتا را به میرویم. چون Physical Address را داریم پس حتما Cache باز میگردانیم و در آن مینویسیم و از آنجا دیتا را به پراسسور میدهیم.

اگر در miss TLB داشتیم، به سراغ Page Table میرویم. اگر در اینجا با توجه به miss TLB دیتای موردنظر یافت شد، آن را به TLB میبیریم و TLB را آپدیت کرده و روند پاراگراف قبل را انجام میدهیم. درغیر این صورت با استفاده از OS Fault Handler پیج موردنظر را از hard-disk بازگردانده و در RAM مینویسیم. حال در ادامه آدرسی که در RAM نوشتیم را در TLB و TLB را آپدیت کرده و مطابق پاراگراف اول کار را ادامه میدهیم.