

## **Computer Architecture**

HW6 - G14

Mohammad Bahrami & Navid Raeeszadeh

## گزارش سوال اول:

طبق جدول 7.7 كتاب مقدار تاخير 120 پيكوثانيه است.

الف)كاهش بيست درصدى: 96 پيكوثانيه .

**Table 7.7** Delay of circuit elements

Element	Parameter	Delay (ps)
Register clk-to-Q	$t_{pcq}$	40
Register setup	$t_{setup}$	50
Multiplexer	$t_{mux}$	30
AND-OR gate	$t_{AND ext{-}OR}$	20
ALU	$t_{ALU}$	120
Decoder (control unit)	$t_{dec}$	25
Extend unit	$t_{ext}$	35
Memory read	$t_{mem}$	200
Register file read	$t_{RFread}$	100
Register file setup	$t_{RFsetup}$	60

فرمول محاسبه كلاك پردازنده پايپ لاين:

$$T_{c\_pipelined} = max \begin{bmatrix} t_{pcq} + t_{mem} + t_{setup} & Fetch \\ 2(t_{RFread} + t_{setup}) & Decode \\ t_{pcq} + 4t_{mux} + t_{ALU} + t_{AND-OR} + t_{setup} & Execute \\ t_{pcq} + t_{mem} + t_{setup} & Memory \\ 2(t_{pcq} + t_{mux} + t_{RFsetup}) & Writeback \end{bmatrix}$$

$$(7.5)$$

مقدار کلاک سایکل پردازنده پایپ لاین به اندازه ی طولانی ترین استیج پایپ لاین است.

Fetch = 40 + 200 + 50 = 290 ps

Decode = 2\*(100 + 50) = 300 ps

Execute = 40 + 4\*30 + 96 + 20 + 50 = 326 ps

Memory = 40 + 200 + 50 = 290 ps

Writeback = 2\*(40 + 30 + 60) = 260 ps

طولانی ترین استیج همان استیج Execute باقی ماند ولی تاخیر آن 24 تا کاهش پیدا کرد و به 326 پیکوثانیه رسید که این مقدار تاخیر برابر Tc\_pipeline خواهد بود.

ب) افزایش 20 درصدی: 144 پیکوثانیه

تنها استیجی که تغییر خواهد کرد Execute خواهد بود چون مقدار ALU تنها در این استیج تاثیر گذار است.

Execute = 40 + 4\*30 + 144 + 20 + 50 = 374 ps

مقدار Tc pipeline برابر با 374 پیکوثانیه خواهد بود.

گزارش سوال دوم:

```
Addi
      s0, zero, 24
addi
      s1, zero, 16
      t0, s0, s1
sub
      t1, 2(t0)
lw
      t2, t1, 63
ori
lw
      s2, 0(t2)
      t1, s2, 27
xori
      t1, 0(s1)
SW
```

از سیکل پنجم شروع می شود، هر کدام از دستورات addi و ori و ori در طی یک سیکل ساعت انجام میشوند ولی دستور الا stall در طی دو سیکل انجام میشود. پس مجموعا در 10 سیکل ساعت انجام میشود (هر خط یک سیکل، ۱۷ ها در دو سیکل) پس مجموعا 14 سیکل طول خواهد کشید که cpi برنامه با مشت دستور می شود (8 / 14). Cpi = 1.75

## گزارش سوال سوم:


هنگامی که hazard را هندل نمی کنیم کلا دستور اشتباه فهمیده می شود و خروجی ها تماما نادرست می شوند. هزارد های بوجود آمده هنگام MAW رخ خواهند داد. بدون کنترل هزارد با فورواردینگ، در هنگام کامپایل عبارت nop قرار داده نمی شود، بنابراین خروجی های ما نادرست خواهند بود.

جهت هندل کردن هزارد از روش forwading استفاده کرد، به این صورت که دیتاها را از باسهای درونی به استیجهای اجرا میفرستیم. برای دستوری مانند ۱۷ هم که استفاده از روش forwarding امکان پذیر نیست از stalling استفاده میکنیم و بدین ترتیب latency آن دو سیکل خواهد شد.

در تصاویر زیر از خروجیها، با قابلیت رفع مخاطره و حالت درست آن با forwarding نمایش داده می-شود.

مقادیر درست و مطابق انتظار so و t3 با forwarding رفع مخاطره

Pipeline diagra	am												?	>
							ž	of rec	orded	cycles	can be	chang	ed in s	etting
	0	1	2	3	4	5	6	7	8	9	10	11	12	13
addi x5 x0 2	IF	ID	EX	MEM	WB									
xori x6 x5 5		IF	ID	EX	MEM	WB								
w x8 -1736 x6			IF	ID	EX	MEM	WB							
c.fldsp x0 0				IF	ID	92	EX	MEM	WB					
sub x7 x9 x5					IF	321	ID	2	EX	MEM	WB			
or x28 x9 x7							IF	=	ID	EX	MEM	WB		
sw x28 4 x6									IF	ID	EX	MEM	WB	



x8 s0 0x000000000 x28 t3 0x0000001d

مقدار نادرست ذخیره شده در SO و t3 بدون کنترل هزارد رخ داده

برای بخش ب، همانگونه که در شکل مشخص شده در 5 جا به forwarding نیاز داشتیم، در دستورات (addi – xori – sub – or) و از آنجایی که فورواردینگ برای |w| امکانپذیر نمیباشد، برای |w| هم از stall استفاده میکنیم و چون دو دستور |w| داریم بنابراین به دو دستور |w| احتیاج داریم.

