



Computer Architecture

HW6 – G14

Mohammad Bahrami & Navid Raeeshzadeh

گزارش سوال اول:

طبق جدول 7.7 کتاب مقدار تاخیر 120 پیکوثانیه است.

الف) کاهش بیست درصدی: 96 پیکوثانیه .

[Type here]

Table 7.7 Delay of circuit elements

Element	Parameter	Delay (ps)
Register clk-to-Q	t_{pcq}	40
Register setup	t_{setup}	50
Multiplexer	t_{mux}	30
AND-OR gate	t_{AND-OR}	20
ALU	t_{ALU}	120
Decoder (control unit)	t_{dec}	25
Extend unit	t_{ext}	35
Memory read	t_{mem}	200
Register file read	t_{RFread}	100
Register file setup	$t_{RFsetup}$	60

فرمول محاسبه کلاک پردازنده پایپ لاین:

$$T_{c_pipelined} = \max \left[\begin{array}{l} t_{pcq} + t_{mem} + t_{setup} \\ 2(t_{RFread} + t_{setup}) \\ t_{pcq} + 4t_{mux} + t_{ALU} + t_{AND-OR} + t_{setup} \\ t_{pcq} + t_{mem} + t_{setup} \\ 2(t_{pcq} + t_{mux} + t_{RFsetup}) \end{array} \begin{array}{l} \text{Fetch} \\ \text{Decode} \\ \text{Execute} \\ \text{Memory} \\ \text{Writeback} \end{array} \right] \quad (7.5)$$

مقدار کلاک سایکل پردازنده پایپ لاین به اندازه ی طولانی ترین استیج پایپ لاین است.

$$\text{Fetch} = 40 + 200 + 50 = 290 \text{ ps}$$

$$\text{Decode} = 2 \cdot (100 + 50) = 300 \text{ ps}$$

$$\text{Execute} = 40 + 4 \cdot 30 + 96 + 20 + 50 = 326 \text{ ps}$$

$$\text{Memory} = 40 + 200 + 50 = 290 \text{ ps}$$

$$\text{Writeback} = 2 \cdot (40 + 30 + 60) = 260 \text{ ps}$$

طولانی ترین استیج همان استیج Execute باقی ماند ولی تاخیر آن 24 تا کاهش پیدا کرد و به 326 پیکوثانیه رسید که این مقدار تاخیر برابر Tc_pipeline خواهد بود.

ب) افزایش 20 درصدی: 144 پیکوثانیه

تنها استیجی که تغییر خواهد کرد Execute خواهد بود چون مقدار ALU تنها در این استیج تاثیر گذار است.

$$\text{Execute} = 40 + 4 \cdot 30 + 144 + 20 + 50 = 374 \text{ ps}$$

مقدار Tc_pipeline برابر با 374 پیکوثانیه خواهد بود.

گزارش سوال دوم:

```

Addi    s0, zero, 24
addi    s1, zero, 16
sub      t0, s0, s1
lw       t1, 2(t0)
ori      t2, t1, 63
lw       s2, 0(t2)
xori     t1, s2, 27
sw       t1, 0(s1)

```

از سیکل پنجم شروع می‌شود، هر کدام از دستورات addi و sub و ori و xori در طی یک سیکل ساعت انجام میشوند ولی دستور lw به دلیل stall در طی دو سیکل انجام میشود. پس مجموعاً در 10 سیکل ساعت انجام میشود (هر خط یک سیکل، lw ها در دو سیکل) پس مجموعاً 14 سیکل طول خواهد کشید که cpi برنامه با هشت دستور می‌شود $(14 / 8) = 1.75$ Cpi

گزارش سوال سوم:


هنگامی که hazard را هندل نمی‌کنیم کلاً دستور اشتباه فهمیده می‌شود و خروجی‌ها تماماً نادرست می‌شوند. هزاردهای بوجود آمده هنگام RAW رخ خواهند داد. بدون کنترل هزارده با فورواردینگ، در هنگام کامپایل عبارت nop قرار داده نمی‌شود، بنابراین خروجی‌های ما نادرست خواهند بود.


[Type here]

جهت همدل کردن هزارد از روش forwarding استفاده کرد، به این صورت که دیتاها را از باس‌های درونی به استیج‌های اجرا میفرستیم. برای دستوری مانند lw هم که استفاده از روش forwarding امکان پذیر نیست از stalling استفاده میکنیم و بدین ترتیب latency آن دو سیکل خواهد شد.

در تصاویر زیر از خروجی‌ها، با قابلیت رفع مخاطره و حالت درست آن با forwarding نمایش داده می‌شود.

مقادیر درست و مطابق انتظار s0 و t3 با forwarding و رفع مخاطره






x8	s0	0x00000000	x28	t3	0x0000001d
----	----	------------	-----	----	------------

مقدار نادرست ذخیره شده در s0 و t3 بدون کنترل هزارد رخ داده

برای بخش ب، همان‌گونه که در شکل مشخص شده در 5 جا به forwarding نیاز داشتیم، در دستورات (addi – xori – sub – or) و از آنجایی که فورواردینگ برای lw امکان‌پذیر نمی‌باشد، برای lw هم از stall استفاده می‌کنیم و چون دو دستور lw داریم بنابراین به دو دستور lw احتیاج داریم.

[Type here]



[Type here]