گزارش پروژه نهایی معماری کامپیوتر محمد بهرامی و نوید رئیس زاده - گروه 14

توضیحات جزئیات پیاده سازی:

برای پیاده سازی پردازنده Multi-cycle microprogrammed بزرگترین چالش نحوه پیاده سازی ماژول controller بود و در پیاده سازی datapath چالش خاصی نبود و به وضوح در مرجع هریس به این قضیه پرداخته شده بود.

alژول controller :

در حالت عادی یک پردازنده مولتی سایکل توسط یک Finite State Machine کنترل میشود اما در اینجا باید به جای آن از روش micro-programmed استفاده کرد و هر اینستراکشن توسط تعدادی میکرواینستراکشن که در یک ROM ذخیره شده اند اجرا شود.

قالب كلى كلمه كنترلى ريزدستورالعمل


پیشنهاد می شود ریزدستورالعمل ها تحت قالب کلی ریزدستورالعمل های افقی (شکل 19.12 مرجع استالینگز) ساماندهی و در حافظه کنترلی ۴۲۲ مخیره شوند. در صورت نیاز به تغییر، با ذکر دلیل انجام شود. با توجه بهاین که برای حافظه ROM کنترلی ۴۲۰ خط در نظر گرفته شده است، ۵ بیت برای آدرس ریزدستورالعمل بعدی اختصاص می یابد.

Control Signals										Branch Condition				Branch Target
pcwrite	regwrite	memwrite	irwrite	adrsrc	resultsrc [1:0]	alusrca [1:0]	alusrcb [1:0]	immsrc [1:0]	alucontrol [2:0]	OP	Funct3	Funct7b5	zero	Micro-instruction Address [4:0]

تغییرات نسبت به CW ای که در صورت پروژه مشاهده میشود:

به جای alucontrol مقدار aluop را ذخیره میکنیم چون مقدار alucontrol به ازای هر دستور R-type و R-type به جای alucontrol مقدار و این موجب میشود که تعداد Control Word هایی که در ROM ذخیره می کنیم زیاد شود و همچنین هندل کردن next Instruction ها سخت می شود.

مقادیر Branch Condition نیز به عنوان ورودی ماژول داده میشوند و نیازی به ذخیره کردنشان نیست و اینکه مقدار zero بستگی به نوع اینستراکشن ندارد و به سورس رجیستر های آن اینستراکشن مربوط است. مقدار pcwrite نیز گاهی به مقدار zero مربوط است (در beq):




پس در CW مقادیر Branch و PCUpdate نگه داشته میشوند و بعد از خواندن مقدارشان از ROM وارد این مدار ساده میشوند تا مقدار PCWrite مشخص شود.

در نهایت CW ما 21 بیتی خواهد بود.

16 بیت سیگنال های کنترلی و 5 بیت آدرس میکرواینستراکشن بعدی.

ساختار تعیین next microinstruction:




در این ساختار نیز یک تغییر میدهیم

به جای به علاوه یک کردن آدرس یک ورودی دیگر به مالتیپلکسر میدهیم برای هندل کردن استیت Decode که بعد از خودش به 5 استیت دیگر میرود اما با ساختار بالا از هر میکرواینستراکشن میتوان به دو حالت بعد رفت

راه حل:

در استیت دیکود باید بتوانیم قادر باشیم آدرس 5 استیت بعدیش رو مشخص کنیم آدرس های ما 5 بیتی هستن




اگه به آپکد ها دقت کنیم که شرط ترنزیشن هستن متوجه میشویم که 5 بیت پر ارزش آن ها یونیک هستن و دو بیت کم ارزش همه 11 هستن

از این 5 بیت به عنوان آدرس میکرواینستراکشن بعدی استفاده میکنیم در بقیه استیت ها هم آدرس بعدی را در CW ذخیره میکنیم و حالا بین این دو مقدار با یک مالتیپلکسر انتخاب میکنیم که اگر در استیت Decode بودیم مقدار 5 بیت بالایی opcode انتخاب شود(مقدار نکست را برای CW خود این میکرو اینستراکشن برابر آدرس خودش قرار میدهیم که البته در هر صورت انتخاب نمیشود و اهمیتی ندارد چه باشد!) وگرنه نکست استیت. نکته : برای MemAdr دو حالت پیش می آید که مقادیر سیگنال های کنترلی یکسان خواهند بود و فقط در ROM دو بار دیگر برای W .

مقدار اولیه Control Address Register برابر آدرس استیت Fetch خواهد بود.

سیگنال های کنترلی هر میکرواینستراکشن را بر اساس شکل های 32 34 36 38 40 40 فصل هفت به دست می آوریم و در رام ذخیره میکنیم.




در قسمت کامنت شده میکرواینستراکشن بعدی مشخص شده است.

با دادن آدرس ذخیره شده در CAR به رام CW را در بافر CBR ذخیره میکنیم و آدرس بعدی و سیگنال های کنترلی را به دست می آوریم

assign {PCUpdate , Branch, RegWrite, MemWrite, IRWrite, AdrSrc, ResultSrc, ALUSrcA, ALUSrcB, ImmSrc, ALUOp, nextAddress} = CBR;

حاصل شبیه سازی controller :



پیاده سازی datapath :

در این مرحله به چالش خاصی برنخوردیم بر اساس شکل 27 فصل هفت طراحی رو انجام دادیم

روند کار بسیار مشابه طراحی دیتاپث در تمرین چهارم برای پردازنده single-cycle بود و ماژول ها آماده بودن و کدشون رو در اختیار داشتیم.




Figure 7.27 Complete multicycle processor

تفاوت بزرگ وجود تنها یک مموری هست که خروجی های دیتاپث به آن متصل میشوند و تعدادی رجیستر که مقادیر رو برای اجرای سایکل بعدی داخل خودشون نگه میدارن

تغيير يافته شكل 63 فصل 7 :

