

# **Computer Architecture**

**HW4 Report** 

G14 (Mohammad Bahrami & Navid Raeiszadeh)

### سوال دوم:

برای اضافه کردن سه دستور addi , jal, jalr کافی است datapath وcontroller رو مانند شکل سوال یک تغییر داد.

کد هایی که در منبع هریس برای مدل HDL پردازنده single cycle بود رو کپی کرده و تغییرات لازم رو اعمال میکنیم.

### ماژول top:

بدون تغییر باقی میماند.

#### ماژول riscvsingle :

```
module riscvsingle( input logic clk, reset,
                          output logic [31:0] PC,
                          input logic [31:0] Instr,
                          output logic MemWrite,
                          output logic [31:0] ALUResult, WriteData,
                          input logic [31:0] ReadData);
         logic ALUSrc, RegWrite, Jump, TargetCtrl, Zero;
         logic [1:0] ResultSrc, ImmSrc;
         logic [2:0] ALUControl;
11
12
         controller c(
                          Instr[6:0], Instr[14:12], Instr[30], Zero,
13
                          ResultSrc, MemWrite, PCSrc,
14
                          ALUSrc, RegWrite, Jump, TargetCtrl,
15
                          ImmSrc, ALUControl);
17
         datapath dp(
                          clk, reset, ResultSrc, PCSrc,
18
                          ALUSrc, TargetCtrl, RegWrite,
19
                          ImmSrc, ALUControl,
                          Zero, PC, Instr,
21
                          ALUResult, WriteData, ReadData);
22
23
     endmodule
```

سیگنال TargetCtrl که در سوال یک به عنوان سلکت مالتیپلکسر اضافه شده بود را به کد نیز اضافه میکنیم.

### ماژول imem:

آدرس فایل تکست ماشین کد دستورالعمل هارا در readmemh قرار میدهیم.

#### ماژول dmem:

بدون تغيير.

### ماژول controller:

```
module controller( input logic [6:0] op,
                    input logic [2:0] funct3,
                    input logic funct7b5,
                    input logic Zero,
                    output logic [1:0] ResultSrc,
                    output logic MemWrite,
                    output logic PCSrc, ALUSrc,
                    output logic RegWrite, Jump, TargetCtrl,
                    output logic [1:0] ImmSrc,
                    output logic [2:0] ALUControl);
    logic [1:0] ALUOp;
    logic Branch;
    maindec md( op, ResultSrc, MemWrite, Branch,
                ALUSrc, RegWrite, Jump, ImmSrc, ALUOp, TargetCtrl);
    aludec ad( op[5], funct3, funct7b5, ALUOp, ALUControl);
    assign PCSrc = Branch & Zero | Jump;
endmodule
```

سیگنال TargetCtrl را به main decoder میدهیم.

```
module datapath(input logic clk, reset,
                input logic [1:0] ResultSrc,
                input logic PCSrc, ALUSrc, TargetCtrl,
                input logic RegWrite,
                input logic [1:0] ImmSrc,
                input logic [2:0] ALUControl,
                output logic Zero,
                output logic [31:0] PC,
                input logic [31:0] Instr,
                output logic [31:0] ALUResult, WriteData,
                input logic [31:0] ReadData);
    logic [31:0] PCNext, PCPlus4, PCTarget;
    logic [31:0] ImmExt;
    logic [31:0] SrcA, SrcB;
    logic [31:0] Result;
    logic [31:0] TargetWire;
   // next PC logic
    flopr #(32) pcreg(clk, reset, PCNext, PC);
    adder pcadd4(PC, 32'd4, PCPlus4);
    mux2 #(32) targetmux(SrcA, PC, TargetCtrl, TargetWire);
    adder pcaddbranch(TargetWire, ImmExt, PCTarget);
    mux2 #(32) pcmux(PCPlus4, PCTarget, PCSrc, PCNext);
    regfile rf( clk, RegWrite, Instr[19:15], Instr[24:20],
                Instr[11:7], Result, SrcA, WriteData);
    extend ext(Instr[31:7], ImmSrc, ImmExt);
   // ALU logic
    mux2 #(32) srcbmux(WriteData, ImmExt, ALUSrc, SrcB);
    alu alu(SrcA, SrcB, ALUControl, ALUResult, Zero);
    mux3 #(32) resultmux( ALUResult, ReadData, PCPlus4,
                            ResultSrc, Result);
endmodule
```

تغییر اصلی در دیتاپث اینجا اعمال شده که بین PC و SrcA یک مقدار برای جمع شدن با آفست انتخاب میشود که SrcA برای دستور jalr هست.

#### ماژول maindecoder .

```
module maindec( input logic [6:0] op,
                     output logic [1:0] ResultSrc,
                     output logic MemWrite,
                     output logic Branch, ALUSrc,
                     output logic RegWrite, Jump,
                     output logic [1:0] ImmSrc,
                     output logic [1:0] ALUOp,
                     output logic TargetCtrl);
         logic [11:0] controls;
         assign {RegWrite, ImmSrc, ALUSrc, MemWrite,
10
11
                 ResultSrc, Branch, ALUOp, Jump, TargetCtrl} = controls;
12
         always comb
13
             case(op)
14
15
                 7'b0000011: controls = 12'b1 00 1 0 01 0 00 0 1; // lw
                 7'b0100011: controls = 12'b0 01 1 1 00 0 00 0 1; // sw
16
                 7'b0110011: controls = 12'b1_xx_0_0_00_0_10_0_1; // R-type
17
                 7'b1100011: controls = 12'b0_10_0_0_0_1_01_0_1; // beq
18
19
                 7'b0010011: controls = 12'b1_00_1_0_00_0_10_0_1; // I-type ALU
20
                 7'b1101111: controls = 12'b1 11 0 0 10 0 00 1 1; // jal
21
                 7'b1100111: controls = 12'b1 00 0 0 10 0 00 1 0; // jalr
22
23
                 default: controls = 12'bx xx x x xx x xx x xx x; // ???
24
             endcase
     endmodule
```

سیگنال TargetCtrl را به controls کانکت میکنیم و که در این صورت سیگنال TargetCtrl دوازده بیتی خواهد شد و بیت آخر مربوط به TargetCtrl خواهد بود.

جدول درستی در سوال یک آورده شده است.

### ماژول aludec :

```
module aludec( input logic opb5,
                input logic [2:0] funct3,
                input logic funct7b5,
                input logic [1:0] ALUOp,
                output logic [2:0] ALUControl);
    logic RtypeSub;
    assign RtypeSub = funct7b5 & opb5; // TRUE for R-type subtract
    always comb
        case(ALUOp)
            2'b00: ALUControl = 3'b000; // addition
            2'b01: ALUControl = 3'b001; // subtraction
            default: case(funct3) // R-type or I-type ALU
                        3'b000: if (RtypeSub)
                                    ALUControl = 3'b001; // sub
                                else
                                     ALUControl = 3'b000; // add, addi
                        3'b010: ALUControl = 3'b101; // slt, slti
                        3'b110: ALUControl = 3'b011; // or, ori
                        3'b111: ALUControl = 3'b010; // and, andi
                        default: ALUControl = 3'bxxx; // ???
                    endcase
        endcase
endmodule
```

بدون تغيير.

### ماژول flopenr و flopr:

هر دو بدون تغییر.

### ماژول های mux2, mux3 :

بدون تغيير.

### ماژول extend:

بدون تغيير

```
module extend( input logic [31:7] instr,
                input logic [1:0] immsrc,
                output logic [31:0] immext);
    always comb begin
        case(immsrc)
            2'b00: immext = {{20{instr[31]}}, instr[31:20]};
            2'b01: immext = {{20{instr[31]}}}, instr[31:25],
                                instr[11:7]};
            2'b10: immext = {{20{instr[31]}}}, instr[7],
                                instr[30:25], instr[11:8], 1'b0};
            2'b11: immext = {{12{instr[31]}}, instr[19:12],
                                instr[20], instr[30:21], 1'b0};
            default: immext = 32'bx; // undefined
        endcase
    end
endmodule
```

### ماژول adder:

بدون تغيير.

ماژول regfile :

ورودی های a1.a2,a3 باشند که در کد کتاب ۶ بیتی بودند.

ماژول alu :

```
module alu (input logic [31:0] SrcA, SrcB,
           input logic [2:0] ALUControl,
            output logic [31:0] ALUResult,
            output logic Zero);
   always comb begin
        case(ALUControl)
           3'b000: ALUResult = SrcA + SrcB;
           3'b001: ALUResult = SrcA - SrcB;
           3'b010: ALUResult = SrcA & SrcB;
           3'b011: ALUResult = SrcA | SrcB;
           3'b101: ALUResult = SrcA < SrcB;
           default: ALUResult = 32'bx;
        endcase
   end
   assign Zero = ALUResult == 0;
endmodule
```

۵ دستور مورد نیاز پردازنده که در جدول کتاب هم آمده است را پیاده سازی میکنیم.

## تست بنچ:

در این تست فایل riscvtest.txt که حاوی ماشین کد کد اسمبلی مورد نظر ما میباشد را خوانده و اگر پس از اتمام خواندن در خانه ۱۰۰ مموری مقدار ۲۵ رایت شده باشد موفقیت آمیز خواهد بود.

```
module testbench();
    logic clk;
    logic reset;
   logic [31:0] WriteData, DataAdr;
    logic MemWrite;
    top dut(clk, reset, WriteData, DataAdr, MemWrite);
    initial
        begin
            reset <= 1; # 22; reset <= 0;
    end
    always
        begin
            clk <= 1; # 5; clk <= 0; # 5;
    end
    // check results
    always @(negedge clk)
        begin
            if(MemWrite) begin
                if(DataAdr === 100 & WriteData === 25) begin
                    $display("Simulation succeeded");
                    $stop;
            end else if (DataAdr !== 96) begin
                $display("Simulation failed");
                $stop;
            end
        end
    end
endmodule
```


تغییری نسبت به کد کتاب نداشته است.

## كد اسمبلى:

```
1 main:
          addi x2, x0,5 \#x2 = 5 0 00500113
 2
           addi x3, x0, 12 # x3 = 12 4 00C00193
 3
           addi x7, x3, -9 \# x7 = (12 - 9) = 3 8 FF718393
 4
           or x4, x7, x2 # x4 = (3 \text{ OR } 5) = 7 C 0023E233
 5
           and x5, x3, x4 \# x5 = (12 AND 7) = 4 10 0041F2B3
 6
           add x5, x5, x4 \# x5 = 4 + 7 = 11 14 004282B3
 7
           beq x5, x7, end #shouldn't be taken 18 02728863
 8
           slt x4, x3, x4 # x4 = (12 < 7) = 0 1C 0041A233
 9
           jalr ra, x3,28# should be taken. jump to around label and link the next line.
10
           j done # will be executed after line (jalr x0, ra, 0)
11 around: slt x4, x7, x2 # x4 = (3 < 5) = 1 28 0023A233
12
           add x7, x4, x5 # x7 = (1 + 11) = 12 2C 005203B3
13
           sub x7, x7, x2 # x7 = (12 - 5) = 7 30 402383B3
14
           sw \times 7, 84(\times 3) \# [96] = 7 34 0471AA23
15
           lw x2, 96(x0) #x2 = [96] = 7 38 06002103
16
           add x9, x2, x5 \# x9 = (7 + 11) = 18 3C 005104B3
           jal x3, end # jump to end, x3 = 0x44 40 008001EF
17
           addi x2, x0,1 #shouldn't execute 44 00100113
19 end:
           add x2, x2, x9 \# x2 = (7 + 18) = 25 48
20
           sw x2, 100(x0) # [100] = 25 0221A023
21
           jalr x0, ra, 0 # should be taken and go to line (j done) and not falling into infinite loop trap
22 loop:
          beq x0, x0, loop # infinite loop. shouldn't be executed
23 done:
          addi x0, x0, 0 # the end
```

در اینجا در خط ۹ م برنامه با استفاده از دستور jalr مقدار رجیستر X3 که ۱۲ میباشد را با ۲۸ جمع کرده تا به PC به مقدار ۴۰ برسد که آدرس شروع لیبل around است و ازین به بعد تا خط ۲۱ مشابه کد کتاب است و پس از رایت کردن مقدار ۲۵ در خانه ۱۰۰ مموری با استفاده از دستور jalr x0, ra, 0 به خط است و پس از رایت کردن مقدار ۵۵ در خانه طیکنیم و اگر jalr به درستی اجرا نشود به لیبل loop جامپ میکنیم و اگر jalr به درستی اجرا نشود به لیبل میرسیم که یک حلقه بی نهایت اجرا میشود.

# شكل موج در سيموليشن:



# توقف اجرا برنامه و موفقیت آمیز بودن:

```
1
     module testbench();
 2
           logic clk;
 3
           logic reset;
           logic [31:0] WriteData, DataAdr;
 4
 5
           logic MemWrite;
           // instantiate device to be tested
 6
 7
           top dut(clk, reset, WriteData, DataAdr, MemWrite);
 8
           // initialize test
 9
           initial
10
               begin
11
                   reset <= 1; # 22; reset <= 0;
12
           end
13
           // generate clock to sequence tests
14
           always
15
     白
               begin
16
                   clk <= 1; # 5; clk <= 0; # 5;
17
           end
           // check results
18
           always @(negedge clk)
19
20
               begin
21
                   if (MemWrite) begin
22
                       if (DataAdr === 100 & WriteData === 25) begin
23
                           $display("Simulation succeeded");
24
                           $stop;
25
                   end else if (DataAdr !== 96) begin
26
                       $display("Simulation failed");
27
                       $stop;
28
                   end
29
               end
30
           end
31
    endmodule
```