## به نام خدا



# آزمایشگاه معماری کامپیوتر

گزارش کار هشتم واحد کنترل ریزبرنامه سازی شده

> **دانشکده مهندسی کامپیوتر** دانشگاه صنعتی شریف

> > پاییز ۱۴۰۱

استاد:

حمید سربازی آزاد


دستیار آموزشی: عطیه یونسی

نویسندگان: احمدرضا خناری نگار عسکری علی نظری

ف	<u>َ</u> هرست
مق	قدمه
	زارش آزمایش بخش ۱ . برنامه ریزی و پیاده سازی micro program memory
نتد	حه گدی د

#### مقدمه

در این آزمایش، واحد کنترلی آزمایش ۷ را با یک واحد کنترلی با قابلیت ریزبرنامه سازی شدن جایگزین می کنیم. به طور کلی برنامه ای که داخل micro program memory قرار می گیرد قابلیت دیکود و اجرای دستورات مختلف را دارد و خود این برنامه که با کمک ریز دستورات نوشته شده با جلو رفتن micro PC اجرا می شود. شمای کلی طراحی واحد کنترلی در شکل ۱ آمده است. همانطور که در این شکل مشخص است، نحوه ی کارکرد مدار به این شکل است که با توجه به خانه ی فعلی micro program پرش می کند. برنامه micro program memory یا به مقدار فعلی micro PC اضافه می شود و یا به آدرس دیگری در micro program memory پرش می کند. برنامه ی نوشته شده در micro program memory به گونه ای است که قابلیت دیکود و اجرای هر کدام از انواع دستورات را دارد.



شكل ١: شماي كلي

# گزارش آزمایش


### micro program memory یاده سازی و پیاده برنامه ریزی و پیاده سازی

با توجه به نیازمندی های ما در این آزمایش، برای هر خانه از micro program memory باید ۱۰ بیت کنترلی در نظر می گیریم. علاوه بر این ۱۰ بیت، به ۵ بیت برای مشخص کردن jump address نیاز داریم. بنابراین برنامه ای که برای اجرای دستورات داخل amicro program memory می نویسیم شامل ۱۶ ریزدستور بوده و مطابق شکل ۲ است. ترتیب سیگنال های کنترلی در خط اول مشخص شده و در حالاتی که Jump داریم تنها در صورتی پرش اتفاق می افتد که بسته به micro Pp-code شرط پرش برقرار باشد یا پرش به صورت Inmp با ۲۰ و راست یا پرش به صورت Jump است با ۲۰ و راست ترین بیت که همان ۲۱۲ مشخص شده است.

برای پیاده سازی micro program memory در نرم افزار Proteus از دو قطعه ی ۲۷۳۲ استفاده می کنیم که هر کدام های ROM با خانه های ۱ بایتی ایجاد می کنند که مورد نیاز ماست. وقت کنید هرچند در عمل با استفاده از این ROM ها می توان تا ۴۰۹۶ ریزدستور داخل micro program memory داشت ما تنها از ۱۶ خانه ی اول استفاده می کنیم که مطابق نیازمندی حداکثر ۲۵۶ ریزدستور گزارش کار است. فایل های باینری part1-memory-microinst.bin و part1-memory-microinst.bin که در پیوست آمده اند به ترتیب مربوط به ۸ بیت اول و دوم micro program memory هستند که دو قطعه ی ۲۷۳۲ با این فایل ها بارگذاری می شوند. همچنین دستورات ۲۷۳۲ با این فایل ها بارگذاری می شوند. همچنین دستورات micro program ریز برنامه micro program به شکل متنی در فایل micro program در پیوست آمده اند. نحوه پیاده سازی واحد کنترلی به شکل ریز برنامه ینیر در شکل ۳ آمده است.

```
-Op2,Op1,Op0,Clock PC,Load PC,Load IR,OE1,OE0|Enable,Load SR (Jmp4..0)
Begin: 0-0,0,0,1,0,1,0,0|0,0
                                (Jump irrelevant -
                                                         00000)
Decode: 1-0,0,1,0,0,0,0,0|0,0
                                (Jump to Branch -
                                                         00111)
Decode: 2-0,1,0,0,0,0,0,0|0,0
                                (Jump to Load/St -
                                                        00100)
Add/Sub:3-1,1,1,0,1,1,0|1,1
                                (Jump to Decode -
Load/St:4-0,1,1,0,0,0,0,0,0|0,0
                                (Jump to Store -
                                                         00110)
       5-1,1,1,1,0,1,0,1|1,0
                                 (Jump to Decode -
                                                         00001)
Store: 6-1,1,1,1,0,1,0,1|0,0
                                (Jump to Decode -
                                (Jump to O/Unc -
Branch: 7-0,1,0,0,0,0,0,0|0,0
                                                         01101)
Branch: 8-0,1,1,0,0,0,0,0|0,0
                                 (Jump to S=1 -
                                                         01011)
       9-1,0,0,0,0,0,0,0|0,0
                                (Jump to Unc -
                                                         10000)
Z=1:
Z!=1: 10-1,1,1,1,0,1,0,0|0,0
                                (Jump to Decode -
                                                         00001)
       11-1,0,1,0,0,0,0,0,0
                                (Jump to Unc -
                                                         10000)
S!=1: 12-1,1,1,1,0,1,0,0|0,0
                                (Jump to Decode
                                                         00001)
0/Unc: 13-0,1,1,0,0,0,0,0|0,0
                                (Jump to Unc -
                                                         10000)
0=1:
       14-1,1,0,0,0,0,0,0|0,0
                                (Jump to Unc -
                                                         10000)
0!=1: 15-1,1,1,1,0,1,0,0|0,0
                                (Jump to Decode -
                                                         00001)
Unc: 16-1,1,1,0,1,0,0,0|0,0
                                (Jump to Begin -
                                                         00000)
```

شکل ۲: برنامه نوشته شده در micro program memory




شکل ۳: پیاده سازی واحد کنترل به شکل ریز برنامه پذیر

### بخش ۲. بررسی صحت عملکرد مدار


جهت بررسی صحت عملکرد مدار، برنامه هایی می نویسیم که یکی از آن ها جمع ۱۰ جمله و دیگری جمع ۵ جمله ی اول فیبوناچی را محاسبه می کنند. همچنین پس از اتمام محاسبه، علاوه بر این که نتیجه در رجیستر R نمایش داده می شود، مدار BIN TBCD نیز خروجی باینری را با کمک دو شمارنده تبدیل به BCD کرده و پس از اتمام تبدیل، نتیجه بر روی سه seven segment نمایش داده می شود. در کدی که در فایل fib.txt نوشته شده قابلیت محاسبه جمع ۱۰ یا ۵ جمله ی اول فیبوناچی وجود دارد. در صورتی که خط mem(05)=00-0-00-00 انتخاب شود دستور پنجم دستور R0 بنجم دستور R0 خواهد بود و مقدار شمارنده ای که تعداد جملات فیبوناچی را مشخص می کند برابر با ۱۰ می شود و اگر دستور R00-0-00-00-00 انتخاب شود دستور پنجم تعداد جملات فیبوناچی را مشخص می کند برابر با ۱۰ می شود و رگر دستور R0 دستور ناین عالی باینری تبدیل شده اند و در صورتی که حافظه ی اول محاسبه می شود. هر دوی این حالات به فایل باینری تبدیل شده اند و در صورتی که با فایل حافظه ی اصلی با فایل و در صورتی که با فایل fib10-memory-program.bin بارگذاری شود حاصل جمع ۱۰ جمله ی اول و در صورتی که با فایل fib5-memory-program.bin بارگذاری شود حاصل جمع ۵ جمله ی اول محاسبه خواهد شد.

نیازمندی تبدیل خروجی به BCD به طور مستقیم در دستور کار نیامده است و برای این کار می توانیم به دو طریق عمل کنیم. روش اول این است که برنامه را به گونه ای بنویسیم که خروجی مستقیما به شکل BCD در ثبات ها محاسبه شود. برنامه ی fib2.txt در ثبات ها محاسبه شود. برنامه ی R و دهگان را پیوست بدین شکل عمل می کند و حاصل جمع A جمله ی اول فیبوناچی را محاسبه کرده و مقدار یکان را در ثبات R و دهگان را در ثبات R می ریزد. از آنجایی که این برنامه که تا حد ممکن نیز بهینه شده دارای R دستور است در حافظه ی دستور ما که با A بیت آدرس پیاده سازی شده قرار نمی گیرد و تعویض آن ساختار تمامی دستورها و معماری پردازنده را تغییر خواهد داد. بنابراین به جای این روش از یک روش دوم استفاده می کنیم.

در روش دوم، از یک شمارنده ی Binary و یک شمارنده ی BCD استفاده می کنیم و با کمک شمارنده ی Binary از حاصلی که در ورودی داده شده است یکی یکی کم می کنیم و به کمک شمارنده ی BCD خروجی را یکی یکی زیاد می کنیم تا مقدار شمارنده ی Binary به صفر برسد. پیاده سازی این مدار در پروتئورس در شکل  $\alpha$  آمده است و حاصل یکان در بیت های 3..0 و عاصل دهگان در بیت های 63..0 آمده است. همچنین ورودی این مبدل، 0..0 است و حاصل دهگان در بیت های 63..0 است و متحال دهگان در بیت های 93..0 است و به رجیستر  $\alpha$  متصل می شود. برای دانستن زمان شروع تبدیل از این نکته استفاده می کنیم که هنگامی که مقدار PC به PC برسد یعنی محاسبه تمام شده و در این صورت enable باید فعال شود که برای پیاده سازی این مدار ابتدا عدد ۲۵ را با PC مقایسه می کنیم و در صورت برابر بودن رجیستری را یک می کنیم که مقدار enable را نگه می دارد. این پیاده سازی در شکل  $\alpha$ 0 آمده است.




شكل ۴: مدار تبديل كننده باينرى به BCD




شکل ۵: به دست آوردن enable برای تبدیل کننده

در صورتی که به دنبال محاسبه ی جمع n عدد اول فیبوناچی باشیم، پس از اجرای برنامه حاصل جمع این n عدد در رجیستر R ، عدد n م فیبوناچی در رجیستر R و عدد n+1 م فیبوناچی در رجیستر R موجود خواهد بود. به این ترتیب در صورتی که R ، عدد n برنامه است فایل n n فیبوناچی در رجیستر n و خاصل n در رجیستر n در رخیستر n در ربید در ربید و در

حال اگر حافظه ی اصلی را با فایل fib5-memory-program.bin بارگذاری کنیم حاصل مجموع ۵ جمله ی اول که برابر با ۱۲ است در رجیستر R۱ و نهایتا حاصل جمله ی ششم که ۸ است در رجیستر R۱ و نهایتا حاصل جمله ی ششم که ۸ است در رجیستر R۲ ریخته شده و پس از پایان تبدیل Binary به BCD نمایشگرهای 7seg نیز مقدار ۱۲ را نشان خواهند داد. دقت کنید برای محاسبه ی سریع تر نتایج از مقدار ۱۰ هرتز برای کلاک استفاده شده که برای بررسی دقیق تر اجرای هر دستور می توان فرکانس کلاک را کاهش داد.



شكل ۶: رجيستر ها در محاسبه ۱۰ جمبه اول فيبوناچي



شكل ٧: نمايش دهنده در محاسبه ١٠ جمله اول

## نتيجهگيري

پس در این آزمایش موفق شدیم آنچه را که در ۳ آزمایش قبلی انجام داده بودیم، به شکل ریز پردازنده در بیاوریم و از قابلیت های آن استفاده کنیم و همچنین چند برنامه نمونه را روی آن اجرا کردیم.