## 4-4 آزمایش سوم: جمع / تفریق کننده ممیز شناور

## 7-4-1 هدف

در این آزمایش (طی دو جلسه) مدار یک جمع / تفریق کننده ممیز شناور را طراحی کرده و با ابزار Quartus شبیهسازی مینماییم. پس از اطمینان از صحت عملکرد در شبیهساز، بر روی بورد پیاده-سازی میکنیم. مدار اولیه برای شبیهسازی را مطابق استاندارد ۳۲ IEEE-754 بیتی طراحی نمایید. برای سهولت پیادهسازی بر روی بورد تعداد بیتها را از ۳۲ به ۱۲ کاهش دهید. مشخصات مدار مورد نظر به قرار زیر است:

A :(ورودى): A

 ${
m B}$  عملوند دوم (ورودی):


C :(خروجی): حاصل جمع


شروع عملیات (ورودی): Start

پایان عملیات (خروجی): End

سرریزی (خروجی): Overflow

مشخص كننده جمع يا تفريق (ورودى): add/sub





شکل +(-): فرمت اعداد ممیز شناور برای پیادهسازی بر روی بورد

## ۲-۴-۲شرح آزمایش

IEEE-754 راف) را با فرمت استاندارد و عدد ممیز شناور (شکل ۳) را با فرمت استاندارد و تفریق کننده دو عدد ممیز شناور (شکل ۳) را با فرمت استاندارد و با ابزار Quartus مطابق شکل ۴-(الف) طراحی کرده و با ابزار پیادهسازی نمایید. برای سهولت پیادهسازی تعداد بیتهای عملکرد، طراحی انجام شده را برروی بورد پیادهسازی نمایید. برای سهولت پیادهسازی تعداد بیتهای مدار طراحی شده را مطابق شکل ۴-(ب) از ۳۲ بیت به ۱۲ بیت کاهش دهید. با فعال شدن سیگنال مدار شروع به کار کرده و اگر سیگنال add/sub برابر صفر باشد، مقدار A+B و اگر این سیگنال برابر یک باشد، مقدار A-B را محاسبه کرده و روی خطوط C قرار می دهد و سیگنال این باید نرمالیزه بوده و خروجی C نیز باید نرمالیزه باشد. در صورت بروز سریزی سیگنال C Overflow فعال می شود .

استفاده از شمارنده با قابلیت شمارش رو به بالا و پایین برای نگهداری نما در طراحی میتواند حجم مدار را کاهش دهد.

## ۲-4-4 نتایج مورد انتظار

در این ازمایش جمع یا تفریق دو عدد دودویی ممیز شناور با فعال شدن سیگنال Start محاسبه می-شود. انتظار می رود نتیجه ی درست بعد از چند سیکل ساعت بسته به تفاوت دو نما با فعال شدن سیگنال End در خروجی دیده شود.