
قبل از شروع به پاسخ دهی باید سعی کنیم تاخیر مدار را بدون عوض کردن نوع جمعکننده کم کنیم. برای این کار طبق راهنمایی صورت سوال، باید ساختار خود full adder را به نوعی عوض کنیم که از xor کمتری استفاده شود. پس طراحی بیشنهادی به شکل زیر می شود:



الف)برای طراحی مدار با توجه توضیحات و کدی که استاد سر کلاس زدن، میتوان به طراحی مدار پرداخت که اینجا فرض شده مدار ۴ بیتی است و یک ماژول برای جمع کننده یک بیتی داریم که به شکل ساختاری تعریف شده و سپس با کنار هم قرار دادن ۴ تا از این واحد ها، جمع کننده ۴ بیتی ساخته ایم و cout هر کدام از واحدها را به cin واحد بعدی داده ایم. فایلهای این بخش در پوشه "بخش الف و ب" موجود است.

ب) برای این بخش هم چون جمع کننده ها ۴ بیتی هستند، در کل ۵۱۲ حالت داریم و cin را هم در نظر بگیریم، ۱۰۲۴ حالت در کل می شود که دستی همه حالت ها را نمی توان زد. پس از حلقه for استفاده میکنیم تا همه ورودی های ممکن را به مدار بدهیم و از صحت عملکرد مدار مطمئن شویم. فایل این تست بنج هم در پوشه "بخش الف و ب" موجود است.


همانطور که مشاهده میشود مدار به درستی کامیایل میشود:

```
vlog -work work -vopt -stats=none {D:/Codes/Verilog Modelsim/DSD HW3/adderFoutBit.v}
Model Technology ModelSim SE-64 vlog 2020.4 Compiler 2020.10 Oct 13 2020
 -- Compiling module fullAdder4B
Top level modules:
        fullAdder4B
vlog -work work -vopt -stats=none {D:/Codes/Verilog Modelsim/DSD HW3/testbench 4B.v}
Model Technology ModelSim SE-64 vlog 2020.4 Compiler 2020.10 Oct 13 2020
-- Compiling module testbench 4B
Top level modules:
        testbench 4B
vlog -work work -vopt -stats=none {D:/Codes/Verilog Modelsim/DSD HW3/adder st.v}
Model Technology ModelSim SE-64 vlog 2020.4 Compiler 2020.10 Oct 13 2020
-- Compiling module full adder st
Top level modules:
        full adder st
                                    ✓ Verilog 2 05/07/2022 11:58:29 ...
                 adder_st.v
                 adderFoutBit.v

✓ Verilog 0

                                                    05/07/2022 11:57:12 ...
                                    ✓ Verilog 1 05/07/2022 11:26:53 ...
                 testbench_4B.v
```

و به درستی سنتز هم میشود و نتایج درست است:




S در این بخش طبق مداری که برای full adder در فایل سوالات موجود است، برای رسیدن به S نیاز است که از ۲ لایه xor بگذریم. پس تاخیر رسیدن به S در هر لایه S واحد زمانی است. برای toout باید از یک لایه xor و یک لایه S و and و یک لایه S و S

این بیت اول بگذرد. پس S و Cout بیت دوم، بعد از A+A واحد زمانی تولید می شود و با همین استدلال، خروجی های S و Cout بیت S ام بعد از S واحد زمانی آماده می شوند.

از آنجایی تاخیر 8n واحد زمانی است، اگر جمع کننده را ۴ بیتی در نظر بگیریم، و واحد زمانی را هم یک نانو ثانیه در نظر بگیریم، سیگنال ready با توجه به عوض شدن ورودی ها، صفر می شود و ۳۲ نانو ثانیه بعد باید یک شود که نشان دهد خروجی آماده است. که این مورد در همان فایل های پوشه "بخش الف و ب" رعایت شده و به عنوان کد این بخش پ هم قابل استفاده است. ولی باید تاخیری برای گیت های and و or و xor در نظر بگیریم تا درست کار کند و همچنین تاخیر بین ورودی دادن ها را هم باید بیشتر کنیم تا بعد از آماده شدن نتیجه ورودی بعدی داده شود. برای اینکار، کد موجود در پوشه "بخش ب" را زدم. پس هم تاخیر گیت ها اعمال شده و هم تاخیر بین ورودی دادن:


```
6 xor #4 gl(wl, a, b);
7 xor #4 g2(s, wl, cin);
8 and #2 g3(w3, wl, cin);
9 and #2 g4(w2, a, b);
10 or #2 g5(cout, w2, w3);
```

موج خروجی ها هم به شکل زیر است:



و همانطور که مشاهده میشود، هر موقع که سیگنال ready لبه پایین روندهاش میرسد، خروجی آماده است و میتوان به خروجی استناد کرد و هر ۳۲ نانو ثانیه یک بار هم این اتفاق میافتد. خروجی های گفته شده هم در عکس زیر مشخص است که درست محاسبه شدهاند:

13996 a=1011, b=0100, cin=1, s=1100, cout=0 2920 a=0101, b=1010, cin=0, s=1111, cout=0



طراحی مداری این به شکل بالا است که باعث کاهش تاخیر مدار می شود و همانطور که گفته شده بود، تاخیر را از 8n واحد زمانی به 4n واحد زمانی می رساند.

پس بخش جمع کننده تک بیتی به شکل زیر می شود:

```
and #2 g1(w1, a, b);
and #2 g2(w2, b, cin);
and #2 g3(w3, a, cin);
xor #4 g4(s, a, b, cin);
or #2 g5(cout, w1, w2, w3);
```

و سیگنال ready به شکل زیر میشود:

```
always @ (a or b or c_in)
begin
ready = 1'b0;
the ready = 1'b1;
end
initial
ready = 1'b0;
```

و نتایج هم درست و به شکل زیر است:



دقت کنید هر مقدار a و b و cin چند بار در کنسول تکرار شده اند و دلیل این است که monitor به تغییر هر کدام حساس است و چند با تاخیر هر کدام انجام می شوند، به ازای تغییر هر کدام دستور monitor آن عبارت را چاپ میکند و طبیعتا برخی از آن ها هنوز آماده نشده اند و ناقص هستند ولی آخرین موردی که نمایش داده می شود برای یک a و b و cin مشخص، مقدار درست است. کدهای این بخش در پوشه "بخش ت" موجود است.

ث) برای این بخش، اگر جمع کننده را n بیتی در نظر بگیریم، برای آماده شدن S بیت اول، به ۴ واحد زمانی نیاز است و برای این cout بیت اول بیت دوم، چون باید cout بیت اول آماده شود، هم S و Cout بیت دوم با ۴ واحد زمانی تاخیر شروع به کار میکنند. و خودشان هم هر کدام آماده شود، هم S و Cout بیت دوم با ۴ واحد زمانی تاخیر شروع به کار میکنند. و خودشان هم هر کدام واحد زمانی وقت میخواهند. پس در کل ۸ واحد زمانی نیاز دارند. به همین ترتیب برای محاسبه بیت الله ام، نیاز است که Cout بیت ۱-۱هم آماده شده باشد که (k-1) واحد زمانی نیاز دارد و خود بیت الله هم به ۴ واحد زمانی نیاز دارد پس در نهایت خروجی بیت الله واحد زمانی آماده میشود. پس برای بیت امام بعد از ۱۱م واحد زمانی آماده می بعد از زمانی آماده است و بیت دوم بعد از 2*4 واحد زمانی و بیت ۱۱م بعد از ۱۱م واحد زمانی، پس بعد از پیان واحد زمانی الله واحد زمانی تاخیر این بیت ready را یک کنیم که یعنی خروجی مدار آماده است. پس بعد از دادن ورودی، با 4n واحد زمانی تاخیر این بیت ready یک میشود. پس تاخیر این بیت ready هم واحد زمانی است.