به نام خدا



آزمایشگاه طراحی سیستمهای دیجیتال

آزمایش چهارم طراحی پشته

دانشکده مهندسی کامپیوتر دانشگاه صنعتی شریف

بهار ۱۴۰۱

استاد:

عليرضا اجلالي

دستیار آموزشی: سحر رضاقلی

گروه:

هيربد بهنام

99171777

على نظري

991.79.1

عرفان مجيبي

991-04-4

فهرست

٢																مقدمه						٥															
٣																														L.	بشر	ماد	_آ ز	ش	:1ر	گز	=
٣																																		لرأ			
۴																																	ي .	سر	ت		
٧																			•													يد	5	ىنت	w		
٨																																, 5	-	54	2	ئند	ۏ

مقدمه

در این آزمایش قصد داریم یك پشته با عمق ۸ و پهناي ۴ بیت طراحی كنیم كه دارای ورودیها و خروجیهای زیر باشد :

Inputs:

Clk: Clock signal RstN: Reset signal

Data In *-bit data into the stack

Push: Push Command

Pop: Pop Command Outputs:

Data_Out: **\(\nabla_{\text{-}}\)** bit output data from stack Full: Full=\(\nabla_{\text{indicates}}\) indicates that the stack is full

Empty: Empty= ⋅ indicates that the stack is empty

گزارش آزمایش

طراحي

عمق پشته برابر ۸ است پس یک آرایه هشت عضوه از رجیسترهای چهاربیتی لازم داریم. همچنین به یک متغیر برای شمارش تعداد اعضا نیاز داریم تا هم بتوانیم عضو جدید به آرایه اضافه کنیم و هم مقادیر Full ,Empty تعیین کنیم. با ساختار پشته نیز آشنا هستیم و میدانیم اگر Push انجام شود، باید یک عضو به اعضا اضافه شود، و اگر Pop انجام شود، باید آخرین عضو استک از آن خارج شود. بر اساس این موارد میتوانیم پشته را طراحی کنیم:

```
n module stack (Clk, RstN, Data_In, Push, Pop, Data_Out, Full, Empty);
      input Clk, RstN, Push, Pop;
      input [3:0] Data_In;
      output reg Full, Empty;
      output reg [3:0] Data_Out;
      reg[3:0] memory[7:0];
      integer index = 0;
      integer i;
      always @(posedge Clk) begin
          if(RstN) begin
               for (i = 0; i < 8; i = i + 1) begin
                   memory[i] = 0;
               end
14
               index = 0;
               Empty = 0;
              Full = 0;
17
          end
18
          else begin
              if (Push && Pop) begin
20
              //do nothing
21
               end
               else if (Push) begin
                   if(index <= 7) begin</pre>
24
                       index = index + 1;
                       memory[index - 1] = Data_In;
26
                   end
27
               end
               else if(Pop) begin
                   if(index > 0) begin
30
                       Data_Out = memory[index - 1];
31
                       index = index - 1;
32
                   end
               end
```

```
end

Full = (index == 8);

Empty = !(index == 0);

end

endmodule

endm
```

توجه کنید مقادیر Full, Empty در هر کلاک بر اساس تعداد اعضا که همان index است، مشخص می شوند. با فشردن ریست، استک خالی می شود و مدار برای کار مجدد آماده می شود. همچنین اگر Pop و Pop همزمان فشرده شوند، نباید اتفاقی بیفتد.

تست


تست را به صورت زیر نوشته ایم که حالات مختلف، شامل پوش و پاپ، پر شدن استک و خالی کردن آن را بررسی میکند:

```
module Stack_TB;
      reg Clk, RstN, Push, Pop;
      reg [3:0] Data_In;
      wire Full, Empty;
      wire [3:0] Data_Out;
      stack stackO(Clk, RstN, Data_In, Push, Pop, Data_Out, Full, Empty);
      //clk
      initial begin
          Clk = 1'b0;
10
11
      always #5 Clk = ~Clk;
13
      initial
14
    begin
15
      RstN <= 1'b1;</pre>
16
      Push <= 1'b0;
17
      Pop <= 1'b0;
      #10
19
      RstN <= 1'b0;</pre>
20
      Data_In <= 4'b1111;</pre>
21
      Push <= 1'b1;
22
          //push 0110
      #10
      Data_In <= 4'b1101;</pre>
25
      Push <= 1'b1;
26
          //push 1101
27
      #10
28
      Push <= 1'b0;
29
      Pop <= 1'b1;
      //pop 1101
```

```
Pop <= 1'b0;
      Push <= 1'b1;
34
       Data_In <= 4'b0110;</pre>
           //push 0110
36
       #10
37
      Push <= 1'b1;
38
       Data_In <= 4'b0111;</pre>
39
           //push 0111
       #10
41
      Push <= 1'b1;
42
       Data_In <= 4'b1110;</pre>
43
           //push 1110
44
       #10
45
      Push <= 1'b1;
       Data_In <= 4'b0100;</pre>
           //push 0100
48
       #10
49
      Push <= 1'b1;
50
       Data_In <= 4'b0010;</pre>
51
           //push 0010
52
      #10
53
      Push <= 1'b1;
54
       Data_In <= 4'b1000;</pre>
55
           //push 1000
      #10
57
       Push <= 1'b1;
58
       Data_In <= 4'b0110;</pre>
           //push 0110
60
      #10
61
      Push <= 1'b1;
       Data_In <= 4'b0111;</pre>
63
           //push 0111
64
       #10
65
      Push <= 1'b1;
66
       Data_In <= 4'b1110;</pre>
67
           //push 1110
      #10
69
      Push <= 1'b1;
70
       Data_In <= 4'b0010;
           //push 0010
72
       #10
73
           Push <= 1'b0;
74
      Pop <= 1'b1;
```

```
#10
       Pop <= 1'b1;
       #10
       Pop <= 1'b1;
80
       #10
       Pop <= 1'b1;
81
       #10
82
       Pop <= 1'b1;
83
       #10
       Pop <= 1'b1;
85
       #10
86
       Pop <= 1'b1;
       #10
88
       Pop <= 1'b1;
89
       #10
       Pop <= 1'b1;
91
       #10
92
       Data_In <= 4'b0000;
93
       Push <= 1'b1;
       Pop <= 1'b1;
95
                //nothing!
       #10
       $stop;
98
100 endmodule
```


نتیجه اجرای تست به صورت زیر است:



شکل ۱: نتیجه اجرای تست

سنتز کد

این کار را در کوارتوس انجام میدهیم:



شکل ۲: سنتز کد

نتيجهگيري

در این آزمایش توانستیم با استفاده از وریلاگ، یک پشته به عمق ۸ برای اعداد ۴ بیتی طراحی کنیم.