


نخست باید ورودی ها و خروجی های مدار را مشخص کنیم که به شکل زیر است:




این مدار ترتیبی است چون کار در یک کلاک انجام نمی شود و نیاز است که کلاکی وجود داشته باشد تا مراحل مختلف را نشان دهد. از آنجا که خروجی هم درجا آماده نمی شود، پس یک بیت flag مانند هم نیاز داریم تا مشخص کند نتیجه آماده شده است یا نه که آن را با ready مشخص می کنیم. نیاز به یک دکمه Start هم هست تا مدار بداند چه زمانی کارش را شروع کند.



حال باید طراحی ASM Chart را آغاز کنیم. در این ASM ما ۲ رجیستر برای ورودی ها می خواهیم و یکی هم برای خروجی. Ready را هم با رجیستر مشخص می کنیم ولی start نیازی نیست register باشد و با همان wire آن را مشخص می کنیم. همان واقع کل بیت مشخص می کنیم. همانطور که سر کلاس گفته شد هم از عملگر تک اپرندی OR(R1)) استفاده میکنیم که در واقع کل بیت های R1 را با هم OR می کند و صفر یا یک به ما می دهد به عنوان نتیجه. البته هم OR(R1)) می توان استفاده کرد و هم OR(R1) می توان استفاده کرد و حر ASM که جلوتر گذاشته می شود هم توضیح داده می شود.




پس حالت اولیه ASM مانند شکل بالا می شود. بعد از یک شدن ready هم می توانیم به state اولیه برگردیم و منتظر بمانیم تا ورودی های جدید به ما داده شود. این موضوع هم در نظر گرفته شده است که کاربر نباید به رجیستر های میانی دسترسی داشته باشد هم به خاطر امنیت و هم به خاطر اینکه پین های خروجی توان مصرفی بسیار بالایی دارند. برای شبیه سازی، می توان از حالت cycle استفاده کرد که مانند زیر می شود و مثلا می خواهیم ضرب ۳ ضرب در ۲ برای شبیه سازی، می توان از حالت ready وجود دارد و ready را هم reg گرفتیم. قبل از این، باید ASM Block ها را مشخص کنیم که به شکل زیر است:



اسم بالایی را init می گذاریم و اسم دومی را mult.


لبه کلاک	R1	R2	R3	R4	ready	ASM block
1	-	-	-	-	1	init
2	3	2	0	-	0	mult
3	2	2	2	-	0	mult
4	1	2	4	-	0	mult
5	0	2	6	-	0	mult
6	0	2	6	6	1	init

حال می فهمیم که اگر مقدار کمتر در R1 باشد بهتر است. چون تعداد بار کمتری نیاز است که ASM Chart را بپیماییم. پس ASM مانند شکل زیر می شود:




و این نکته را هم می دانیم که همزمان می توانیم هم در reg بنویسیم و هم از reg بخوانیم. حال طراحی کامل شده است و می توان بخش data path و control unit را طراحی کرد. می دانیم که data path مسئول دریافت ورودی و اعمال عملیات های مختلف است و cu کارش این است که عملیات و ترتیب آن ها را مشخص کند. تمام text های داخلی مربوط به data path است و شکل کلی asm chart هم مشخص کننده control unit است. حال مرحله بعدی این است که سخت افزار مورد نیاز برای این بخش Data path را به دست آوریم. می دانیم که هر reg قابلیت هایی را به شکل پیش فرض دارد که عبارت اند از increment کردن و decrement کردن و load و reset کردن. ما ۴ تا

رجیستر R1 تا R4 داریم و ready را هم ready نمیگیریم و FF می گیریم تا سخت افزار کمتری مصرف شود و R4 می شود. یک R4 می فراهیم. یک or کننده تک هم که کلا wire است. مورد بعدی، مقایسه کننده است که نیاز ما می شود. یک adder هم می خواهیم. یک or کننده تک اپرندی هم نیاز است. حال اگر دقت کنیم، برخی از reg ها از دو ورودی در طول ASM Chart می آیند مثل R2 که یکبار از ورودی دوم می آید و یکبار هم از R1 پس باید بتوان بین این ها انتخاب کرد. پس به mux هم نیاز داریم. پس اینگونه resource های مشترک را هندل کرده ایم. در این حالت هم کلا ۲ تا mux می کنیم چون ۲ تا از reg های ما، اینگونه common resource دارند. البته چون سنتز دستی در سوال خواسته نشده، از وارد شدن به جزئیات خودداری میکنم. حال به بخش control unit می رسیم که برای طراحی آن، باید اول از همه ASM Block های موجود در شکل نهایی را مشخص کنیم.



نامگذاری هم به ترتیب همان init و cmp و mul می گذاریم. حال نمودار حالت مربوطه را باید بکشیم. هر بلاک را با دایره مشخص می کنین و مهم است که بگوییم با عوض شدن چه چیزی می توانیم از هر حالت به دیگری برویم.



```
سیس از طراحی هافمن استفاده می کنیم و کد بخش CU را می زنیم.
module CU(input S, OR_R1, CMP_L_R1, output reg L_R1, L_R2, L_R3, L_R4, R_R3,
Dec R1, Sel R1, Sel R2, S R, R R);
      reg[1:0] p_state, n_state;
      localparam[1:0] init=1'b00, cmp=2'b01, mul=2'b10;
      always @(p_state or S or OR_R1 or CMP_L_R1)
      begin
             n_state = init;
             case (p_state):
                   init:
                          begin
                          end
                   cmp:
                          begin
                          end
             endcase
      end
      always @(posedge clk)
```


```
begin
  if (rst) p_state = init;
  else p_state = n_state;
```

end

endmodule

حال تمام این ها نسخه اولیه از برنامه بود و حال مقایسه با C را هم باید وارد کار کنیم که از این به بعد، به این مورد می پردازیم و Datapath را هم طراحی می کنیم که تا به حال این کار را انجام نداده ایم. اول ASM Chart را کامل می کنیم که به علت بزرگ شدن آن، در یک صفحه نتوانستم عکس بندازم ولی فایل آن موجود است با استفاده از سایت Draw.io که نیازی به ثبتنام ندارد می توانید کامل آن را مشاهده کنید ولی کلیت آن به این

شكل است:




حال دوباره باید سخت افزار های ممکن را مشخص کنیم: مقایسه کننده

```
جمع كننده
                                      و mux هم که به خاطر همان بحث common resource می خواهیم
                                                                         همان OR کننده تک ابر ندی
                                        رجیستر با امکانات increment و decrement و reset
                                             حال این سخت افزار ها را به شکل رفتاری باید پیاده سازی کنیم:
                                                          کد بخش or کننده تک ابر نده به شکل زیر است:
module DO OR (input wire [31:0] in, output wire result);
       assign result = lin;
endmodule
   برای رجیستر ها هم به ۳ نوع رجیستر نیاز داریم که یکی معمولی است و یکی هم با قابلیت inc و یکی هم با
  قابلیت reset که فرض می کنیم این رجیستر ها همگی رجیستر هایی با تمام قابلیت های inc و load و load و reset
module register (input wire clk,input wire load,input wire [31:0] data,output reg [31:0]
out,input wire dec, input wire reset);
       always @(posedge clk)
       begin
              if (load)
                      out <= data;
              else if (dec)
                      out <= out - 1;
              else if (reset)
                      out \leq 0:
       end
endmodule
                                                                  حال مقایسه کننده را طراحی می کنیم:
module Comparator (input wire [31:0] a,input wire [31:0] b,output wire gt);
       assign gt = a > b ? 1 : 0;
endmodule
                                                                                   حال جمع كننده:
module Adder (input wire [31:0] a,input wire [31:0] b,output wire [31:0] out);
       assign out = a + b:
endmodule
                                                                در نهایت هم mux را طراحی می کنیم:
```


```
module Mux (input wire [31:0] a,input wire [31:0] b,input wire select ,output wire [31:0]
out):
       assign out = select ? b : a:
endmodule
   حال Datapath را باید طراحی کنیم که در این مورد تنها باید از ماژول های بالا instance بگیریم و سیگنال های
     کنترلی را به آن بدهیم و همچنین سیگنال های status را هم خروجی آن ها بگذاریم تا بتوانیم به cu بدهیم تا بتواند
                                                           تصمیم بگیر د. کد این بخش مانند زیر است:
module Datapath (
input wire clk,input wire [31:0] first operand,, load controller, multiplicand controller,
decrement controller, [31:0] max controller, select controller, multiplicand select,
reset result, [31:0] second operand, load result, load controller, load final,
final select output wire multiplicant or, result gt max, multiplier gt multiplicand, [31:0]
final);
       wire [31:0] the result 1, main input 1, main result 1, main input 2, max,
result data, adder result, final register input;
       register multipicant(clk, multiplicand controller, decrement controller,
main input 1, the result 1);
       register max reg(clk, load controller, max controller, max);
       register multiplier(clk, load controller, main input 2, main result 1);
       register final register(clk, load final, final register input, final);
       register result(clk, load result, reset result, adder result, result data);
       Mux mux_1(first_operand, main_result_1, multiplicand_select, main_input_1);
       Mux mux_2(second_operand, the_result_1, select_controller, main_input_2);
       Mux mux 3(result data, max, final select, final register input);
       Adder adder(result data, main result 1, adder result);
       Comparator comtor(main result 1, the result 1, multiplier gt multiplicand);
       Comparator maxComprator(result_data_max,result_qt_max);
       DO OR or1(the result 1, multiplicant or);
endmodule
```

حال به بخش control unit می رسیم که مانند چیزی که در حالت اولی گفته شد، باید Asm block ها را مشخص کنیم که مانند زیر است:



حال باز هم مانند چیزی که در حالت اولیه گفته شد، باید نمودار حالت را بکشیم:

برای اینکه از init به cmp برویم، واضحا باید start برابر با یک شود و اگر صفر بماند، یک طوقه روی خود init داریم. حال از cmp بدون شرطی به mul می رویم. حال اگر در mul دریابیم که OR(R1) همان صفر است، در جا به init از می گردیم و اگر یک باشد، به بخش max می رویم. حال اگر نتیجه از max کمتر باشد، به mult بر می گردیم وگرنه صاف به init می رویم.



```
حال از روی این مورد کنترل یونیت را طراحی می کنیم و طراحی دقیقا مانند طراحی خامی است که بالاتر قرار دادیم
module ControlUnit (input wire clk,reset ,start ,greater than max, main or,
is greater, output reg ready ,in 1 I, result r, in 2 I, final s, multiplicand d , ,in 2 s,
max I, result I, in 1 s, final I);
       reg [1:0] p state, n state;
       reg is ready = 0;
       localparam [1:0] init=2'b00, cmp=2'b01, mul=2'b10, max=2';
       always @(*) begin
              n state = init;
              case (p state)
                     init: begin
                             if (start) begin
                                    {in_1_l, in_2_l, in_1_s, in_2_s, max_l, result_r, final_l,
is ready, final s = 9'b110011000;
                                    n state = cmp;
                             end
                     end
                     cmp: begin
                             result r = 0;
                             if (is greater) begin
                                    \{in 1 s, in 2 s, in 1 l, in 2 l\} = 4'b1111;
                                    n state = mul;
                             end else begin
                                    \{in_1_I, in_2_I\} = 2'b00;
                                    n state = mul;
```

```
end
                     end
                     mul: begin
                            in_1_l = 0;
                            in_2_I = 0;
                            if (main_or) begin
                                   result I = 1;
                                   multiplicand d = 1;
                                   n_state = max;
                            end else begin
                                   {result_l, multiplicand_d, final_l, is_ready} = 4'b0011;
                                   n state = init;
                            end
                     end
                     max: begin
                            result I = 0;
                            multiplicand d = 0;
                            if (greater_than_max) begin
                                   is ready = 1;
                                   final s = 1;
                                   final I = 1;
                                   n state = init;
                            end else begin
                                   n_state = mul;
                            end
                     end
              endcase
       end
       always @(posedge clk) begin
              if (reset)
                     p state <= init;
              else
                     p_state <= n_state;</pre>
              ready <= is ready;
       end
endmodule
   پس الان طراحی کا از دو بخش اصلی تکمیل شد و به این ترتیب، طراحی ما کامل می شود و مدار قابل استفاده است.
```