به نام خدا



آزمایشگاه طراحی سیستمهای دیجیتال

آزمایش هفتم طراحی UART

دانشكده مهندسي كامپيوتر

دانشگاه صنعتی شریف

بهار ۱۴۰۱

استاد:

عليرضا اجلالي

دستیار آموزشی: سحر رضاقلی

گروه:

هيربد بهنام

99171777

على نظري

991.79.1

عرفان مجيبي

991-04-4

فهرست

٢																									دمه	مق
٣																						ش	ماد	ے آز	ار ش	گز
٣																										
٧																		Baud R	late	Ge	ner	ato	or .	اح	طر	
٨																								ت .	تس	
١	•			•					 •		•					•							ند	تز	سن	
۲																							ی	گير	جه	نتي

مقدمه

در این آزمایش قرار است یک UART یا UART یا Universal Asynchronous Receiver Transmitter طراحی کنیم که وظیفه ارسال یا دریافت بیت به بیت داده را دارند. سپس با اتصال دو تا از آنها به یکدیگر عملیات ارسال و دریافت داده را بررسی کنیم.

گزارش آزمایش طراحی مدار اصلی

کد وریلاگ طراحی ماژول اصلی به صورت زیر است:

```
timescale 1ns/1ns
2 module UART
   (
                               // reset module
     input reset,
                               // system clock
    input sysclk,
                               // to set baud rate
    input [15:0] divisor,
     input send,
                                 // start transmission
     input [7:0] tx_data_in,
                               // parallel transmit data <- proccessor</pre>
                                // serial transmit output
     output tx_data_out,
    input rx_data_in,
                                // serial receiver input
12
     output reg [7:0] rx_data_out,// parallel receiver data -> proccessor
     14
     output error
                                // check even parity
15
   );
16
17
   // generate tick
18
   wire tick;
19
   baude_rate_generator brg(
20
     .reset(reset),
21
    .clk(sysclk),
22
    .divisor(divisor),
     .tick(tick)
24
   );
25
26
   //RECEIVER
27
   reg rx_cs;
28
  reg rx_ns;
29
  reg [2:0] rx_counter;
   localparam IDLE = 1'b0;
31
   localparam DATA = 1'b1;
32
   // detect rx next state
  always @(*)
35
  begin
if (rx_cs == IDLE)
```

```
if (rx_data_in == 0) // start bit
          rx_ns = DATA;
        else
40
          rx_ns = IDLE;
41
42
      else
43
        if (rx_counter == 7) // last data bit
44
          rx_ns = IDLE;
45
        else
          rx_ns = DATA;
47
    end
48
49
    // at tick, go to next state
50
    always @(posedge tick)
51
52
    begin
     if (reset)
53
     begin
54
       rx_cs <= IDLE;
55
       rx_counter <= 0;
      end
57
      else
58
       rx_cs <= rx_ns;
59
60
61
      if (rx_cs == DATA)
62
      begin
63
        rx_data_out[rx_counter] <= rx_data_in;</pre>
64
        rx_counter <= rx_counter + 1'b1;</pre>
      end
66
67
      if (rx_cs != rx_ns)
69
        ready <= (rx_ns == IDLE);</pre>
70
71
    end
    // even parity
73
    assign error = ^ rx_data_out;
    //TRANSMITTER
76
77
   reg [1:0] tx_cs;
78
   reg [1:0] tx_ns;
79
    reg [2:0] tx_counter;
  localparam START = 2'b10;
```

```
//detect tx next state
    always @(*)
84
    begin
85
       if (tx_cs == IDLE)
86
         if (send == 1)
87
           tx_ns = START;
88
         else
89
           tx_ns = IDLE;
91
      else if (tx_cs == START)
92
        tx_ns = DATA;
93
94
       else
95
      begin
        if (tx_counter == 7)
          tx_ns = IDLE;
98
           tx_ns = DATA;
       end
101
102
    end
103
104
    // at tick, go to tx next state
105
    always @(posedge tick)
    begin
107
      if (reset)
108
      begin
        tx_cs <= IDLE;</pre>
        tx_counter <= 0;</pre>
       end
       else
        tx_cs <= tx_ns;</pre>
114
115
116
       if (tx_cs == DATA)
         tx_counter <= tx_counter + 1'b1;</pre>
119
120
    assign tx_data_out =
         (tx_cs == IDLE) ? 1'b1 :
         (tx_cs == START) ? 1'b0 : tx_data_in[tx_counter];
125 endmodule
```

ورودی ها و خروجی های مدار شامل موارد زیر هستند:

- ورودی ریست.
- ورودی کلاک (مختص همین واحد است و مشترک نیست).
- ورودی divisor که مشخص میکند هر چند کلاک یک بار داده ارسال یا دریافت می شود. این مقدار را بر اساس توافق دوتا واحد UART که به هم متصل میکنیم تعیین می نماییم.
 - ورودی send که شروع ارسال داده توسط transmitter را مشخص میکند.
 - ورودی tx_data_in که دیتای ۸ بیتی است که میخواهیم ارسال شود.
 - خروجي tx_data_out تک بيتي است که در هر مرحله ارسال مي شود (مي دانيم داده بيت به بيت ارسال مي شود).
 - ورودی rx_data_in که تک بیت دریافت شده است.
 - خروجی rx_data_out که ۸ بیت دارد و در زمان پایان انتقال کل داده دریافت شده را به ما نمایش می دهد.
 - خروجی ready که در زمان پایان انتقال یک می شود تا بدانیم دیتای داخل rx_data_out حاضر است.
 - خروجي error که در صورت وجود خطا(بر اساس parity) يک مي شود.

در ادامه به توضیح نحوه پیادهسازی و کارکرد مدار میپردازیم. ابتدا دقت کنید یک وایر به نام tick تعریف شده است که بعد از divisor بار کلاک برابر یک میشود و به ما نشان میدهد زمان دریافت یا ارسال بیت بعدی فرا رسیده است. این مقدار توسط baud_rate_generator تنظیم میشود که پس از این بخش به طور مجزا به توضیح آن خواهیم پرداخت.

برای طراحی UART باید قسمتهای دریافت کننده و ارسال کننده داشته باشیم. مطابق آنچه در کد میبینید به توصیف بخش دریافت کننده(RECEIVER) و سپس ارسال کننده(TRANSMITTER میپردازیم.

در بخش دریافت کننده دو رجیستر rx_ns و rx_cs برای ذخیره کردن و تعیین حالت فعلی و حالت بعدی داریم. یک شمارنده rx_counter هم داریم که برای شمارش بیتهای دریافتی و ورودی کاربرد دارد. در بخش دریافت کننده مدار در کل دو حالت rx_counter هم داریم. always و دارد. سپس دو بلاک always داریم.

بلاک اول برای تعیین حالت بعدی مدار است. اگر در حال حاضر مدار بیکار(IDLE) باشد، حالت بعدی به بیت ورودی بستگی دارد. اگر صفر باشد به حالت DATA خواهیم رفت که شروع فعالیت مدار است و در غیر این صورت در همان حالت بیکار خواهیم ماند. اما اگر حالت فعلی مدار IDLE نباشد؛ اگر شمارنده به ۷ رسیده باشد یعنی همه بیتها دریافت شده باشند، کار مدار تمام است و به حالت IDLE می رود. اما اگر چنین نباشد، در همان حالت DATA خواهد ماند.

در بلاک دوم که بر اساس لبه بالارونده tick فعالیت میکند، تغییر حالت اتفاق میفتد. اگر ریست باشد که شمارنده و حالت به صفر تغییر میکنند. اما در غیر این صورت، حالت بعدی جانشین حالت کنونی می شود و همچنین در صورتی که در حالت DATA باشیم، دیتای ورودی به رجیستر ready هم منتقل شده و شمارنده یکی زیاد می شود. همچنین سیگنال ready در انتهای این بلاک زمانی یک میشود که از حالت DATA به حالت IDLE برویم یعنی کار مدار تمام شود.

در انتهای بخش دریافت کننده، سیگنال error بر اساس xor همه بیتهای خروجی مشخص می شود.

در بخش ارسال کننده دو رجیستر tx_cs و tx_cs برای ذخیره کردن و تعیین حالت فعلی و حالت بعدی داریم. یک شمارنده tx_counter هم داریم که برای شمارش بیتهای خروجی و ارسالی کاربرد دارد. در بخش ارسال کننده مدار علاوه دو حالت بیکار(IDLE) و فعال(دریافت داده _ DATA)، حالت START هم داریم.

بلاک اول برای تعیین حالت بعدی مدار است. اگر در حال حاضر مدار بیکار(IDLE) باشد، حالت بعدی به بیت send بستگی دارد. اگر صفر باشد مدار بیکار خواهد ماند اما اگر یک باشد، وارد حالت START می شود. اما اگر حالت فعلی مدار IDLE نباشد؛ اگر صفر باشد مدار باید به کالت بعدی که DATA است برود و در غیر این حالات، اگر شمارنده به ۷ رسیده باشد یعنی

همه بیتها ارسال شده باشند، کار مدار تمام است و به حالت IDLE میرود. اما اگر چنین نباشد، در همان حالت DATA خواهد ماند.

در بلاک دوم که بر اساس لبه بالارونده tick فعالیت میکند، تغییر حالت اتفاق میفتد. اگر ریست باشد که شمارنده و حالت به صفر تغییر میکنند. اما در غیر این صورت، حالت بعدی جانشین حالت کنونی میشود و همچنین در صورتی که در حالت DATA باشیم، شمارنده یکی زیاد می شود.

مقدار tx_data_out که بیت ارسالی میباشد بر اساس حالت فعلی تعیین می شود. اگر در حالت IDLE باشیم، یک، اگر در حالت START باشیم صفر و اگر در حالت DATA باشیم برابر بیتی از ورودی است که شمارنده به آن اشاره دارد.

طراحي Baude Rate Generator

این واحد مسئولیت تعیین سینگال tick را دارد که به نوعی برای توافق بین دو واحد UART و بر اساس divisor تعیین می شود. طراحی آن به صورت زیر است:

```
timescale 1ns/1ns
module baude_rate_generator
     input reset,
     input clk,
     input [15:0] divisor,
     output tick
   );
   reg [15:0] counter;
11
   always @(posedge clk)
     if (reset)
13
       counter = 1;
     else
       if (counter == divisor)
         counter = 1;
       else
          counter = counter + 1'b1;
   assign tick = (counter == 1);
23 endmodule
```

همانطور که در کد مشخص است یک شمارنده با کلاک UART داریم که از یک تا divisor میشمارد و بعد از آن مجددا یک می شود. می شود. هر بار که شمارنده برابر یک شود، سیگنال tick یک می شود.

تست

در بخش تست همانطور که در دستور کار خواسته شده است، دو واحد را به همدیگر متصل کردهایم و یک رشته کاراکتر اسکی(!Hello, World) را از یک واحد به دیگری ارسال کردهایم:

```
timescale 1ns/1ns
2 module TB;
  reg reset;
  reg clk1 = 1'b1;
  always @(clk1) clk1 <= #5 ~clk1;</pre>
   reg clk2 = 1'b1;
   always @(clk2) clk2 <= #7 ~clk2;</pre>
10
    reg [15:0] divisor1 = 7;
    reg [15:0] divisor2 = 5;
    // simplex comunication : uart1.tx_data_out -> uart2.rx_data_in
    wire simplex;
15
16
   reg send;
18
   reg [7:0] tx_data_in;
19
20
    UART uart1(
21
22
     .reset (reset),
23
     .sysclk (clk1),
24
     .divisor (divisor1),
25
26
     .send (send),
27
     .tx_data_in (tx_data_in),
28
      .tx_data_out (simplex)
29
    );
30
31
    wire [7:0] rx_data_out;
32
    wire ready;
   wire error;
35
   UART uart2 (
     .reset (reset),
      .sysclk (clk2),
.divisor (divisor2),
```

```
40
      .rx_data_in (simplex),
      .rx_data_out (rx_data_out),
42
      .ready (ready),
43
      .error (error)
44
    );
45
46
    reg[13*8-1:0] text = "Hello, World!";
47
    integer i = 0;
48
49
    initial
50
    begin
51
      // set even parity bits
      for (i = 12; i >= 0; i = i-1)
54
        text[(i+1)*8-1] = ^text[(i*8) +: 7];
55
56
      reset = 1;
      #70; // wait for 1 tick
58
59
      reset = 0;
60
      #70; // wait for 1 tick
61
62
      send = 1;
63
      for (i = 12; i >= 0; i = i-1)
      begin
65
        tx_data_in = text[(i*8) +: 8];
66
        #700; // wait for 10 ticks
      end
68
      send = 0;
69
      $stop;
71
    end
72
73
    always @(posedge ready)
74
      $display("time = %6d ns", $time,
75
            " -> rx_data_out = %b (%c)", rx_data_out[6:0], rx_data_out
     [6:0],
            " , parity error = ", error);
79 endmodule
```

نتیجه اجرای تست به صورت زیر است:

شکل ۱: نتیجه اجرای تست

سنتز کد

این کار را در کوارتوس انجام میدهیم:



شکل ۲: سنتز کد

نتيجهگيري

در این آزمایش توانستیم با استفاده از وریلاگ، واحد UART را طراحی کنیم و سپس با اتصال دوتا از آنها انتقال یک رشته را انجام دادیم.