


قبل از شروع به پاسخ دهی باید سعی کنیم تاخیر مدار را بدون عوض کردن نوع جمع‌کننده کم کنیم. برای این کار طبق راهنمایی صورت سوال، باید ساختار خود full adder را به نوعی عوض کنیم که از xor کمتری استفاده شود. پس طراحی پیشنهادی به شکل زیر می‌شود:



الف) برای طراحی مدار با توجه توضیحات و کدی که استاد سر کلاس زد، می‌توان به طراحی مدار پرداخت که اینجا فرض شده مدار ۴ بیتی است و یک ماژول برای جمع‌کننده یک بیتی داریم که به شکل ساختاری تعریف شده و سپس با کنار هم قرار دادن ۴ تا از این واحدها، جمع‌کننده ۴ بیتی ساخته ایم و cout هر کدام از واحدها را به cin واحد بعدی داده‌ایم. فایل‌های این بخش در پوشه "بخش الف و ب" موجود است.

ب) برای این بخش هم چون جمع‌کننده‌ها ۴ بیتی هستند، در کل ۵۱۲ حالت داریم و cin را هم در نظر بگیریم، ۱۰۲۴ حالت در کل می‌شود که دستی همه حالت‌ها را نمی‌توان زد. پس از حلقه for استفاده می‌کنیم تا همه ورودی‌های ممکن را به مدار بدهیم و از صحت عملکرد مدار مطمئن شویم. فایل این تست بنچ هم در پوشه "بخش الف و ب" موجود است. همانطور که مشاهده می‌شود مدار به درستی کامپایل می‌شود:

```
vlog -work work -vopt -stats=none {D:/Codes/Verilog Modelsim/DSD_HW3/adderFoutBit.v}
Model Technology ModelSim SE-64 vlog 2020.4 Compiler 2020.10 Oct 13 2020
-- Compiling module fullAdder4B

Top level modules:
    fullAdder4B

vlog -work work -vopt -stats=none {D:/Codes/Verilog Modelsim/DSD_HW3/testbench_4B.v}
Model Technology ModelSim SE-64 vlog 2020.4 Compiler 2020.10 Oct 13 2020
-- Compiling module testbench_4B

Top level modules:
    testbench_4B

vlog -work work -vopt -stats=none {D:/Codes/Verilog Modelsim/DSD_HW3/adder_st.v}
Model Technology ModelSim SE-64 vlog 2020.4 Compiler 2020.10 Oct 13 2020
-- Compiling module full_adder_st

Top level modules:
    full_adder_st
```

adder_st.v	✓	Verilog 2	05/07/2022 11:58:29 ...
adderFoutBit.v	✓	Verilog 0	05/07/2022 11:57:12 ...
testbench_4B.v	✓	Verilog 1	05/07/2022 11:26:53 ...

و به درستی سنتز هم می‌شود و نتایج درست است:




پ) در این بخش طبق مداری که برای full adder در فایل سوالات موجود است، برای رسیدن به S نیاز است که از ۲ لایه xor بگذریم. پس تاخیر رسیدن به S در هر لایه ۸ واحد زمانی است. برای Cout باید از یک لایه xor و یک لایه and و یک لایه or بگذریم که باز هم تاخیر آن ۸ واحد زمانی است. پس به عنوان مثال خروجی‌های S و Cout این مدار بعد از ۸ واحد زمانی تولید می‌شوند و چون بیت دوم نیاز دارد که Cin خود را از Cout قبلی داشته باشد، نیاز دارد که صبر کند تا ۸ واحد زمانی

این بیت اول بگذرد. پس S و Cout بیت دوم، بعد از  $8 + 8$  واحد زمانی تولید می‌شود و با همین استدلال، خروجی‌های S و Cout بیت nام بعد از  $8n$  واحد زمانی آماده می‌شوند. از آنجایی تاخیر  $8n$  واحد زمانی است، اگر جمع‌کننده را ۴ بیتی در نظر بگیریم، و واحد زمانی را هم یک نانو ثانیه در نظر بگیریم، سیگنال ready با توجه به عوض شدن ورودی‌ها، صفر می‌شود و ۳۲ الف و ب" رعایت شده و به عنوان کد این بخش پ هم قابل استفاده است. ولی باید تاخیری برای گیت‌های and و or و xor در نظر بگیریم تا درست کار کند و همچنین تاخیر بین ورودی دادن‌ها را هم باید بیشتر کنیم تا بعد از آماده شدن نتیجه ورودی بعدی داده شود. برای اینکار، کد موجود در پوشه "بخش پ" را زدم. پس هم تاخیر گیت‌ها اعمال شده و هم تاخیر بین ورودی دادن:

6	xor #4 g1(w1, a, b);
7	xor #4 g2(s, w1, cin);
8	and #2 g3(w3, w1, cin);
9	and #2 g4(w2, a, b);
10	or #2 g5(cout, w2, w3);

موج خروجی‌ها هم به شکل زیر است:




و همانطور که مشاهده می‌شود، هر موقع که سیگنال ready لبه پایین رونده‌اش می‌رسد، خروجی آماده است و می‌توان به خروجی استناد کرد و هر ۳۲ نانو ثانیه یک بار هم این اتفاق می‌افتد. خروجی‌های گفته شده هم در عکس زیر مشخص است که درست محاسبه شده‌اند:

13996 a=1011, b=0100, cin=1, s=1100, cout=0

2920 a=0101, b=1010, cin=0, s=1111, cout=0

(ت)



طراحی مداری این به شکل بالا است که باعث کاهش تاخیر مدار می‌شود و همانطور که گفته شده بود، تاخیر را از  $8n$  واحد زمانی به  $4n$  واحد زمانی می‌رساند. پس بخش جمع کننده تک بیتی به شکل زیر می‌شود:

```
and #2 g1(w1, a, b);
and #2 g2(w2, b, cin);
and #2 g3(w3, a, cin);
xor #4 g4(s, a, b, cin);
or #2 g5(cout, w1, w2, w3);
```

و سیگنال ready به شکل زیر می‌شود:

```
15
16
17
18
19
20
21
22

always @(a or b or c_in)
begin
    ready = 1'b0;
    #16 ready = 1'b1;
end

initial
    ready = 1'b0;
```

و نتایج هم درست و به شکل زیر است:



دقت کنید هر مقدار `a` و `b` و `cin` چند بار در کنسول تکرار شده اند و دلیل این است که `monitor$` به تغییر هر کدام حساس است و چند با تاخیر هر کدام انجام می‌شوند، به ازای تغییر هر کدام دستور `monitor$` آن عبارت را چاپ میکند و طبیعتاً برخی از آن‌ها هنوز آماده نشده اند و ناقص هستند ولی آخرین موردی که نمایش داده می‌شود برای یک `a` و `b` و `cin` مشخص، مقدار درست است. کدهای این بخش در پوشه "بخش ت" موجود است.

ث) برای این بخش، اگر جمع‌کننده را  $n$  بیتی در نظر بگیریم، برای آماده شدن  $S$  بیت اول، به ۴ واحد زمانی نیاز است و برای  $cout$  هم به ۴ واحد زمانی نیاز است. برای بیت دوم، چون باید  $cout$  بیت اول آماده شود، هم  $S$  و  $cout$  بیت دوم با ۴ واحد زمانی تاخیر شروع به کار میکنند. و خودشان هم هر کدام ۴ واحد زمانی وقت می‌خواهند. پس در کل ۸ واحد زمانی نیاز دارند. به همین ترتیب برای محاسبه بیت  $k$  ام، نیاز است که  $cout$  بیت  $k-1$  ام آماده شده باشد که  $4(k-1)$  واحد زمانی نیاز دارد و خود بیت  $k$  ام هم به ۴ واحد زمانی نیاز دارد پس در نهایت خروجی بیت  $k$  ام پس از  $4k$  واحد زمانی آماده می‌شود. پس برای بیت  $n$  ام،  $4n$  واحد زمانی نیاز است. پس اگر جمع‌کننده ما  $n$  بیتی باشد، بیت اول بعد از ۴ واحد زمانی آماده است و بیت دوم بعد از  $4 \times 2$  واحد زمانی و بیت  $n$  ام بعد از  $4n$  واحد زمانی، پس بعد از پایان واحد زمانی  $4n$  ام، باید سیگنال `ready` را یک کنیم که یعنی خروجی مدار آماده است. پس بعد از دادن ورودی، با  $4n$  واحد زمانی تاخیر این بیت `ready` یک می‌شود. پس تاخیر این بیت `ready` هم  $4n$  واحد زمانی است.