به نام خدا



آزمایشگاه طراحی سیستمهای دیجیتال

گزارش کار سوم توصیف جریان داده

دانشكده مهندسي كامپيوتر

دانشگاه صنعتی شریف

بهار ۱۴۰۱

استاد:

عليرضا اجلالي

دستیار آموزشی: سحررضاقلی

گروه:

هيربد بهنام

99171777

على نظري

991.74.1

عرفان مجيبي

991-04-4

فهرست

٢																مقدمه
٣																گزارش آزمایش
																radable 1-bit comparator • ۱ بخش
٣								 								مقايسه كنندهي تك بيتي
۵								 								مقایسه کنندهی چهار بیتی
٨								 								مقایسه کنندهی چهار بیتی بخش ۲. مقایسه کنندهی سریال
٣																نتیجه گیری

مقدمه

در این آزمایش میخواهیم با دستور assign در verilog آشنا شویم. به کمک این دستور یا keyword میتوانیم یک جریان را به سیمی بدهیم.

برای آشنایی با این دستور میخواهیم در ابتدا یک مقایسه کنندهی یک بیتی بسازیم. در ادامه با استفاده از چهار تا از این مقایسه کنندهها یک مقایسه کنندهی چهار بیتی میسازیم.

سپس یک مقایسه کننده ی سریال میسازیم که در هر کلاک دو بیت را به عنوان ارقام عدد دریافت میکند و اعداد را مقایسه میکند. در ساخت این مقایسه کننده فقط مجاز به استفاده از assign هستیم. پس باید flip flopهای مورد نیازمان را در سطح سیم طراحی کنیم.

گزارش آزمایش

بخش \. Cascadable 1-bit comparator

مقایسه کنندهی تک بیتی

در ابتدا میخواهیم که یک مقایسه کنندهی یک بیتی بسازیم که علاوه بر دو رقمی که میخواهیم مقایسه کنیم، دو بیت هم به عنوان حالت کوچکتر یا بزرگتر بودن رقمهای قبلی به این شمارنده میدهیم. جدول زیر حالتهای خروجی و ورودی مدار را نشان میدهد:

i_gt	i_eq	i_lt	o_gt	o_eq	o_lt
0	0	1	0	0	1
1	0	0	1	0	0
0	1	0	x > y	x = y	x < y

جدول ۱: جدول درستی مقایسه کننده

حال با کمی توجه متوجه می شویم که صفر بودن o_eq و o_eq نشان دهنده ی یک بودن o_lt است. پس می توان مدار را ساده سازی کرد با حذف ورودی و خروجی o_lt و o_lt . حال شروع به نوشتن کد verilog می کنیم.

در ابتدا یک ماژول تعریف میکنیم که ورودیهای x ، i_eq ، i_gq را میگیرد و خروجیهای o_gq و o_gq را دارد. زمانی باید o_gq را فعال کنیم که مقایسه تا قبل از این مقایسه، مساوی بوده باشد و o_gq باشد. برای فعال کردن o_gq باید اول از همه ببینیم که آیا o_gq برابر یک است یا خیر. در صورتی که آن برابر یک بود درجا باید o_gq را نیز برابر یک کنیم. در غیر این صورت باید ببینم که آیا تا قبل از این مقایسه اعداد مساوی هستند یا خیر. در صورتی که مساوی بودند، باید ببینم که آیا o_gq است یا خیر. پس کد وریلاگ این ماژول به صورت زیر است:

```
module one_bit_comparator (
    input i_gt,
    input i_eq,
    input x,
    input y,
    output o_gt,
    output o_eq
);

assign o_gt = i_gt | (i_eq & (x > y));
    assign o_eq = i_eq & (x == y);
endmodule
```

تسم^ت،•

حال باید این مقایسه کننده را تست کنیم. تست بنچی مینویسیم که تمامی حالات ممکن را بررسی کند. کد این تست بنچ در زیر آمده است:

```
include "one_bit_comparator.v"

module one_bit_comparator_test;
```

```
reg i_gt, i_eq, x, y;
      wire o_gt, o_eq;
      one_bit_comparator c(i_gt, i_eq, x, y, o_gt, o_eq);
      initial begin
8
          // Simple even tests
          i_gt = 1'b0;
10
          i_eq = 1'b1;
          x = 1'b0;
          y = 1'b0;
          while (\{y, x\} != 2'b11) begin
14
              #10 {y, x} = {y, x} + 1;
          end
16
          // Before was greater
          #20
          i_gt = 1'b1;
19
          i_eq = 1'b0;
20
          x = 1'b0;
21
          y = 1'b0;
          while ({y, x} != 2'b11) begin
23
              #10 {y, x} = {y, x} + 1;
24
          end
          // Before was smaller
26
          #20
27
          i_gt = 1'b0;
          i_eq = 1'b0;
29
          x = 1'b0;
30
          y = 1'b0;
31
          while ({y, x} != 2'b11) begin
32
              #10 {y, x} = {y, x} + 1;
          end
          $stop;
35
     end
36
     initial begin
38
         $monitor("i_gt=%d i_eq=%d x=%d y=%d o_gt=%d o_eq=%d\n", i_gt,
     i_eq, x, y, o_gt, o_eq);
      end
41 endmodule
```

و این کد را در ModelSim اجرا میکنیم. نتیجه به صورت زیر است:

% -	Msgs	
/one_bit_comparator_test/i_gt	0	
/one_bit_comparator_test/i_eq	0	
/one_bit_comparator_test/x	1	
/one_bit_comparator_test/y	1	
/one_bit_comparator_test/o_gt	St0	
/one_bit_comparator_test/o_eq	St0	
·		

شکل ۱: نتیجهی تست مقایسه کنندهی یک بیت

در قسمت بعد دو module را با هم سنتز می کنیم.

مقایسه کنندهی چهار بیتی

حال باید با استفاده از چها مقایسه کننده یی یک بیتی یک مقایسه کننده ی چهار بیتی بسازیم. برای این کار، در ابتدا، باید ورودی های مقایسه کننده ی او y و وصل می کنیم. همچنین به ورودی اید مقدار i_eq باید مقدار یک را بدهیم چرا که در غیر این صورت مقایسه بلافاصله تمام می شود! به همین دلیل باید i_gt را ۰ بدهیم.

حال برای مقایسه کننده های بعدی باید خروجی های o_eq و o_et را به ورودی های متناظر مقایسه کننده ی بعدی وصل کنیم. همین کار را برای ۳ مقایسه کننده ی بعدی بکنیم. کد وریلاگ این مقایسه کننده به صورت زیر است:

```
include "one_bit_comparator.v"

module four_bit_comparator (
    input[3:0] x,
    input[3:0] y,
    output o_gt,
    output o_eq

b);

wire c1_gt, c1_eq, c2_gt, c2_eq, c3_gt, c3_eq;
    one_bit_comparator c1(1'b0, 1'b1, x[3], y[3], c1_gt, c1_eq);
    one_bit_comparator c2(c1_gt, c1_eq, x[2], y[2], c2_gt, c2_eq);
    one_bit_comparator c3(c2_gt, c2_eq, x[1], y[1], c3_gt, c3_eq);
    one_bit_comparator c4(c3_gt, c3_eq, x[0], y[0], o_gt, o_eq);
endmodule
```

تست:

برای نوشتن تست این مقایسه کننده نیز از تولید کنندهی اعداد تصادفی استفاده میکنیم. بدین صورت که چندین عدد تصادفی درست میکنیم و آنها را مقایسه میکنیم. کد تست در زیر آمده است:

```
include "four_bit_comparator.v"
2
```

```
module four_bit_comparator_test;
      reg[3:0] x;
      reg[3:0] y;
     integer i;
      wire o_gt, o_eq;
      four_bit_comparator c(x, y, o_gt, o_eq);
      initial begin
10
          // Simple tests
          x = 4'b0000;
          y = 4'b0000;
          #10 x = 4'b1000;
          y = 4'b0111;
          #10 x = 4'b0110;
16
          y = 4'b0111;
          #10 x = 4'b0110;
          y = 4'b0111;
19
          #10 x = 4'b0010;
20
          y = 4'b0010;
          // Fuzzing
22
          for (i = 0; i < 10; i = i + 1) begin
23
              #10 x = \$random;
              y = $random;
          end
26
          $stop;
      end
28
29
      initial begin
          $monitor("x=%d y=%d o_gt=%d o_eq=%d", x, y, o_gt, o_eq);
31
      end
32
33 endmodule
```


اعداد تصادفی تولید شده به صورت زیر هستند:



شكل ٢: نتيجهى تست مقايسه كنندهى چهار بيتى

سنتز كد:


این کار را نیز در کوئارتوس انجام میدهیم. دقت کنید که قبل از سنتز کردن کد باید خطهای include را از فایلهایمان پاک کنیم. چرا که کوئارتوس همهی فایلها را با هم کامپایل میکند و در صورتی که این کار را نکنیم با ارور مواجه میشویم.



شکل ۳: سنتز مقایسه کنندهی چهار بیتی

بخش ۲. مقایسه کننده ی سریال

برای حل این قسمت همان طور که مشخص است باید در ابتدا flip flop را با استفاده از گیتهای پایه بسازیم. یک نمونه از level triggered flip flop به صورت زیر است:



شکل ۴: مداریک dff

حال باید به کمک دو فلیپ فلاپ که یکی حالت بزرگتر بودن و یکی حالت کوچک بودن را ذخیره میکنند مدار را بسازیم. در صورتی که حالت بزرگتر و باید بدون توجه به ورودی های بعدی باید حالت بزرگتر را برابر یک قرار دهیم و حالت کوچکتر را برابر صفر. در صورتی که حالت کوچکتر نیز فعال بود باید بدون نگاه کردن به ورودی خروجی کوچکتر بودن را فعال کنیم و خروجی بزرگتر بودن را غیر فعال. همچنین در صورتی که سیگنال reset فعال باشد باید بدون شرط باید جفت فلیپ فلاپها را صفر کنیم.

با توجه به گفتههای فوق کد وریلاگ مدار را مینویسیم:

```
module sequential_comparator (
     input x,
     input y,
     input reset,
     input clk,
     output o_gt,
     output o_lt
8);
     wire o_gt_not, o_lt_not, i_gt, i_lt;
     // Create the flip flops
     assign o_gt = ~(o_gt_not & ~(i_gt & clk));
     assign o_gt_not = ~(o_gt & ~(~i_gt & clk));
     assign o_lt = ~(o_lt_not & ~(i_lt & clk));
     assign o_lt_not = ~(o_lt & ~(~i_lt & clk));
14
     // Assign the inputs of flop flops
15
      assign i_gt = (~reset) & (o_gt | ((~i_lt) & (x > y)));
      assign i_lt = (~reset) & (o_lt | ((~i_gt) & (x < y)));</pre>
18 endmodule
```

تست:

برای تست این مقایسه کننده در ابتدا چند تست کیس هاردکد شده مینویسیم. سپس چندین تست کیس رندوم میسازیم که از کارکرد این قطعه مطمئن شویم. برای این کار ابتدا سیگنال ریست را فعال میکنیم و دو بیت رندوم به عنوان ورودی مدار به آن میدهیم. میدهیم. سپس آن دو بیت را به دو متغیر نسبت میدهیم. از این متغیرها برای چاپ اعداد مقایسه شده استفاده میکنیم. سپس چهار بیت رندوم دیگر میسازیم؛ متغیرهای ذکر شده را یک بیت به راست شیف میدهیم و دو بیت رندوم دیگر را به آن اضافه میکنیم. این دو بیت را به مدار هم میدهیم. سپس یک واحد زمان صبر میکنیم و نتیجهی مدار را چاپ میکنیم.

```
include "sequential_comparator.v"
module sequential_comparator_test;
     reg x, y, clk, reset;
      wire gt, lt;
     integer i, j, temp_x, temp_y;
      sequential_comparator sc(x, y, reset, clk, gt, lt);
     initial clk = 1'b1;
10
      always #5 clk = ~clk;
      initial begin
          // Hardcoded test
14
          reset = 1'b1;
          x = 1'b0;
16
          y = 1'b0;
          #10
          reset = 1'b0;
19
          x = 1'b0;
20
          y = 1'b0;
          #10
          x = 1'b1;
23
          y = 1'b0;
24
          #10
          x = 1'b0;
26
          y = 1'b1;
          #10
          x = 1'b0;
29
          y = 1'b0;
30
          // Fuzzy test
          for (i = 0; i < 10; i=i+1) begin</pre>
              // Reset numbers
              #20 reset = 1'b1;
              temp_x = 0;
35
              temp_y = 0;
              #10
```

```
reset = 1'b0;
              // Create a 4 bit number
              for (j = 0; j < 4; j=j+1) begin
                   x = $random % 2;
41
                   y = $random % 2;
42
                   temp_x = (temp_x << 1) + x;
43
                   temp_y = (temp_y << 1) + y;
45
                   $display("x=%d y=%d gt=%d lt=%d", temp_x, temp_y, gt, lt
     );
                   temp_x = temp_x; // no op
              end
50
          $stop;
      end
53 endmodule
```

ممکن است که کمی خط ۴۵ تا ۴۸ گنگ باشد که آنرا در اینجا توضیح می دهیم. در ابتدا نیاز داریم که کمی تاخیر داشته باشیم تا اینکه feedback مدار بر روی خروجی بتواند تاثیر بگذارد. بعد در خط ۴۶ نتیجهی مدار را چاپ می کنیم. حال باید دوباره کمی صبر کنیم در غیر این صورت خط ۴۱ تا ۴۴ بلافاصله اجرا می شوند و x و y را عوض می کند. (این زبان توصیف سخت افزار است و خطها همزمان اعمال می شوند!) پس باید یک تعلیق دیگر نیز داشته باشیم. اما نمی توان یک تعلیق خالی داشت. برای همین خطی را مثل خط ۴۸ می گذاریم که کاری نمی کند. (no-op) حال برنامه را اجرا می کنیم و نتیجه ی مدار را مشاهده می کنیم.

```
x=0 y=1 gt=0 lt=1

x=1 y=3 gt=0 lt=1

x=3 y=7 gt=0 lt=1

x=7 y=14 gt=0 lt=1

x=1 y=1 gt=0 lt=0

x=2 y=3 gt=0 lt=1

x=5 y=6 gt=0 lt=1

x=11 y=12 gt=0 lt=1

x=11 y=0 gt=1 lt=0

x=3 y=1 gt=1 lt=0

x=6 y=3 gt=1 lt=0


x=12 y=6 gt=1 lt=0

x=0 y=1 gt=0 lt=1

x=0 y=3 gt=0 lt=1
```

```
x=1 y=7 gt=0 lt=1
x=3 y=14 gt=0 lt=1
x=0 y=0 gt=0 lt=0
x=0 y=1 gt=0 lt=1
x=0 y=3 gt=0 lt=1
x=1 y=7 gt=0 lt=1
x=1 y=1 gt=0 lt=0
x=2 y=2 gt=0 lt=0
x=5 y=5 gt=0 lt=0
x=11 y=10 gt=1 lt=0
x=0 y=0 gt=0 lt=0
x=0 y=0 gt=0 lt=0
x=1 y=0 gt=1 lt=0
x=2 y=1 gt=1 lt=0
x=1 y=0 gt=1 lt=0
x=2 y=0 gt=1 lt=0
x=4 y=0 gt=1 lt=0
x=9 y=1 gt=1 lt=0
x=1 y=1 gt=0 lt=0
x=3 y=2 gt=1 lt=0
x=6 y=5 gt=1 lt=0
x=13 y=11 gt=1 lt=0
x=0 y=0 gt=0 lt=0
x=1 y=1 gt=0 lt=0
x=2 y=3 gt=0 lt=1
x=5 y=6 gt=0 lt=1
```

در نهایت کد را سنتز میکنیم. همان طور که مشاهده می شود کد کامپایل می شود و مشکلی ندارد.



شكل ۵: سنتز مقايسه كنندهى سريال

نتیجهگیری

در این سری آزمایش توانستیم به کمک assign جریان یک سیم را با توجه به یک سری سیم دیگر مشخص کنیم. همچنین توانستیم فقط به کمک این دستور d flip flop و مدارهای ترتیبی بسازیم.