به نام خدا



آزمایشگاه طراحی سیستمهای دیجیتال

گزارش کار دوم طراحی مدارهای ترتیبی با استفاده از امکانات شماتیک

> **دانشکده مهندسی کامپیوتر** دانشگاه صنعتی شریف بهار ۱۴۰۱

> > استاد:

علیرضا اجلالی دستیار آموزشی: سحررضاقلی

نویسنده: هیربد بهنام ۹۹۱۷۱۳۳۳ عرفان مجیبی ۹۹۱۰۵۷۰۷ علی نظری

فهرست

٢																																4	دم	مق
٣																													ۺ	ماي	آزد	ۺ	ارنا	گز
٣														٠,	لق	b	من	و	ها	64	بط	راه	ن	ود	آو	ت	···	دد	بة	•	ی آ	خش	ُ ب	
٣																						ها	ئى	و ج	غوا	>	ا و	۵	ئى	رود	و			
٣																							ر	دا	ی م	ثى	-1	طر	0	حو	ن			
																														برا				
																														.1		خش	ب	
																														دار				
۵															. (٥٠	وند	رو	וצ	ً با	لبه	14	ے د	اسر	کسا	>	D	F	F	دار	•			
۵																											T	F	F	دار	•			
۶																									co	DU	ın	te	r	دار	•			
																													-	دار				
٨			•		•	•								•													1	نچ	، ب	ىت	ت			
٩																														ی	ير	ه گ	ج	نتي

مقدمه

در این آزمایش، میخواهیم مداری ترتیبی با امکانات شماتیک نرمافزارها بسازیم برای اینکار، باید از فلیپفلاپها استفاده کنیم و با قرار دادن مناسب کلاک در مدار، مدار را طراحی کنیم. در این آزمایش یک اتاق انتظار میخواهیم طراحی کنیم که سیگنالهایی مانند in و out و همچنین بخشی به عنوان counter داریم که تعداد افراد حاضر در این اتاق انتظار را مشخص میکند.

گزارش آزمایش

بخش ۱. به دست آوردن رابطهها و منطق

وروديها وخروجيها

در این مدار ورودی ها و خروجی هایی وجود دارد که به شرح آنها میپردازیم. نخست ورودی کلاک را داریم که برای مدارهای ترتیبی واجب است. ورودی است و هرگاه فردی از تربی واجب است. ورودی است و هرگاه فردی از در ورودی است و هرگاه فردی از اتاق خارج در ورودی، وارد شود، این حسگر فعال می شود. ورودی T هم داریم که حسگر درب خروجی است و هرگاه فردی از اتاق خارج شود، این حسگر فعال شده و یک می شود. ورودی T هم داریم که زمانی یک است که مجاز به ورود به اتاق باشیم. یک ورودی reset هم داریم که برای فعال سازی شمارنده نیاز است.

نحوه طراحي مدار

- خروجی close که هنگامی صفر می شود که حداقل یکی از بیتهای عدد نشان داده شده توسط شمارنده، مقدار داشته باشد؛ در نتیجه، اگر عدد شمارنده صفر باشد (و کسی در اتاق نباشد)، این خروجی یک میشود (در خروج سته میشود).
 - خروجی دیگری که موجود است، خروجیهای counter است که بیت صفر تا سه دارد.
 - خروجی open که هنگامی یک می شود که همه ی این عبارات، یک باشند:

ورودى T

ورودی in

ورودي ant ورودي ent

و در نهایت، عدد شمارنده ۱۵ نباشد

- خروجی up وقتی یک است که هم شرایط open در فوق برقرار باشد و هم out صفر باشد؛ زیرا اگر out یک باشد و شرایط open برقرار باشد، هم ورود و هم خروج داریم و در نتیجه نباید عدد شمارنده زیاد شود.
- برای مشخص کردن حالتهای مختلف up و enable می توان T حالت کلی در نظر گرفت. اولی اینکه T برابر با و nout counter برابر با یک باشد و نقیض and خروجیهای dont Care برابر با یک باشد و نقیض and خروجیهای enable و toounter برابر با یک باشد و نقیض T دو و دخروجی این و دروجی counter برابر با صفر و خروجی این و دروجی این و دروجی and برابر با صفر باشد و نقیض T و T و T و T و T دو T برابر با یک می شود. حالت دو این حالت، خروجی T دو T دو می در بایک می شود که در این حالت، خروجی T دو T دو می برابر با یک می شود و خروجی T دا برابر با یک می شود. در بقیه حالتهای موجود هم T برابر با T است و enable برابر با صفر است.
- حالتی که باید تعداد کم شود سطر اول است که qup میدهیم و ۱=en که یکی کم شود، و هنگامی است که اتاق خالی نباشد، سنسور بیرون رفتن، خروج یک نفر را ثبت کرده باشد و کسی هم آن موقع وارد نشود (که باعث ثابت ماندن عدد نشود). حالتی که باید تعداد زیاد شود سطر دوم است که qup ۱ میدهیم و ۱=en که یکی زیاد شود، و هنگامی است که اتاق پر نباشد، کسی بیرون نرود (که باعث ثابت ماندن عدد نشود)، سنسور داخل شدن، ورود یک نفر را ثبت کرده باشد، فرد دکمه ی ورود را زده باشد و نیز در زمان مجاز داخل شدن به اتاق باشیم. در بقیه ی حالات، عدد نباید تغییر کند. پس en را صفر میدهیم.

طراحي مدار شمارنده


در طراحی شمارنده، از ۴ عدد T Flip Flop تستفاده شده است. خروجی این فلیپفلاپ ها از چپ به راست، بیت های صفر (کم ارزش)، یک، دو و سهی شمارندهی ۴ بیتی ما هستند. نکتهی کلیدی آن است که اگر enable صفر باشد، نباید تغییری در شمارنده رخ دهد، و این کار به واسطهی and کردن enable با ورودی T فلیپفلاپ ها انجام شده است تا اگر enable صفر باشد، T برابر صفر شود و تغییری در بیتها ایجاد نشود. اگر enable برابر با یک باشد ،طبق طرح مدار، بیت صفرم همواره و در هر کلاك عوض میشود زیرا در شمارش به بالا یا پایین، در هر کلاك، مقدار کم ارزشترین بیت تغییر میکند. و در حرکت رو به بالا زمانی بیت پر ارزش یک میشود که بیت قبل از آن از یک به صفر تغییر یابد و حالتها دیگر هم به همین شکل است.

ورودي reset نيز به واسطه ي يک گيت not به وروديهاي CLRN فليپفلاپ ها متصل شده تا در ابتداي کار، بتوانيم شمارنده را صفر کنيم. اين ورودي، همان ورودي Clr در جدول موجود در دستور کار است که به شکل active low داده شده است.

بخش ۲. طراحی مدارهای موجود

مدار DFF غير حساس به لبه


از این مدار جلوتر استفاده خواهیم کرد و نخست، با گیتهای پایه آن را طراحی میکنیم. برای طراحی، همانطور که از درس مدار منطقی می دانیم نیاز به ورودی C و Clock داریم و خود D وارد یک And می شود و not آن وارد یک And دیگر می شود. ورودی Clock هم که به هر دو And وارد می شود تا اگر صفر بود، مدار اصلا کار نکند. در ادامه هم چون مدار ترتیبی است، از خروجی در ورودی مدار استفاده می کنیم و به این ترتیب یک DFF که حساس به لبه نیست را می سازیم:



شكل 1: مدار DFF غير حساس به لبه

مدار DFF حساس به لبه بالارونده


با کمک بخش قبل، DFF حساس به لبه بالارونده را ساختیم. در این بخش خود کلاک را به به بخش دوم وصل میکنیم و not ان را به بخش اول و با اینکار، فقط زمانی که کلاک از صفر به یک تغییر حالت دهد، ورودی از بخش اول به بخش دوم انتقال میابد و با اینکار DFF که حساس به لبه بالارونده است، میسازیم:



شكل ٢: مدار DFF حساس به لبه بالارونده

مدار TFF


در ساخت شمارنده برای تعداد افراد حاضر در سالن، نیاز به شمارنده ۴ بیتی داریم که پایه آن بر اساس TFF است و در اینجا، TFF را با گیتهای پایه طراحی کردیم. ساخت TFF با کمک DFF هم که بسیار ساده است و برای قسمت ترتیبی مدار از DFF استفاده میکنیم و بقیه بخشها هم صرفا ورودی و clear کردن مدار و ... است. طرح این مدار در با کمک گیتهای پایه در زیر آمده است:



شكل ٣: مدار TFF

مدار counter


در طول آزمایش، به ازای هر ورود و خروج، باید تعداد افراد حاضر در سالن را تغییر دیهم که این کار با counter قابل انجام است. چون که هم رو به بالا باید بشماریم و هم رو به پایین، پس یک ووردی کنترلی up/down داریم که با عوض شدن آن، جهت شمارش را عوض میکنیم و در ساخت این مدار هم کاملا از گیتهای پایه استفاده شده است و آن TFF های استفاده شده هم قبل تر پیادهسازی شدند ولی برای شکل بهتر، از TFF های خود نرمافزار کوآرتوس استفاده میکنیم



شکل ۴: مدار Counter


مدار Room

در نهایت با توجه به توضیحاتی که در بخش اول دادیم و مدارهای پایه که قبل تر در بخش دوم ساختیم، می توانیم به طراحی سیستم اتاق بپردازیم که مداری مانند شکل زیر دارد که به خاطر ابعاد بزرگش در یک تصویر بسیار ریز شد ولی فایل پروژه با نرمافزار quartus موجود هست و در صورت نیاز می توانید آن را باز کرده و در بخشهای مختلف، زوم کنید.



شکل ۵: مدار Room


بعد از ساخت مدار و قبل از نوشتن تست بنچ، تستی دستی برای آن ساخته شد تا صحت عملکرد آن بررسی شود که آن را هم گزارش در کنار تست بنچ نوشته شده میآوریم و این تست دستی، مانند عکس زیر است:



شكل 6: تست مدار

در این تست، اول کار که close یک است چون کسی در اتاق نیست بنابراین کسی هم نمی تواند خارج شود ولی بلافاصله بعد از اینکه شخص اول وارد اتاق می شود، این سیگنال close صفر می شود و با ورود افراد، شمارنده هم رو به بالا می شمارد و بعد از اینکه افراد شروع به اینکه ۱۵ نفر وارد اتاق شدند، سیگنال open صفر شده است چون اتاق دیگر گنجایش ندارد و دقیقا بعد از اینکه افراد شروع به خارج شدن می کنند، این سیگنال open دوباره صفر می شود و در این شرایط، شمارنده رو به پایین می شمارد. کمی جلوتر همزمان افرادی هم وارد می شوند و هم خارج می شوند که در این ظرایط، شمارنده نمی شمارد.

برای محاسبه فرکانس کاری مدار، طبق توضیحات به بخش report بعد از سنتز و کامپایل میرویم و در آنجا فرکانس کاری مدار را مشاهده میکنیم:




شكل ٧: فركانس

همانطور که مشاهده میکنیم، فرکانس کاری مدار حدود ۳۸۹ مگا هرتز است.

تست بنچ

برای این بخش طبق منابع، با استفاده از کوآرتوس تبدیلیافته هر مدار شماتیک را به کد verilog گرفتیم که فایل های موجود است و اینکار را از بخش file و زیر بخش create -update انجام دادیم که گزینه ای تخت عنوان file و زیر بخش موجود و اینکار را از بخش create به مدار در بخش انتقال کدها به مدلسیم، سعی در نوشتن تست بنچ کردیم که فایل تست بنچ نوشته شده هم موجود است. ولی متاسفانه بعد از تلاشهای فراوان و جستوجوی بسیار، موفق به اجرای تست در مدلسیم نشدیم و نه به معنای اینکه مدار جواب مورد انتظار نمی داد، بلکه به این معنا که گویا فایل های وریلاگ خروجی کوآرتوس، همخوانی با مدلسیم نداشت و خروجی ها را همواره x نمایش می داد که عکس این حالت در زیر آمده است:



شكل ٨: تست بنچ

نتیجهگیری

پس در این مدار توانستیم با امکانات شماتیکی که داریم، مدار یک اتاق انتظار با سیگنالهای ورودی و خروجی مختلف را بسازیم و همچنین برای تست مدار، از تستبنج استفاده شد تا صحت عملکرد مدار، مورد بررسی قرار بگیرد.