

به نام خدا



# آزمایشگاه طراحی سیستم‌های دیجیتال

گزارش کار پنجم

طراحی مدار ضرب کننده

دانشکده مهندسی کامپیوتر

دانشگاه صنعتی شریف

بهار ۱۴۰۱

---

استاد:

علیرضا اجالالی

دستیار آموزشی:

سحر رضاقلی

نویسندگان:

هیربد بهنام

۹۹۱۷۱۳۳۳

عرفان مجیبی

۹۹۱۰۵۷۰۷

علی نظری


۹۹۱۰۲۴۰۱

# فهرست

۲	مقدمه
۳	گزارش آزمایش
۳	بخش ۱. کشیدن ASM Chart و تعریف ورودی‌ها و خروجی‌ها
۳	طراحی ASM Chart
۵	توضیح الگوریتم Booth
۶	بخش ۲. طراحی نهایی و زدن کد وریلاگ
۶	کد وریلاگ مدار
۱۳	نتیجه‌گیری

## مقدمه

در این آزمایش به کمک الگوریتم Booth و طراحی جداگانه مسیر داده و واحد کنترل، مانند شکل زیر یک واحد ضرب کننده می‌سازیم:



شکل ۱: طراحی کلی


در این آزمایش نیاز است که واحد شیفت دهنده توان انجام شیفت بیش از یک بیت در یک پالس ساعت را داشته باشد تا نسبت به ضرب عادی، بهینه تر باشد.

## گزارش آزمایش

### بخش ۱. کشیدن ASM Chart و تعریف ورودی‌ها و خروجی‌ها

#### طراحی ASM Chart

با این ضرب‌کننده و نحوه ساخت و کارکرد آن در درس معماری کامپیوتر آشنا شده‌ایم. همانطور که گفته شد، واحد شیفت‌دهنده باید توان اینکه بیش از یک بیت را در یک clock شیفت دهد داشته باشد. ورودی ۲ عدد  $n$  بیتی است که در این مرحله فرض می‌کنیم ۸ بیتی هستند و یک Start هم داریم که برای شروع کار مدار است و  $clk$  هم که برای سنکرون کردن مدار وجود دارد. خروجی هم یک عدد  $2n$  بیتی است که اینجا ۱۶ بیتی می‌شود و به عنوان Result در نظر گرفته می‌شود و همان حاصل ضرب دو عدد علامت‌دار است و یک خروجی End هم دارد که به معنای آماده بودن جواب است. ابتدا ASM Chart این مدار را می‌کشیم که به شکل زیر است:



شکل ۲: نمودار ASM Chart

الگوریتم استفاده شده مانند ASM Chart بالا است. در هر مرحله که شیفتی انجام می‌شود، به اندازه تعداد شیفت از count کم می‌شود.

از آنجایی که ۴ حالت داریم پس از یک رجیستر ۲ بیتی برای نمایش State استفاده می‌کنیم. همچنین تعداد دستوراتی که باید از بخش کنترل به data path منتقل شود، ۴ حالت است که به ترتیب به معنای مقداردهی اولیه، جمع با a و تفریق از a و شیفت دادن است. در این بین در هر مرحله یکی از count کم می‌کنیم و در نهایت که کار تمام شد، end را یک می‌کنیم. مقادیری که باید به بخش کنترل منتقل شوند، مقادیر status و شمارنده و dxb[1:0] است.

## توضیح الگوریتم Booth

برای ضرب کردن طبق روش بوث، یک رجیستر ۱۶ بیتی باید در نظر بگیریم و ۸ بیت کم ارزش آن را با  $b$  پر کنیم و سپس در هر مرحله با توجه به بیت کم ارزش آن، مقدار  $a$  را به ۸ بیت پر ارزش آن اضافه یا کم کنیم و سپس آن را یک بیت شیفت دهیم و سپس یکی از شمارنده کم کنیم. برای اینکه این روش را کمی بهبود ببخشیم و مقدار شیفت را بیشتر کنیم تا در کلاک کمتری، پاسخ محاسبه شود، در هر مرحله دو بیت از بیت‌های کم ارزش  $b$  را به همراه بیت قبلی که شیفت خورده بررسی می‌کنیم و با توجه به آنها تصمیم می‌گیریم که چه کار کنیم. همچنین برای نگه داشتن علامت از یک بیت اضافه‌تر در انتهای رجیستر استفاده کردیم. بنابراین رجیستر  $dx$  شامل ۱۸ بیت است که بیت پر ارزش آن برای نگه داشتن علامت، ۸ بیت برای  $X$  که در هر مرحله مقدار  $a$  به آن اضافه یا کم می‌شود، سپس ۸ بیت که در ابتدا با  $b$  پر می‌شود و سپس یک بیت برای نگه داشتن آخرین بیتی که شیفت خورده است. در انتها مقدار جواب نهایی در بیت ۱ تا ۱۶ رجیستر  $dx$  است.

با توجه به توضیحات بالا و نمودار ASM چارت، پس از وارد کردن اعداد و فعال کردن  $start$  که می‌تواند به صورت یک  $push\ button$  هم باشد، ابتدا رجیسترها مقداردهی شده و در هر مرحله با چک کردن دو بیت مورد نظر، یکی از ۴ کار گفته شده انجام می‌شود و سپس بررسی می‌شود که تمام مقادیر  $b$  یعنی به اندازه ۴ بار شیفت خورده است یا نه، و در صورتی که تمام شده بود، مقدار  $END$  یک می‌شود تا زمانی که مجدداً اعدادی وارد شوند و  $start$  فشار داده شود.

## بخش ۲. طراحی نهایی و زدن کد وریلاگ

### کد وریلاگ مدار

حال به زدن کد و توضیح بخش‌های مختلف آن می‌پردازیم. کدهای ControlUnit و DataPath هر کدام در یک ماژول ساخته شده‌اند و سپس در یک ماژول دیگر نمونه‌گیری شده و به هم وصل شده‌اند. تمام کدهای وریلاگ موجود به پیوست است. نخست ماژول اصلی را داریم که نام آن booth است و در این ماژول نمونه‌هایی از Data Path و Control Unit ساخته می‌شود و اتصال آن‌ها به هم برقرار می‌شود و ورودی‌های لازم به هر کدام داده می‌شود.

```

1 `timescale 1ns/1ns
2 module booth(input clk, input start, input [7:0] in1, input [7:0] in2,
   output valid, output [15:0] out);
3   wire [3:0] shmnt;
4   wire load, sum_or_diff, shift;
5   data_path dp(.clk(clk), .input_1(in1), .input_2(in2), .dxb_input_1(out
   [15:8]), .dxb_input_2(out [7:0]), .load(load), .sum_or_diff(
   sum_or_diff), .shift(shift), .shmnt(shmnt));
6   control_unit cu(.clk(clk), .start(start), .valid(valid), .Q(out [7:0]),
   .load(load), .sum_or_diff(sum_or_diff), .shift(shift), .shmnt(shmnt
   ));
7 endmodule

```

به توضیح متغیرهای موجود در کد بالا می‌پردازیم:

- ورودی start با یک شدنش، فرمان شروع به کار عملیات ضرب صادر می‌شود.
- ورودی clk هم که سیگنال کلاک مدار است.
- ورودی‌های in<sub>۱</sub> و in<sub>۲</sub> هم که دو عددی هستند که باید در هم ضرب شوند.
- خروجی out هم حاصلضرب دو عدد است که با روش Booth اندازه‌گیری شده است.
- خروجی end هم زمانی یک می‌شود که خروجی out آماده باشد و تنها پس از یک شدن این سیگنال است که می‌توانیم از خروجی out استفاده کنیم.

حال به مرحله‌ای می‌رسیم که باید مسیر داده و واحد کنترل را بسازیم و ارتباط آن‌ها با هم را مشخص کنیم. ورودی‌های کنترلی load و sum-or-diff و shift را به واحد کنترل می‌دهیم تا بر حسب شرایط آن عملیاتی که باید اجرا شود را مشخص کند و همین‌ها را به مسیر داده هم می‌دهیم و مسیر داده بر حسب سیگنالی که واحد کنترل یک می‌کند، عملیات مورد نظر را انجام می‌دهد. و shmnt هم تعداد بیتی است که باید شیفت دهیم و با این روش می‌توان بیش از یک بیت در هر کلاک هم شیفت داد. در ادامه، مسیر داده نمونه‌گیری شده است و پارامترهای لازم به آن داده شده است. در این مثال چون ورودی‌ها ۸ بیتی هستند، خروجی ۱۶ بیتی است که نصف آن را in<sub>۱</sub> در بر می‌گیرد و نصف دیگر را in<sub>۲</sub> در بر می‌گیرد. در واحد کنترل، ما in<sub>۲</sub> را به عنوان نیمه راست out به نمونه داده‌ایم، این است که از روی این مقدار باید میزان shmnt را محاسبه کنیم.

حال به طراحی مسیر داده می‌پردازیم که کد آن در زیر قابل مشاهده است:

```

1 `timescale 1ns/1ns
2 module data_path(input clk, input [7:0] input_1, input [7:0] input_2,
3     output reg [7:0] dxb_input_1, output reg [7:0] dxb_input_2, input
4     load, input sum_or_diff, input shift, input [3:0] shmnt);
5 reg [7:0] M;
6 reg LSB;
7 always @(posedge clk)
8 begin
9     if (load)
10    begin
11        M <= input_1;
12        dxb_input_1 <= 0;
13        dxb_input_2 <= input_2;
14        LSB <= 0;
15    end
16    else if (sum_or_diff)
17    begin
18        if (dxb_input_2[0] == 1 && LSB == 0)
19            dxb_input_1 <= dxb_input_1 - M;
20        else if (dxb_input_2[0] == 0 && LSB == 1)
21            dxb_input_1 <= dxb_input_1 + M;
22    end
23    else if (shift)
24        {dxb_input_1, dxb_input_2, LSB} <= $signed({dxb_input_1,
25        dxb_input_2, LSB}) >>> shmnt;
26    end
27 endmodule

```

این بخش عملیات را روی ورودی‌ها و خروجی‌ها انجام می‌دهد پس تمامی ورودی‌ها و خروجی‌ها را به آن داده‌ایم. همچنین سیگنال‌هایی که واحد کنترل روی آن‌ها کار می‌کنند هم داده شده است تا این مسیر داده بتواند در هر کلاک بفهمد چه کاری با داده‌ها باید انجام دهد. همانطور که می‌دانیم در این الگوریتم ضرب، multiplicand بسیار اهمیت زیادی دارد پس چون در مرحله‌ای ممکن است که بخواهیم عملیات load را انجام دهیم، یک متغیر M هم ساخته‌ایم تا بتوان در این شرایط، multiplicand را داخل این قرار دهیم. همچنین چون عملیات‌های ریاضی را بر حسب بیت کم‌ارزش حال و بیت کم‌ارزش قبلی باید انجام دهیم، پس یک متغیر LSB هم داریم که بیت کم‌ارزش مرحله قبل را نگه می‌دارد. در واقع از مقایسه lsb مرحله قبل و مرحله فعلی می‌توان تصمیم گرفت که چه عملیاتی انجام دهیم. همانطور که در ASM چارت هم دیدیم، یک متغیر dxb داریم که این همان تلفیق شده دو ورودی و بیت کم‌ارزش مرحله قبل است و همه با هم این متغیر را می‌سازند به این شکل که اول از چپ به راست multiplicand و بعد ورودی دوم و در نهایت هم بیت کم‌ارزش مرحله قبل قرار می‌گیرد. در مرحله بعد، در یک بلاک always به لبه بالارونده کلاک حساسیت نشان می‌دهیم و چک می‌کنیم که واحد کنترل از ما خواسته که چه کاری انجام دهیم.

- اگر سیگنال load یک باشد، یعنی باید ورودی‌ها را در رجیسترهای داخلی نگه داریم. پس مقدار multiplicand را در M می‌ریزیم و بخش سمت چپ dxb را که in ۱ در آن قرار دارد را صفر می‌کنیم چون در الگوریتم این کار انجام می‌شود.



و  $in_2$  را در همان نیمه سمت راست dxb می‌گذاریم و lsb که از مرحله قبل داریم را هم صفر می‌کنیم چون کار load را انجام داده‌ایم.

- اگر سیگنال sum-or-diff یک بود یعنی باید عملیات ریاضی انجام دهیم. برای اینکار باید lsb فعلی و مرحله قبل را مقایسه کنیم و بر اساس آن‌ها یکی از عملیات‌ها را انجام دهیم. اگر مرحله قبل lsb صفر بوده و الان یک شده باشد، باید عمل تفریق را انجام دهیم. اگر lsb در مرحله قبل یک بوده و الان صفر شده باشد، باید عمل جمع را انجام دهیم. و اگر lsb مرحله قبل با این مرحله فرقی نداشته باشد یعنی هر دو صفر یا هر دو یک باشند، کاری نباید انجام دهیم.

- اگر هم سیگنال شیفِت یک شده بود که باید به میزان مقدار shmnt شیفِت به راست بدهیم و اینکار را هم روی dxb انجام می‌دهیم.

حال به طراحی واحد کنترل می‌پردازیم:

```

1 `timescale 1ns/1ns
2 module control_unit(input clk, input start, output valid, input [7:0] Q,
   output load, output sum_or_diff, output shift, output [3:0] shmnt);
3   reg[3:0] current, next, counter;
4   assign load = current[0];
5   assign sum_or_diff = current[1];
6   assign shift = current[2];
7   assign valid = current[3];
8   always @(current, counter)
9   begin
10    next <= 0;
11    if(current[0]) next[1] <= 1'b1;
12    if(current[1]) next[2] <= 1'b1;
13    if(current[2])
14        if (counter > shmnt) next[1] <= 1'b1;
15        else next[3] <= 1'b1;
16    if(current[3]) next[3] <= 1'b1;
17  end
18  always @(posedge clk)
19    if (start)
20    begin
21      current <= 1;
22      counter <= 8;
23    end
24    else
25    begin
26      current <= next;
27      if (current[2]) counter <= counter - shmnt;
28    end
29  wire [7:0] diff_pairs = ( Q ^ (Q >> 1) ) | (8'b10000000);
30  reg [3:0] lsb_one;
```

```

31 integer i;
32 always @(*)
33 begin
34     lsb_one = 0;
35     for (i = 0; i <= 7; i = i+1)
36         if (diff_pairs[i] && lsb_one == 0) lsb_one = i + 1;
37     end
38     assign shmnt = (counter > lsb_one) ? lsb_one : counter;
39 endmodule

```

ورودی‌های این بخش هم که شامل کلاک و start است که یک شدن آن یعنی شروع به کار ضرب کننده و خروجی out هم مشخص می‌کند که خروجی ضرب آماده شده است یا خیر و تا وقتی این سیگنال یک نشده باشد، جواب ضرب به درستی آماده نشده است. خروجی‌های کنترلی هم که همان load و sum-or-diff و shift است که بر اساس آن‌ها مسیر داده متوجه می‌شود که چه کاری باید انجام دهد. همانطور که از ASM چارت دیدیم و روش One Hot را هم از مدار منطقی خواندیم، هر حالت رجیسترها یک state از مدار را دارند مشخص می‌کنند. همانطور که در بخش مسیر داده گفته شد، ما باید مدام حالت قبلی و حالت فعلی را مقایسه کنیم و بر اساس این‌ها و مقایسه‌هایی که روی آن‌ها انجام می‌دهیم، متوجه روند بشویم پس نیاز است که حالت فعلی و حالت قبلی را در رجیسترهایی نگه داریم تا بعداً از آن‌ها استفاده کنیم. در این دو رجیستر که تعریف شده و ۴ بیتی هستند، اگر بیت صفر یک باشد، یعنی عمل load روی آن‌ها انجام شده و اگر بیت یک آن‌ها یک باشد یعنی حمل جمع یا تفریق در آن‌ها انجام شده است. اگر بیت دوم یک باشد یعنی عملیات شیفت روی آن‌ها انجام شده است. و اگر بیت سوم یک شده باشد، یعنی کار روی آن‌ها تمام شده است. برای اینکه بتوانیم پایان الگوریتم را مشخص کنیم و سیگنال valid را یک کنیم، باید یک counter داشته باشیم تا با آن حواسمان باشد که بیش از اندازه در الگوریتم باقی نمانیم و اندازه این counter هم برابر با لگاریتم تعداد بیت ورودی در مبنای ۲ به علاوه یک است. حال به سراغ سیگنال‌های کنترلی می‌رویم:

سیگنال load وقتی یک است که در State فعلی ما، بیت صفرم یک باشد.

سیگنال sum-or-diff هم وقتی یک می‌شود که در State کنونی، بیت اول یک باشد.

سیگنال shift هم وقتی یک می‌شود که در State کنونی، بیت دوم یک باشد.

سیگنال valid هم وقتی یک می‌شود که در State کنونی، بیت سوم یک باشد.

در بلاک always بعدش هم هرگاه مقدار counter یا حالت فعلی، تغییری کند، فراخوانی می‌شود و به داخل آن می‌رویم. به محض ورود به این بلاک، حالت بعدی را صفر می‌کنیم تا بتوانیم از نو حالت بعدی را بسازیم و به مسیر داده بدسیم تا عملیات درست را بتواند انجام دهد. در ادامه، اگر در مرحله قبل در حالت load بودیم، در این مرحله به حالت sum-or-diff باید برویم و اگر در این مرحله در حالت sum-or-diff بوده‌ایم، در مرحله بعد به حالت shift باید برویم. اگر هم در حالت فعلی در shift هستیم، باید چک کنیم که آیا ضرب تمام شده است یا نه و این کار را با مقایسه shmnt با count انجام می‌دهیم و اگر کار ضرب تمام نشده بود، باز به مرحله sum-or-diff بر می‌گردیم و این مرحله‌ها را تکرار می‌کنیم و در نهایت اگر حالت فعلی Shift باشد و کار ضرب هم تمام شده باشد، به پایان کار می‌رسیم و valid را یک می‌کنیم. البته در بلاک always اول فقط حالت‌ها بررسی شده و هیچگونه عمل assign ای انجام نشده است و در بلاک always بعدی است که اینکار assign را انجام داده‌ایم. در بلاک always دوم، به لبه بالا رونده حساس هستیم. در این بلاک، اگر سیگنال start آمده بود، کار مدار شروع می‌شود و مقدار counter ست می‌شود و حالت فعلی هم برابر با یک می‌شود که معادل همان حالت load است و عملیات load در مسیر داده انجام می‌شود. اگر اینطور نباشد، حالت بعدی می‌شود حالت فعلی و به دور بعدی می‌رویم و قبل از آن چون counter مشخص می‌کند چند دور دیگه مانده و بعد از هر دور باید از آن به میزان shmnt کم شود، این مقدار را از counter کم می‌کنیم. البته این کارها زمانی انجام می‌شود که در مرحله شیفت باشیم.

سپس برای مقایسه حالت قبل و حالت فعلی، متغیر diff-pairs تعریف شده است. اول Q را یک بیت به راست شیفت داده‌ایم. و سپس این شیفت داده شده را با خود Q ایگزور کردیم تا تفاوت بیت‌های متناظر مشخص شود. و چون می‌خواهیم تمام بیت‌ها

را شیفت دهیم، پس پر ارزش ترین بیت باید یک باشد تا به بردار تمام صفر نرسیم. در متغیر lsb-one هم وظیفه نگهداری اولین بیت یک که پیدا می‌شود را از راست بر عهده دارد تا بتوان به آن میزان شیفت داد و به اولین یک موجود رسید. در بلاک always بعدش هم با تغییر روی هر موردی می‌آییم از اول جای این نخستین بیت یک را پیدا می‌کنیم و ریست می‌کنیم تا بتوانیم محاسبات درستی داشته باشیم و همه‌ی این موارد بر حسب الگوریتم موجود انجام می‌شود که در کتاب‌های معماری کامپیوتر موجود است. در نهایت هم می‌توانیم مقدار shmnt را برابر جایگاه این اولین بیت یک قرار دهیم چون پرش از روی صفرها، خللی در الگوریتم ایجاد نمی‌کند ولی نکته مهم این است که باید مینیمم این مقدار و count را درون shmnt بذاریم تا یک وقت بیش از حد حرکت نکنیم و جواب خراب نشود چون در هر صورت ما به اندازه count باید عملیات‌ها را تکرار کنیم.

حال تست بنچ را می‌نویسیم:

```

1 `timescale 1ns/1ns
2 module test_bench;
3     reg clk, start;
4     reg [7:0] in1, in2;
5     wire valid;
6     wire [15:0] out;
7     booth exe_test(.clk(clk), .start(start), .in1(in1), .in2(in2), .valid(
        valid), .out(out));
8     initial clk = 1;
9     always #5 clk = ~clk;
10    initial
11    begin
12        start <= 1;
13        in1 <= 4;
14        in2 <= 5;
15        #10;
16        start <= 0;
17
18        #400;
19        start <= 1;
20        in1 <= 6;
21        in2 <= 10;
22        #10;
23        start <= 0;
24
25        #400;
26        start <= 1;
27        in1 <= -10;
28        in2 <= 20;
29        #10;
30        start <= 0;
31    end

```

32 `endmodule`

در تست هم اول از ماژول اصلی instance گرفتیم و پس از آن ورودی‌ها را تغییر دادیم. ورودی‌ها هم که wire هستند و خروجی‌ها reg هستند. برای ساخت کلاک هم که به روش همیشگی، داخل یک بلاک always در مدت زمان مشخصی، مدام clock را نقیض می‌کنیم. آن زمان زیاد ۴۰۰ نانو ثانیه هم برای این است که عملیات قبلی مطمئناً تمام شده باشد و تداخل نخورد و البته برای اینکار میشد در یک بلاک always که حساس به لبه بالارونده valid است، اینکار را انجام دهیم ولی در هر صورت ۳ جفت عدد به مدار داده شده است که نتیجه یکی منفی می‌شود و نتیجه همه به درستی توسط مدار به ما اعلام شده است که در زیر نمونه‌ها را می‌بینیم.

Table of Contents	Flow Summary																																						
<ul style="list-style-type: none"> <li>Flow Summary</li> <li>Flow Settings</li> <li>Flow Non-Default Global Settings</li> <li>Flow Elapsed Time</li> <li>Flow OS Summary</li> <li>Flow Log</li> <li>Analysis &amp; Synthesis</li> <li>Fitter</li> <li>Flow Messages</li> <li>Flow Suppressed Messages</li> <li>Assembler</li> <li>Timing Analyzer</li> </ul>	<div>&lt;&lt;Filter&gt;&gt;</div> <table> <tr> <td>Flow Status</td><td>Successful - Thu Apr 14 10:51:46 2022</td></tr> <tr> <td>Quartus Prime Version</td><td>21.1.0 Build 842 10/21/2021 SJ Lite Edition</td></tr> <tr> <td>Revision Name</td><td>booth</td></tr> <tr> <td>Top-level Entity Name</td><td>booth</td></tr> <tr> <td>Family</td><td>Cyclone V</td></tr> <tr> <td>Device</td><td>5CGXFC7C7F23C8</td></tr> <tr> <td>Timing Models</td><td>Final</td></tr> <tr> <td>Logic utilization (in ALMs)</td><td>37 / 56,480 (&lt; 1 %)</td></tr> <tr> <td>Total registers</td><td>36</td></tr> <tr> <td>Total pins</td><td>35 / 268 (13 %)</td></tr> <tr> <td>Total virtual pins</td><td>0</td></tr> <tr> <td>Total block memory bits</td><td>0 / 7,024,640 (0 %)</td></tr> <tr> <td>Total DSP Blocks</td><td>0 / 156 (0 %)</td></tr> <tr> <td>Total HSSI RX PCSs</td><td>0 / 6 (0 %)</td></tr> <tr> <td>Total HSSI PMA RX Deserializers</td><td>0 / 6 (0 %)</td></tr> <tr> <td>Total HSSI TX PCSs</td><td>0 / 6 (0 %)</td></tr> <tr> <td>Total HSSI PMA TX Serializers</td><td>0 / 6 (0 %)</td></tr> <tr> <td>Total PLLs</td><td>0 / 13 (0 %)</td></tr> <tr> <td>Total DLLs</td><td>0 / 4 (0 %)</td></tr> </table>	Flow Status	Successful - Thu Apr 14 10:51:46 2022	Quartus Prime Version	21.1.0 Build 842 10/21/2021 SJ Lite Edition	Revision Name	booth	Top-level Entity Name	booth	Family	Cyclone V	Device	5CGXFC7C7F23C8	Timing Models	Final	Logic utilization (in ALMs)	37 / 56,480 (< 1 %)	Total registers	36	Total pins	35 / 268 (13 %)	Total virtual pins	0	Total block memory bits	0 / 7,024,640 (0 %)	Total DSP Blocks	0 / 156 (0 %)	Total HSSI RX PCSs	0 / 6 (0 %)	Total HSSI PMA RX Deserializers	0 / 6 (0 %)	Total HSSI TX PCSs	0 / 6 (0 %)	Total HSSI PMA TX Serializers	0 / 6 (0 %)	Total PLLs	0 / 13 (0 %)	Total DLLs	0 / 4 (0 %)
Flow Status	Successful - Thu Apr 14 10:51:46 2022																																						
Quartus Prime Version	21.1.0 Build 842 10/21/2021 SJ Lite Edition																																						
Revision Name	booth																																						
Top-level Entity Name	booth																																						
Family	Cyclone V																																						
Device	5CGXFC7C7F23C8																																						
Timing Models	Final																																						
Logic utilization (in ALMs)	37 / 56,480 (< 1 %)																																						
Total registers	36																																						
Total pins	35 / 268 (13 %)																																						
Total virtual pins	0																																						
Total block memory bits	0 / 7,024,640 (0 %)																																						
Total DSP Blocks	0 / 156 (0 %)																																						
Total HSSI RX PCSs	0 / 6 (0 %)																																						
Total HSSI PMA RX Deserializers	0 / 6 (0 %)																																						
Total HSSI TX PCSs	0 / 6 (0 %)																																						
Total HSSI PMA TX Serializers	0 / 6 (0 %)																																						
Total PLLs	0 / 13 (0 %)																																						
Total DLLs	0 / 4 (0 %)																																						

شکل ۳: کامپایل و سنتز موفقیت‌آمیز

✓	▶ Compile Design
✓	▶ Analysis & Synthesis
✓	▶ Fitter (Place & Route)
✓	▶ Assembler (Generate program)
✓	▶ Timing Analysis
	▶ EDA Netlist Writer


شکل ۴: کامپایل و سنتز موفقیت‌آمیز

در ابزار مدل‌سیم هم کامپایل با موفقیت انجام می‌شود:

```
# Compile of booth.v was successful.
# Compile of control_unit.v was successful.
# Compile of data_path.v was successful.
# Compile of test_bench.v was successful.
```

شکل ۵: کامپایل و سنتز موفقیت‌آمیز

حال به خروجی TestBench نگاه می‌کنیم:



شکل ۶: test bench

همانطور که از بخش‌های مختلف و نتیجه مشخص است، جواب به درستی دارد محاسبه می‌شود و اگر تصویر کمی کوچک است، فایل‌های پروژه موجود است.

## نتیجه گیری

در این آزمایش فهمیدیم که چطور یک مدار ضرب کننده با الگوریتم Booth طراحی کنیم و در این راه برای بهتر شدن سرعت و پیدا کردن مزیت برای طراحی این مدار، کاری کردیم که در هر کلاک، بتوان تعداد بیشتری شیفت داد. و مثلاً در این مثال، مزیت نسبت به الگوریتم عادی add and shift این است که در هر کلاک تغییرات محاسبه شده و دو شیفت به جای یک شیفت صورت می‌گیرد و یک عدد ۸ بیتی در ۴ کلاک محاسباتش به اتمام می‌رسد. با توجه به مدار ما که مقدار دهی اولیه و فعال کردن خروجی را داریم، به اندازه ۶ کلاک طول می‌کشد تا مقدار نهایی ضرب تولید شود.