
全国大学生嵌入式芯片与系统设计竞赛'2026

FPGA 创新设计赛道选题指南

中科亿海微

目录

目录	2
一、 公司介绍	1
二、 竞赛技术平台	1
三、 选题方向	2
四、 EDA 软件获取途径	6
五、 技术支持与技术资源.....	6

一、 公司介绍

中科亿海微电子科技（苏州）有限公司，是“可编程芯片与智能微系统”技术领域的高新技术企业，由中国科学院空天院于 2017 年 1 月在苏州发起成立。公司以“可编程逻辑 IP 核与 EDA 工具”为技术特色，以 FPGA 等产品设计与服务为主营业务，是国家级专精特新“小巨人”企业，工信部 FPGA 通用 EDA 平台链主单位。

中科亿海微公司坚持全正向设计技术路线，研制高度自主可控、高可靠性 FPGA 产品；是国内首家跨 40nm/28nm/12nm 全国产工艺实现嵌入式 FPGA 技术的本土正向研发企业，公司构建“FPGA 芯片-自研 EDA 工具-嵌入式 IP 核-可重构系统”全栈自主可控产业链，已经实现 12nm 国产工艺 2000 万门高端 FPGA 量产供货，核心产品已推广应用于 400 余家用户。

“砺志创芯、产业报国”，中科亿海微肩负国产自主可控高可靠 FPGA 芯片产业化的重任。亿海微致力于研发中国人自己的 FPGA，为广大行业用户解决问题、创造价值，从而赢得信任与尊重。

二、 竞赛技术平台

● 亿灵思 eLinux 软件

eLinux 软件是一款拥有国产自主知识产权的大规模 FPGA 集成开发环境，其核心功能覆盖了从电路输入、综合映射、布局布线、时序分析、比特流生成到配置下载的全流程设计。它内置丰富的功能模块和 IP 库，旨在帮助用户高效完成应用电路的开发与调试。

在应用场景方面，eLinux 软件广泛应用于通信、汽车、工业控制、医疗设备和消费电子等领域，能够支持复杂的数字信号处理、图像处理和机器学习等应用，满足高性能和低延迟的需求。eLinux 软件实现了 FPGA EDA 工具链的自主可控，填补了国内空白，为关键领域提供了高质量的国产化替代方案；并且通过高性能的布局布线算法和强大的时序分析工具，显著缓解了 FPGA 设计中时序收敛困难的挑战，提升了系统开发的效率与可靠性。

eLinux 软件的核心特点如下：

- 从 RTL 到 Bitstream 的全正向自主可控融合架构 EDA 工具；
- 集成了 IP 核生成器，包含丰富的 IP 软硬核资源，帮助用户快捷地实现复杂设计；
- 除传统流程外，还支持 eFPGA 的评估以及定制流程。
- 三模冗余(TMR)软件抗辐照加固措施；
- 高效的时序装箱布局布线算法，在延时/面积方面有着高质量的 QoR；

- 支持工业标准 SDC 文件作为时序约束来满足时序要求;
- 集成了在线逻辑分析仪, 可提供方便的在线调试手段;
- 支持各类码流下载模式, 包括 JTAG/PROM/Flash 下载;
- 支持第三方仿真工具 ModelSim;
- 基于 TCL 脚本环境的自动化流程控制;
- 直观的图形化管脚分配以及 Floorplan 功能;
- 提供 Microblade CPU 软核和 SDK 开发工具;
- 软件界面兼容国际主流商业工具,容易上手;
- 集成 DeepSeek AI 助手, 开启智能化 FPGA 编程。

三、 选题方向

● 选题一：基于以太网 MAC 总线实现 AFDX

AFDX 最初被设计并应用最广泛的领域, 广泛应用在第五代及以上的战斗机。AFDX 作为飞机的“中枢神经系统”, 连接所有关键的航电子系统。

其替代了上一代笨重、低速的 ARINC 429 和 MIL-STD-1553B 总线, 实现了海量数据(如雷达图像、传感器融合数据)的高速、可靠传输, 为“信息优势”和“网络中心战”提供了基础。

本次设计基于以太网 MAC 控制器作为基础, AFDX 端系统采用可编程逻辑阵列(FPGA), 实现 A664 网络数据的高完整性通信、UDP/IP 协议处理、缓冲区管理、发送调度和接收管理、媒体接入控制等功能,。

AFDX 端系统主要功能如下:

1. AFDX 端系统支持 ARINC 664 PART7 规范要求的通信功能;
2. AFDX 端系统必须支持高完整性数据通信功能;
3. AFDX 端系统支持 SNMP 网络管理功能;
4. AFDX 端系统支持 615A 数据加卸载功能;
5. AFDX 端系统支持 RTC 时钟同步功能。

设计初衷以及目的:

AFDX, 全称为航空电子全双工交换式以太网, 是空客公司开发的一种数据网络,

后来成为 ARINC 664 Part 7 标准。它是在商用以太网（IEEE 802.3）基础上，为满足航空电子系统对高可靠性、确定性和实时性的苛刻要求而设计的。

通过开发 AFDX 学生可以接触以太网 MAC 控制器，并熟悉 UDP/IP 协议。了解熟悉以太网通讯架构，其主要涉及网络技术、实时系统、硬件设计、系统工程和行业标准的综合性工程实践。

AFDX 参考资料：

1. [AFDX 网络技术综述-AET-电子技术应用](#)
2. [AFDX 网络仿真系统设计与研究-AET-电子技术应用](#)
3. [PowerPoint Presentation](#)
4. [AFDX \(ARINC664\) 交换机技术规范详解 - 百度文库](#)

AFDX 技术指标：

传输速率：100 Mbps。

帧格式：基于 IEEE 802.3 + ARINC 664 扩展，含 虚拟链路标识符（VLID）和 序列号（1-255），有效载荷通常 ≤ 1471 字节，总帧长 ≤ 1518 字节。

端到端时延： $< 1-2$ ms（最坏情况），抖动 $\leq$ 几十微秒。

VL 支持能力：典型端系统支持 最多 128 个发送 VL、4096 个接收 VL。

AFDX 设计建议：

为便于阅读和评议，建议代码中的端口、信号和寄存器一律用小写字符表述，参数用大写字符表述，对重要的信号和代码段进行简洁的注释。顶层模块统一采用下面的模板。

```
module AFDX_top (  
    input wire clk,           //时钟信号  
    input wire reset,        //复位信号  
    output wire [7:0] tx_data, //发送数据  
    input wire [7:0] rx_data, //接收数据  
    output wire tx_valid,     //发送数据有效指示  
    input wire rx_valid,      //接收数据有效指示
```

```
output wire tx_ready,      //发送数据准备好指示  
input wire rx_ready       //接收数据准备好指示  
);
```

测评标准：

代码及仿真环境：40%

设计文档（包括方案和具体设计）：20%

测试（仿真）报告：20%

技术指标：20%

● 选题二：多路选择器 PMUX 结构优化

PMUX（可编程多路复用器）用于复杂数字系统中动态切换信号 / 数据通路，可根据运行配置多路输入选通一路输出，提升系统灵活度。在 FPGA 逻辑综合流程中，PMUX 原始逻辑结构会占用大量组合逻辑资源，对芯片面积、功耗存在明显负面影响，因此需要设计专用综合优化算法对 PMUX 电路进行重构优化。

PMUX 优化核心功能要求：

1. 在 Yosys 框架内新增自定义 Tcl 命令，完整实现 PMUX 识别、结构拆解、逻辑重构优化算法；
2. 优化算法以最小化电路单元数量、缩减面积为核心优化目标；
3. 优化前后网表必须逻辑等价，可通过形式等价工具全自动校验；
4. 算法具备工程实用性，约束运行耗时与内存占用，适配千级节点规模电路。

主要器件 / 平台选型参考：

FPGA 芯片：中科亿海微 EQ6HL130P-CSG484

开发环境：Yosys 开源综合框架、EQY 形式等价验证工具

测试输入：标准 Verilog PMUX 测试用例集（单级 PMUX、混合组合逻辑 PMUX）

设计初衷以及目的：

本赛题基于开源 EDA 工具 Yosys 综合框架开展开发，面向国产 FPGA 综合优化场景，贴合 FPGA 后端资源映射、形式等价验证等工程落地需求。参赛者基于 Yosys 基

础综合流程开发 PMUX 专用优化插件，实现可编程多路选择器逻辑结构重构，在完全保证逻辑功能不变的前提下降低综合后电路单元数量、缩减芯片面积。通过该设计可掌握开源 EDA 工具二次开发、逻辑化简算法、形式等价验证全套流程，覆盖数字综合、逻辑等价校验、Verilog 解析等 EDA 核心技术，可直接应用于国产 FPGA 综合工具研发。

参考资料：

1. 参考文档 <https://yosyshq.readthedocs.io/en/latest/tools.html#yosys>

技术指标：

功能完整性：优化插件可正常执行，无编译、运行报错；

等价性：所有测试用例优化前后网表通过形式等价检查 (Formal Equivalence Check)，无逻辑不一致；

面积优化：相比原始 Yosys 默认综合流程，电路单元总数实现缩减 10%以上；

算法性能：节点规模 ≤ 1000 的电路，完整优化耗时 $\leq 60s$ ，运行内存峰值 $\leq 2GB$ ；

兼容性：支持混合组合逻辑 PMUX 的 复杂电路。

测评标准：

功能正确性：10%

优化效果：40%

算法效率：30%

设计文档（包括方案和具体设计）：5%

现场答辩：15%

细分分值细则：

功能正确性（10 分）：自动化批量执行等效性校验，所有测试用例全部通过得满分；存在任意用例不等价则本项 0 分，其余项不予计分。

面积优化效果（40 分）：对比原始综合流程单元数量，实现资源缩减获得基础分 20 分，优化幅度越高得分越高；优化效果达 20%以上得满分；无优化效果本项 0 分。

算法运行效率（30 分）：运行耗时、内存占用达标得基础分 20 分；超出阈值按比例扣分，任意指标超限 15% 以上本项不得分，若不超过所有指标的 5%则得满分。

设计文档（5 分）：完整阐述算法原理、整体架构、代码模块划分、测试方案，专家评审打分。

现场答辩（15分）：讲解逻辑清晰、技术理解深入、团队分工明确，评委综合打分。

四、 EDA 软件获取途径及技术支持与技术资源

- 本赛题全部通过 eLinux 软件进行编译及仿真，无需硬件平台。获取链接: 通过网盘分享的文件：elinux 教育版安装包

链接: https://pan.baidu.com/s/1e1p77F-a-e1vQWsd5o3_rw?pwd=b4tn 提取码: b4tn

参赛 QQ 群: 1107062816 (FPGA 创新大赛-中科亿海微群)

视频教程: 微信视频号“中科亿海微”

官网: www.ehiway.cn