

全国大学生嵌入式芯片与系统设计竞赛'2026

FPGA 创新设计赛道选题指南

(高云半导体)

目录

目录	2
一、 公司介绍	1
二、 竞赛技术平台	3
三、 选题方向	12
四、 开发板获取途径	19
五、 技术支持与技术资源.....	20

一、 公司介绍

广东高云半导体科技股份有限公司（以下简称“高云”）成立于 2014 年 1 月，注册资本 21,890.12 万元，总部位于广州黄埔区科学城总部经济区，是一家拥有百分百自主知识产权，致力于可编程逻辑芯片（FPGA）产品的国产化，提供集设计、软件、IP 核、参考设计、开发板、定制服务等一体化完整解决方案的国家高新技术企业。高云从市场产品性能差异化和需求出发，研发出系列极具市场竞争力的产品，目前已经完成 55nm 和 22nm 制程 FPGA100 多款封装产品的研发和量产。2015、2016 年高云连续两年被 EETIME 评为全球最值得关注的 60 家初创企业之一，2019-2024 年连续 6 年入选广州市未来独角兽企业，2018-2021 年连续四年获得中国 IC 设计成就奖，2020 年获硬核中国芯最佳国产 EDA 产品奖，高云云源软件逻辑综合工具 GowinSynthesis1.9.6、专利“非易失性 FPGA 片上数据流文件的保密系统及解密方法”获第七届广东专利优秀奖，2022 年被评为广东省现场可编程逻辑门阵列（FPGA）工程技术研究中心，GW2ALV18PG256A6 荣获汽车级 FPGA 芯片中国半导体汽车市场最佳产品奖，2023 年认定为国家专精特新小巨人企业、国家知识产权优势企业，荣获年度智能汽车产业链最受机构关注奖，2024 年通过 ISO26262&IEC61508 功能安全双标准认证，入选国家重点小巨人，2025 年荣获汽车电子·金芯奖新锐产品奖、2025 中国汽车芯片优秀供应商奖、2025 电子元器件行业优秀汽车电子芯片国产品牌企业奖，2026 年荣获 2026 国产车规芯片新品十强、2026 金芯奖创新企业奖，专利“将时钟结构用于组织成多个时钟区域的 FPGA 的方法和装置”获第十一届广东专利奖银奖。


目前，高云共有员工 200 多人，其中专家及研发人员 130 多人，根据研发职能侧重点不同，分布于广州、上海、济南、成都四大研发中心，充分利用了各地的人才优势。高云的研发团队是一支具有年轻活力且经验丰富的创新团队，本科及以上学历占比达 100%，拥有 FPGA 开发软件全流程开发、数模电路设计、测试、器件综合、软硬件同步设计等历经数代 FPGA 研发的行业专家，平均从事核心 FPGA 软件、硬件技术开发超过 15 年。高云目前已经申请国内外知识产权 500 多项，其中发明专利授权 200 多项，软件著作权 100 多项，集成电路布图 40 多件。

高云半导体自主研发的 FPGA 架构及 EDA 软件达到了世界先进水平，多款产品已经通过车规认证，是国内第一家实现车规级 FPGA 芯片量产的企业，目前总出货量

已超过一亿五千万片。高云目前已经建立了全球销售网络，在中国大陆、香港、硅谷、英国设立了销售中心，产品已经成功应用于通信、工业控制、汽车电子、电力、安防监控、消费电子等领域，并出口至美国、欧洲、韩国、日本、印度等多个国家和地区。

二、 竞赛技术平台

● J280 姿态控制系统竞赛套件





J280 姿态控制系统竞赛套件由 FPGA 控制板与运动机构两个部分组成。

FPGA 控制板采用核心板+底板架构设计，搭载了高云 GW2A-55 系列 FPGA 芯片，使得其能用于诸多测试测量领域。

“FPGA”核心采用高云晨曦家族系列第一代产品 GW2A-LV55PG484C8/I7，具有功耗低、性能强、资源多、使用方便等优点。其采用 BGA 形式 484 脚封装；

晨曦家族第一代产品内部资源丰富，具有高性能的 DSP 资源，高速 LVDS 接口以及丰富的 BSRAM 存储器资源，这些内嵌的资源搭配精简的 FPGA 架构以及 55nm 工艺使 GW2A 系列 FPGA 产品适用于高速低成本的应用场合。竞赛套件自带下载器电路，只需要一根 USB 电缆线即可进行开发。



上面为姿态控制系统竞赛套件的运动机构。

姿态控制系统由上图组成，分为电控器件与结构件，电控器件包括角位移传感器、电机与编码器。结构件包括固定底座、水平云台、摆臂摆杆等。其工作原理基于闭环反馈控制，通过机械结构的协同运动与传感器的实时监测，实现对不稳定平衡状态进行调控。

在工作原理上，需要使用 FPGA 通过采集角位移传感器信号，电机编码器的信号，控制直流电机的转速和转向，使倒立的摆杆能够长时间稳定地保持在垂直平衡位置。


姿态控制系统的动力学特性是复杂的，其运动方程涉及到角度、角速度、力矩等多个变量，且系统本身是不稳定的。为了实现有效的控制，设计出能够快速响应系统状态变化并进行精确控制的算法。

*采购地址：<https://e.tb.cn/h.8TDy8fxAwEnTyWF?tk=68iFgAHZ6I1>

● Sipeed Tang 系列开发板

本次推荐使用 Sipeed Tang 系列开发板的 Tang Nano 20K / Primer 25K / Mega 60K / 138K 四款开发板

Tang Nano 20K 是采用 GW2AR-LV18QN88C8/I7 的一款核心板，芯片内部具有 20736 个逻辑查找表(LUT4) 和 15552 个寄存器(FF)，内部有两个 PLL，还带有多个 DSP 单元支持 18 位 x 18 位的乘法运算来加速数字运算。板载 BL616 芯片来作为 FPGA JTAG 下载器和与 FPGA 通信的串口。板上默认使用 27MHz 晶振用于倍频出 HDMI 显示所需要的时钟，还额外搭载 MS5351 时钟发生芯片来随意生成多种所需要的时钟。



Tang Primer 25K 是基于 GW5A-LV25MG121NC1/I0 所设计的一款极小封装的核心板（23x18mm），并配套全引脚引出(除 MIPI 高速脚外)的 25K Dock 底板。极小的核心板尺寸可以应用于任何体积受限的场景。简洁的底板可以连接 USB 手柄，插接 40Pin SDRAM 模块，3 个 PMOD 接口可以连接 HDMI 显示器，PS2 手柄组成典型的 RetroGame 主机形态。



Tang Mega 60K 开发板核心芯片为 GW5AT-LV60PG484A，具有 60K LUT4 等效逻辑单元、2.6M bits BSRAM、PCIE 3.0 硬核、DDR3 存储接口，最大支持 4 Lane 模式以及丰富的用户接口。



Tang Mega 138K 使用 22nm 制程 GW5AST-LV138P484A FPGA 芯片，具有 138240 个查找表单元和近 300 个 DSP 单元。含有八个速度范围在 270Mbps ~ 6.6Gbps 高速收发器、DDR3 存储接口、RiscV 硬核接口，最大支持 4 Lane 模式以及丰富的用户接口。




*采购地址：

*参考资料：<https://wiki.sipeed.com/hardware/zh/tang/>

- 小梅哥 FPGA 系列


ACG720 开发板板载高云 GW5AT-60/138K 高性能 FPGA 芯片，标配 256MB DDR3 与 128Mb QSPI Flash，保障复杂算法与视频图像处理的运行能力；配备 50M 有源晶振提供精准时钟，电源接口支持 6-12V 宽压供电，基础硬件架构稳定。




ACX750 开发板板载高云 GW5AT-LV138PG484AC1/10 高性能 FPGA 芯片，标配 1GB DDR3 与 128Mb QSPI Flash，保障复杂算法与视频图像处理的运行能力；配备 PCIe 2.0 x1 接口、RGMII 千兆以太网、6.25G SFP 光纤接口×2、HDMI 输出及摄像头接口，支持高速数据交互与多外设扩展；电源系统采用多路稳压设计，支持宽压输入，基础硬件架构稳定，兼顾学习与项目调试需求。



ACG138-RK3588 核心板搭载瑞芯微 RK3588 高性能八核处理器，并集成高云 GW5AT-60K FPGA，构建 CPU+FPGA 异构算力平台，兼顾边缘计算、高速逻辑处理与复杂算法加速需求；板载 LPDDR4X 高速内存与 eMMC 闪存，保障系统运行流畅及应用快速启动；核心板通过连接器与底板对接，可对外扩展 MIPI 摄像头输入、HDMI/DP 显示输出、USB2.0/USB3.0、Type-C、PCIe 3.0 x2、PCIe 2.0/SATA、RGMII 千兆以太网及多路 GPIO 等资源，支持高速数据交互与多外设扩展；同时配合 RK806S 电源管理与多路稳压设计，确保核心板稳定可靠运行，适用于开发调试、视觉处理及工业控制等应用场景。



BX72 一体板采用高云 GW5AT138 FPGA 作为核心器件，具备丰富的逻辑资源与高速接口扩展能力，可满足视频显示、图像采集、工业控制及多协议数据处理等应用需求；板载配置 Flash 与 EEPROM 等存储资源，保障系统稳定启动与可靠运行；整板对外引出 HDMI、MIPI DSI、摄像头、千兆以太网、USB-UART 及 2 路 40pin 拓展 IO 等接口，方便直接连接显示屏、传感器、通信模块和外部设备，满足多场景开发与方案验证需求；同时配合完善的电源管理与调试接口设计，进一步提升整板的稳定性与易用性，适用于 FPGA 开发、功能验证及嵌入式应用开发。



*采购地址：

- **自备开发板**

除申请板卡外，本次比赛亦支持使用第三方以高云半导体 FPGA 芯片为核心的开发板。

三、 选题方向

● 选题一：基于 FPGA 的实时姿态控制系统

设计要求：

设计一套基于倒立摆的实时姿态控制系统。系统通过角度传感器与编码器，实时、精确地采集摆杆倾角、电机转速及旋转方向；采用 FPGA 作为主控计算平台，在其内部实现姿态控制算法，根据反馈信息在线计算控制量，并输出 PWM 驱动信号至直流电机，以实现摆杆的稳定直立控制。在此基础上，系统在稳态条件下具备摆臂定点位置调节能力，可在维持摆杆不倒的同时完成指定位移控制，从而构建一个具有自平衡能力与可控运动能力的实时姿态控制系统。

基础要求：

- 1、摆杆起摆控制，设计并实现一个控制逻辑，使得静止下垂的摆杆能够被抬起，在起摆时控制电机控制转速和转向，摆杆最终实现停在垂直位置附近。
- 2、摆杆自平衡控制，设计并完成一套自平衡控制系统算法。系统能实时采集摆杆角度偏差，通过 FPGA 逻辑运算输出 PWM 占空比，控制电机的转速和转向，使倒立的摆杆能够长时间稳定地保持在垂直平衡位置。
- 3、摆杆起摆时，要求在平衡后，摆杆会缓慢停在垂直位置附近，无明显震荡。在平衡控制时，摆杆长时间保持稳定，不倒下。且能抵抗轻微的外部推力，并在短时间内恢复稳定。

拓展要求：

- 1、在保持摆杆平衡的基础上，加入位置控制，通过键盘或拨码开关设定目标位置，控制电机平滑地移动到指定方向并保持静止；
- 2、可尝试让电机按照特定的速度曲线或轨迹运动，同时保持摆杆不倒。
- 3、在位置控制过程中，需要保证摆杆在移动过程中始终保持直立。

适配板卡：

J280 姿态控制系统竞赛套件

● 选题二：基于 FPGA 的实时多音色合成电子乐器引擎

设计要求：

设计一套基于 FPGA 的实时多音色合成电子乐器引擎。系统依托电容触摸、光电感应、压力检测、无接触手势等任意自研交互方案，实现至少 2 个独立可控演奏维度的动作采集，精准识别选音、和弦、触发、拨弦等演奏指令。以 FPGA 为核心并行计算平台，在硬件逻辑层搭建专属实时音频合成引擎，采用波表采样、加法合成、FM 调频或物理建模等任意合规算法，对演奏控制信号进行逐样本、逐声部实时音频运算，最终通过 I2S 接口输出音频信号至 DAC 解码发声。系统充分发挥 FPGA 并行流水线运算优势，具备高复音并发能力、多音色切换、多维表情调控特性，严格控制演奏延迟，构建低延迟、高实时性、高表现力的纯硬件实时电子乐器系统。

基础要求：

- 1、多维交互控制检测。自主设计演奏交互形态，基于各类传感器实现演奏动作精准采集，支持选音、触发、拨弦、力度感应等操作，具备至少 2 个独立可控维度，交互逻辑灵敏稳定，适配乐器演奏场景。
- 2、FPGA 纯硬件实时音频合成。完整音频生成通路全部基于 FPGA HDL 硬件逻辑实现，支持逐样本实时音频运算，可采用波表采样、加法合成、FM 调频、物理建模等任意方案；严格控制演奏延迟，实现控制信号到音频输出总延迟 $\leq 10\text{ms}$ ，杜绝软件串行运算滞后问题。
- 3、合规实时发声与多复音能力。系统基础复音数 ≥ 4 ，支持四路及以上独立声部同时并发发声。严格遵循赛题合规要求：所有输出音频均由 FPGA 根据实时演奏指令逐音、逐样本实时生成，支持单音实时变调、ADSR 包络调控、多声部实时混音，严禁直接播放预录 PCM 音频、预置推流及整段录音触发，保障实时合成核心属性。

拓展要求：

- 1、超高规模并行合成引擎。突破基础复音限制，实现复音数 ≥ 32 ，或单音加法合成分量 ≥ 32 路，或多条并行物理建模运算单元，最大化发挥 FPGA 并行计算优势，提升振荡器整体吞吐量。

- 2、多维表情控制与音频效果处理。搭建 ≥ 3 维演奏表情调控逻辑，支持力度动态、滑音、颤音等演奏效果；支持 ≥ 2 种乐器音色自由切换；在 FPGA 硬件内部实现混响、延迟、合唱等数字音频效果器，丰富演奏听觉层次。
- 3、极致低延迟与实时视听反馈。系统优化流水线架构，将演奏延迟压缩至 $\leq 5\text{ms}$ 且实现确定性无抖动延迟；基于 FPGA 硬件逻辑实时生成可视化反馈，包含 LED 演奏指引、李萨如图形、实时频谱、波形显示等视听效果。
- 4、智能联动与脱机拓展功能。实现脱机演奏 LED 曲目指引功能，辅助规范演奏节奏；可搭载蓝牙模块与手机 App 联动，支持在线曲谱下载、演奏键位自定义、演奏录音回传等拓展功能，提升系统智能化与实用性。

核心评分规则与现场验证标准：

- 1、振荡器统计规则：独立发声单元为包含独立相位累加器、频率调控、包络控制的完整振荡器；单波表采样查表不计多谐波数量，仅计单个振荡器；加法合成按运算分量统计、FM 按调制运算器统计、物理建模按并行弦/模态单元统计。
- 2、系统吞吐量指标：以「同时活跃可闻独立振荡器总数 $\times$ 实际音频输出采样率」为核心评分依据，过采样不叠加加分。
- 3、现场验证要求：支持测试模式下输出多路不同频率音频，频谱可观测对应数量独立谱峰，同时可通过 RTL 代码佐证纯硬件实时合成通路，验证无预录音频播放行为。

适配板卡：

Sipeed Tang 系列开发板 Tang Nano 20K / Primer 25K / Mega 60K / 138K

● **选题三：基于 FPGA 的具身智能机器人实时感知与自主控制系统设计**

设计要求：

具身智能机器人需要同时具备环境感知、运动控制和自主决策能力。其中，传感器数据处理、运动控制与避障等任务对实时性要求极高，非常适合采用 FPGA 实现；而视觉识别、场景理解等高级智能功能则可由高性能边缘计算平台完成。

本赛题要求参赛队伍基于 FPGA 构建机器人实时控制系统，并探索 FPGA 与边缘 AI 协同工作的实现方案。

基础要求：（仅使用 FPGA + 软核 CPU 即可完成）

任务 1：多传感器感知

完成以下传感器接入：

- 摄像头采集与图像显示
- IMU 姿态数据采集

实时显示：

- 摄像头画面
- 姿态角信息

任务 2：运动控制

实现移动机器人运动控制：

- 前进
- 后退
- 转向
- 定点旋转

支持编码器反馈闭环控制。

任务 3：实时避障

利用超声波、TOF 或激光测距模块实现：

- 障碍物检测
- 自动减速
- 自动停车

- 自主绕障

任务 4：自主导航

机器人能够在指定场景中完成：

- 起点到终点自主移动
- 障碍物避让
- 路径点导航

拓展要求：（允许使用 RK3588 等边缘 AI 平台）

任务 5：视觉目标识别

实现目标检测或目标跟踪功能，例如：

- 人员识别
- 物体识别
- 指定目标跟随

任务 6：智能任务执行

结合视觉识别结果，实现：

- 指定目标搜索
- 语义导航
- 自主任务执行

例如：

找到红色水瓶并移动到其附近

评分重点：

项目	占比
FPGA 实时感知与控制	40%
系统稳定性	25%
自主导航能力	20%
创新设计	10%
AI 扩展功能	5%

适配板卡：

小梅哥 ACG720 / ACG750 / BX72 / ACG138-RK3588-CORE

硬件选配说明：

本项目图像采集传感器可选用板卡适配的 OV5640、OV5647 摄像头，也可搭载双目摄像头或其他更高规格的兼容摄像头，充分满足系统视觉采集、视觉识别等功能需求；机器人电机驱动、姿态检测、运动执行等相关硬件设备，可由参赛队伍根据实际开发调试情况、硬件适配性自主灵活选型。

● **选题四：开放型题目**

能充分体现高云 FPGA 芯片的主体地位，体现 FPGA 的性能和非替代性（不使用 MCU），鼓励设计具有创新性，工程完整性的作品。推荐具有较好创意的队伍优先选择。

四、 开发板获取途径

● 免费申请

- 1、 申请本赛道所提供的开发板需要在报名参赛时同时勾选申请。
- 2、 每支队伍仅能申请一块开发板。
- 3、 高云将根据队伍的项目评审过后，在获得参赛资格的队伍中抽取并寄送。
- 4、 板卡在完赛后请寄回至如下地址：

广州市黄埔区科学大道 235 号 601 房，朱俊香， 18389838792

- 5、 可申请开发板如下：

型号	芯片	推荐选题
J280 姿态控制系统竞赛套件	GW2A-LV55PG484C8/I7	选题 1
Tang Mega 60K 开发板	GW5AT-LV60PG484A	选题 2
小梅哥 ACG720	GW5AT-LV138PG484AC1	选题 3

- 6、 申请渠道：

<https://www.gowinsemi.com.cn/university/boardapply/2026>



五、 技术支持与技术资源

- 技术支持渠道：

1、 FPGA 竞赛官方指导群：[213923272](https://t.me/213923272)

2、 官网：[高云官网](http://www.gocore.com.cn)

3、 课程：[高云 B 站线上课程](https://www.bilibili.com/video/BV1334y1g7p4/)

-