RISC-V 指令集手册

卷 1: 用户级指令集体系结构(User-Level ISA) 2.0 版

(翻译: 要你命 3000@EETOP 翻译版本 1.0)

Andrew Waterman, Yunsup Lee, David Patterson, Krste Asanović CS Division, EECS Department, University of California, Berkeley {waterman|yunsup|pattrsn|krste}@eecs.berkeley.edu 2014年5月6日

该文档同时也是 <u>UCB/EECS-2014-54</u> 技术报告

序言

这是用户指令集体系结构规范的第二个发布版本,我们试图保持这个基本的用户 ISA 加上通用扩展(就是 IMAFD),在未来版本中保持固定不变。从这个 ISA 的 1.0 版本[25]以来,有如下变化:

- ISA 被划分为一个整数基本内核和几个标准扩展。
- 重新组织了指令格式,使得立即数编码更加高效。
- 基本的 ISA 被定义为拥有一个小端(little-endian)的存储器系统,而大端、双端作为非标准的变种。
- Load-Reserved/Store-Conditional(LR/SC)指令被添加进原子指令集扩展。
- AMO 和 LR/SC 指令可以支持释放一致性模型(release consistency model)。
- FENCE 指令提供了细粒度的存储器和 I/O 序列化(orderings)。
- 加入了 fetch-and-XOR 的 AMO (AMOXOR),对 AMOSWAP 的编码进行了修改,以便留出空间。
- 将 20 位立即数加到 PC 上的 AUIPC 指令,替换了 RDNPC 指令,AUIPC 指令只读取当前的 PC 值。这导致对位置无关代码(position-independent code)的大量简化。
- JAL 指令现在被移动到 U 类型格式,具有一个显示的(explicit)目标寄存器,而 J 指令被 *rd=x0* 的 JAL 指令所代替。这个改变,消除了唯一一条需要隐式(implicit)目标寄存器的指令,并且从标准 ISA 中去掉了 J 类型指令格式。这虽然是 JAL 指令的一个附加效果,但是却极大地减少了基本 ISA 的复杂性。
- 去掉了 JALR 指令的静态提示(static hints)。对于使用标准调用约定编译的代码来说,这些提示和 *rd、rs1* 寄存器是冗余的。
- JALR 指令现在清除了计算出来的目标地址的最低位,以简化硬件并允许在函数指 针中存储附加信息。
- MFTX.S、MFTX.D 指令被分别命名为 FMV.X.S、FMV.X.D 指令, MXTF.S、MXTF.D 指令被分别命名为 FMV.S.X、FMV.D.X 指令。
- MFFSR、MTFSR 指令被分别命名为 FRCSR、FSCSR 指令,新增了 FRRM、FSRM、FRFLAGS 和 FSFLAGS 指令,用于独立地访问 fcsr 寄存器的舍入模式和异常标志。
- FMV.X.S、FMV.X.D 指令现在使用 **rs1** 作为源操作数,而不是 **rs2**。这样可以简化数据通路设计。
- 新增了 FCLASS.S、FCLASS.D 浮点指令。
- 采用了一种更简单的 NaN 生成和传播模式。
- 对于 RV32I,系统性能计数器被扩展成 64 位宽度,可以单独读取高 32 位和低 32 位。
- 定义了规范的(Canonical)NOP 和 MV 指令编码。
- 对于 48 位、64 位和大于 64 位指令, 定义了标准指令长度编码。
- 新增了一个 128 位地址空间变种 RV128 的描述。
- 32 位基本指令格式中的大部分操作码分配给用户自定义的定制扩展。
- 一个印刷错误被纠正: store 的源操作数来源于 rd, 其实应该来源于 rs2。

目录

第1章	介绍	1
1.1	RISC-V ISA 概述	3
1.2	指令长度编码	5
1.3	异常、自陷和中断	6
第2章	RV32I 基本整数指令集	7
2.1	基本整数子集的程序员模型	7
2.2	基本指令格式	8
2.3	立即数编码变种	9
2.4	整数计算指令	10
	整数寄存器-立即数指令	10
	整数寄存器-寄存器操作	12
	NOP 指令	12
2.5	控制转移指令	13
	无条件跳转	13
	条件分支	14
2.6	Load 和 store 指令	15
2.7	存储器模型	17
2.8	系统指令	18
	SCALL 和 SBREAK	19
	定时器和计数器	19
第3章	RV64I 基本整数指令集	21
3.1	寄存器状态	21
3.2	整数计算指令	21
	整数寄存器-立即数指令	21
	整数寄存器-寄存器操作	22
3.3	Load 和 Store 指令	23
	系统指令	24
第4章	整数乘法除法的"M"标准扩展	25
4.1	乘法操作	25
4.2	除法操作	
第5章	原子性指令的"A"标准扩展	
5.1	原子性操作的指定顺序	
5.2	Load-reserved/store-conditional 指令	
5.3	原子性存储器操作	
第6章	单精度浮点的"F"标准扩展	
6.1	F 寄存器状态	
6.2	浮点控制和状态寄存器	
6.3	NaN 生成和传递	
6.4	单精度 load 和 store 指令	
6.5	单精度浮点计算指令	
6.6	单精度浮点转换和传输指令	
6.7	单精度浮点比较指令	
Cop	byright ©2010-2015, The Regents of the University of California. A	ii rights reserved.

6.8	单精度浮点分类指令	38
第7章	双精度浮点的"D"标准扩展	40
7.1	D 寄存器状态	40
7.2	双精度 load 和 store 指令	40
7.3	双精度浮点计算指令	40
7.4	双精度浮点转换和传输指令	41
7.5	双精度浮点比较指令	42
7.6	双精度浮点分类指令	43
第8章	RV32/64G 指令集列表	44
第9章	扩展 RISC-V	49
9.1	扩展术语	49
	标准 vs. 非标准扩展	49
	指令编码空间和前缀	49
	绿地扩展 vs. 棕地扩展	50
	标准兼容的全局编码	51
9.2	RISC-V 扩展设计理念	51
9.3	在固定 32 位指令格式内的扩展	51
	可用的 30 位指令编码空间	52
	可用的 25 位指令编码空间	52
	可用的 22 位指令编码空间	52
	其他空间	
9.4	增加对齐的 64 位指令扩展	52
9.5	支持 VLIW 编码	53
	定长指令组	53
	编码长度指令组	53
	固定大小指令束	53
	前缀中"组结束位"	53
第 10 章	ISA 子集命名约定	55
10.1	大小写敏感	55
10.2	下划线	55
10.3	<u> </u>	
10.4	VI V / / V I V	
10.5	724 3	
10.6	11 14 (114) //6/11 [2]	
10.7	(
10.8		
10.9		
10.1	year ara,c	
第 11 章	四精度浮点的"Q"标准扩展	
11.1		
11.2		
11.3		
11.4		
11.5	H 111/2013 111/13 2018 (
Cop	yright ©2010-2015, The Regents of the University of Californ iv	ia. All rights reserved.

第 12 章	十进制浮点的"L"标准扩展	61
12.1	十进制浮点寄存器	61
第 13 章	压缩指令的"C"标准扩展	62
第 14 章	位操作的"B"标准扩展	63
第 15 章	事务存储器的 "T" 标准扩展	64
第 16 章	打包 SIMD 指令的 "P"标准扩展	65
第 17 章	RV128I 基本整数指令集	67
第 18 章	调用约定	
18.1	C 数据类型和对齐	68
18.2	RVG 调用约定	68
18.3	软浮点调用约定	70
第 19 章	历史和致谢	71
19.1	到 ISA 手册 1.0 版本以前的历史	71
19.2	从 ISA 手册 1.0 版本以来的发展	71
19.3	致谢	73
19.4	资助	73
参考文献		74

第1章 介绍

RISC-V(读音"risk-five")是一个新的指令集体系结构(ISA),它最初用于支持计算机体系结构研究和教学,但现在我们希望它成为一个对于工业实现来说标准、开放的体系结构。我们定义 RISC-V 的目的包括:

- 一个完全*开放的* ISA,能够自由的提供给学术界和工业界使用。
- 一个*真正的* ISA,能够适合直接在硬件上实现,而不仅仅是适用于模拟或者二进制 翻译。
- 一个避免对某一种微体系结构风格(例如微编码、按序、去耦合、乱序等)或者实现技术(例如全定制、ASIC、FPGA)"过度体系结构化(over-architecting)"的 ISA,但是也能够非常高效地利用任何一种技术实现。
- 包含一个**小的**基本整数 ISA(可以作为一个定制的加速器的基础或者作为教学用途) 和多个可选的标准扩展的 ISA,可以支持通用的软件开发。
- 支持修订的 2008 IEEE-754 浮点标准[8]。
- ISA 支持丰富的用户级 ISA 扩展和各种特殊的变种。
- 对应用程序、操作系统内核、硬件实现的32位、64位地址空间变种。
- ISA 支持高度并行的多核、众核实现,包括异构多处理器等。
- 可选的*变长指令*,以支持扩展可用的指令编码空间、支持一个可选的**密集指令编码**, 以提高性能、静态代码大小和能耗效率。
- 一个可完全虚拟化的 ISA,以简化虚拟机监督管理器(Hypervisor)的开发。
- ISA 支持新的管理员级(supervisor-level)和虚拟机监督管理级(hypervisor-level)ISA 设计。

我们的设计考虑,将出现在类似的文本段落内,如果读者只关心规范,则 可以跳过这些段落。

RISC-V 这个名字,代表了UC Berkeley 大学设计的第五代主要的RISC ISA(前四个是RISC-I[16]、RISC-II[9]、SOAR[23]和SPUR[12])。罗马数字"V"也暗示了"变种(Variations)"和"向量(Vectors)",以支持各种体系结构研究,包括各种数据并行加速器,也是这个ISA 设计的明确目标。

我们研发 RISC-V 以满足我们自己的科研和教学需求,我们对如何在真实硬件上实现一些研究思想特别感兴趣(自从这个规范的第一个版本发布之后,我们已经完成了八块不同的 RISC-V 硅片的制造),在课堂上提供给学生真实的实现(在 Berkeley,RISC-V 处理器的 RTL 设计代码已经用于多个本科生、研究生的课程)。在我们当前的研究中,由于传统晶体管不断变小带来的能耗约束,我们对特殊、异构的加速器特别感兴趣。我们需要一个高度灵活、高度可扩展的基本 ISA,在此基础上可以构建我们自己的研究。

我们总被问及这样一个问题"为什么要开发一个新的ISA?"。使用一个已 有的商业化的ISA,其显而易见最大的优势在于其已经具备了丰富和广泛支持

的软件生态系统,包括开发工具和可移植的应用程序,而在研究和教学中,这些都是可以利用的。其他的好处包括拥有大量的文档和教程示例。然而,我们的经验证明,在科研和教学中使用商用的指令集,在实际中获得的好处很小,而且掩盖不了它的缺点:

- **商业ISA 都是私有的。**除了 SPARC V8(它是一个开放的IEEE 标准[1]), 绝大多数ISA 的拥有者非常小心地保护他们的知识产权,并且并不欢 迎自由实现的竞争实现。对于仅仅使用软件模拟器来进行学术研究和 教学来说,这并不是一个问题,但是对于那些希望分享真实硬件实现 的科研小组来说,这就是一个大问题。对于那些被强迫信任仅有的几 个商业 ISA 实现,而不允许创建自己的全新实现(clean room implementation)的企业来说,这也是一个大问题。我们并不能确保 所有的 RISC-V 实现没有侵犯第三方专利,但是我们确保我们绝不会 起诉一个 RISC-V 的实现者。
- 商业ISA 仅仅在某个市场领域比较流行。当书写此文档时,最显而易见的例子就是 ARM 体系结构在服务器领域并没有得到很好的支持,而 Intel x86 体系结构(或者几乎每一种其他的体系结构)在移动领域并没有得到很好的支持,虽然 Intel 和 ARM 正在试图进入对方的市场领域。另外一个例子是 ARC 和 Tensilica,它们提供了可扩展的内核,但是只关注嵌入式市场。这种市场的划分,使得支持某种特定商业 ISA 获得的好处大大削弱,因为事实上软件生态系统只存在于某个领域,到了别的领域,必须重新构建。
- **商业ISA 此起彼伏。**以前基于商业ISA 构建的研究基础设施,并不流行(SPARC、MIPS),甚至不再生产(Alpha)。这对于一个活跃的软件生态系统来说是一个大损失,一些围绕ISA 和支持工具的知识产权问题,也使得感兴趣的第三方难以继续支持这个 ISA。一个开放的 ISA 也可能失去流行性,但是任何感兴趣的人,都可以继续使用它并研发相应的生态系统。
- 流行的商业 ISA 是复杂的。占统治地位的 ISA(x86 和 ARM)若要支持常用软件栈和操作系统,那么其硬件实现都非常复杂。更糟糕的是,几乎所有的复杂性都来自于糟糕的、或者至少是过时的ISA 设计考虑,而不是那些真正提高效率的特性。
- **仅靠商业ISA 并不足以运行应用程序。**即使我们努力实现了一个商业ISA,对于运行一个现有的应用程序来说,仍然是不够的。绝大多数应用程序需要一个完整的 ABI (application binary interface) 才能运行,而不仅仅是用户级 ISA。绝大多数 ABI 依赖于库(libraries),而库又依赖于操作系统支持。为了运行一个已有的操作系统,需要实现管理员级 ISA、OS 需要的设备接口。这些通常并没有很好的规范,而在实现上比用户级 ISA 具有更大的复杂性。
- 流行的商业 ISA 不是为可扩展性设计的。占统治地位的商业 ISA 并没有为可扩展性而进行特殊的设计,结果就是,随着后续指令集不断地增长,指令编码的复杂度大幅度增加。而类似 Tensilica(被 Cadence 公司收购)、ARC(被 Synopsys 公司收购)这样的公司,它们围绕可扩展性构建了 ISA 和工具链(toolchain),但是它们瞄准的是嵌入式应用而不是通用计算系统。

● 一个修改过的商业ISA 实际上是一个新的ISA。我们的一个主要目标是 支持体系结构研究,包括主要的ISA 扩展。即使是很小的扩展,也减弱 了使用标准ISA 而带来的好处,因为必须修改编译器,而应用程序必须 从源代码进行重新编译,以利用这些扩展。引入了新的体系结构状态的 大一些的扩展,也需要对操作系统进行修改。最终使得一个修改的商业 ISA 变成一个新的ISA,但是不得不肩负着所有基本ISA 遗留下来的包袱。

我们坚信 ISA 是整个计算系统中最重要的接口,没有理由把这么重要的接口 变成私有的。占统治地位的商业 ISA 都是基于超过 30 年历史的指令集。软件开发 者应当能够定位到一个开放标准的硬件目标机,商业处理器设计者应当在实现质 量上进行竞争。

我们并不是第一个为了适合硬件实现而提出开放 ISA 设计的。我们也考虑了 其他现有的开放 ISA 设计,其中 OpenRISC 体系结构[15] 与我们的目标最为接近。 我们由于几个技术原因,并不采用 OpenRISC ISA:

- OpenRISC 有条件码(condition code)和分支延迟槽(branch delay slot), 这对于更高性能的实现来说,变得更为复杂。
- OpenRISC 使用了 32 位定长指令编码和 16 位立即数,阻碍了更密集的指令编码,并对后续 ISA 扩展限制了空间。
- OpenRISC 并不支持 2008 修订的 IEEE-754 浮点标准。
- 在我们开始的时候,64 位 OpenRISC 设计并没有完成。

从零开始,我们可以设计一个符合我们所有需求的ISA,当然,这花了比我们在开始时预期多得多的努力。现在我们在构建RISC-VISA基础设施上投入了大量的精力,包括文档、编译器工具链、操作系统移植、参考ISA模拟器、FPGA实现、高效的ASIC实现、体系结构测试套件、教学材料等。我们将持续构建支持的软件,并把我们的结果在开放授权(不是修改的BSD就是GPL/GNU)下分享到www.riscv.org网站,期望我们可以围绕这个ISA构建一个更大开源社区。

RISC-V 手册被分为两卷。本卷涵盖了用户级 ISA 设计,包括可选的 ISA 扩展。第二卷给出了管理员级 ISA 设计的示例。

在这个用户级手册中,我们打算移除所有与特定微体系结构或者管理员级相关的细节。这样做,主要是为了清晰,并最大程度地允许其他实现的灵活性。

1.1 RISC-V ISA 概述

RISC-V ISA 被定义为一个基本的整数 ISA,必须在任何实现中存在,另外可以包含基于基本 ISA 的其他扩展。这个基本的整数 ISA 与早期的 RISC 处理器非常相似,除了没有分支延迟槽(delay slot),另外支持可选的变长指令编码。这个基本核心被小心地限制具有最少的指令,足够支持一个合理的目标机,以便编译器、汇编器、链接器、操作系统(包含额外的管理员级操作)可以在之上运行,这样就可以提供一个方便的 ISA 和软件工具链"骨架",围绕它可以构建更为定制化的处理器 ISA。

每一个基本整数指令集,被整数寄存器宽度和相应的用户地址空间大小进行分类。有两Copyright ©2010-2015, The Regents of the University of California. All rights reserved.

种基本整数变种,RV32I 和 RV64I,在第 2 章和第 3 章中进行描述,分别提供了 32 位和 64 位用户级地址空间。硬件实现和操作系统可以提供给用户程序使用 RV32I 或者 RV64I 中的一种或者两种。第 17 章描述了未来支持 128 位用户地址空间的 RV128I 变种基本整数指令集。

虽然对于更大的系统来说,64 位地址空间是必须的,但我们相信在未来的数十年中,对于许多嵌入式应用和客户端设备来说,32 位地址空间是足够的,而且适合更低的存储器传输和能耗消耗。另外,32 位地址空间对于教育来说足够了。更大的 128 位地址空间也许最终也是必须的,于是我们确保在RISC-VISA 框架中也包含它。

一个硬件实现可以只实现基本整数 ISA 的一个子集,但是在管理员层必须实现操作码自陷(trap)和软件仿真,用于实现那些硬件没有提供的功能。

基本整数ISA 的一个子集对于教学目的来说,也许是有用的。但是基本核心被定义得非常简单,使得真实硬件实现没理由只实现它的一个子集,除了省略对非对齐存储器访问支持、以及将所有 SYSTEM 指令作为自陷实现之外。

RISC-V被设计成可以支持丰富的定制化和特殊化。基本整数 ISA 可被一个或者多个可选指令集扩展进行增强,但是基本整数指令集不能被重新定义。我们将 RISC-V 指令集扩展分为标准扩展和非标准扩展。标准扩展一般都是有用的,并且与其它的标准扩展并不冲突。非标准扩展是高度特殊化的,并可能与其它的标准扩展或者非标准扩展冲突。指令集扩展根据基本整数指令集宽度不同,可能有轻微的功能差异。第9章描述了各种用来扩展 RISC-V ISA 不同的方法。我们为 RISC-V 基本指令和指令集扩展开发了一个命名规则,在第10章里有详细的描述。

为了支持更一般的软件开发,定义了一组标准扩展,提供乘法/除法、原子操作以及单精度、双精度浮点算术。基本整数 ISA 被命名为 "I"(依据整数寄存器宽度不同,前缀 RV32或者 RV64),其中包含了整数计算指令、整数 load、整数 store 和控制流指令,并且在所有 RISC-V 实现中,都是必须的。标准整数乘法和除法扩展被命名为 "M",其中增加了对保存在整数寄存器中的值进行乘法和除法的指令。标准原子指令扩展被命名为 "A",其中增加了对存储器进行原子的读、修改和写操作的指令,以支持处理器间的同步。标准单精度浮点扩展,被命名为 "F",增加了浮点寄存器、单精度计算指令、单精度 load 和 store 指令。标准双精度浮点扩展,被命名为 "D",扩展了浮点寄存器,并增加了双精度计算指令、load和 store 指令。一个基本整数内核加上这四个标准扩展("IMAFD"),被缩写为 "G",它提供了一个通用的标量指令集。RV32G和 RV64G现在是我们编译器工具链的缺省目标机器。后续章节描述了这些扩展以及其他计划中的标准 RISC-V 扩展。

除了基本整数 ISA 和标准扩展之外,很少有一条新指令对所有应用程序巨大的好处,虽然它可能在某些领域中非常有用。由于能耗效率要求更为特殊化,我们相信对于一个 ISA 规范中的必须部分的简化是很重要的。鉴于其他的体系结构通常将它们的 ISA 作为一个单一的整体,它们会随着时间推移,当加入新指令的时候,就变化到一个新的版本。然而 RISC-V 尝试随着时间的推移,保持基本内核和每一个标准扩展不变,相反的,将新指令作为可选的扩展。例如,基本整数 ISA 将成为一个被持续支持的独立 ISA,而不管任何随后而来的扩展。

随着这个用户ISA 规范的 2.0 版本发布,我们尝试在未来的开发中,保持"IMAFD"基本内核和标准扩展(也就是"G"扩展)保持不变。

1.2 指令长度编码

基本 RISC-V ISA 具有 32 位固定长度指令,并且必须在 32 位边界对齐。然而,标准 RISC-V 编码模式被设计成支持变长指令的扩展,在这个扩展中,每条指令长度可以是 16 位指令包裹(parcel)长度的整数倍,并且这些指令包裹必须在 16 位边界对齐。第 13 章中描述的标准压缩 ISA 扩展,通过提供压缩的 16 位指令,减少了代码大小,并放松了对齐要求,允许所有指令(16 位和 32 位)对齐到任意 16 位边界,以提高代码密度。

图 1.1 展示了标准 RISC-V 指令长度编码约定。所有基本 ISA 中的 32 位指令的最低 2 位被设置为 11。可选的压缩 16 位指令集扩展中的指令,最低 2 位被设置为 00、01 或者 10。超过 32 位的标准指令集扩展,在低位有额外的位被设置为 1,48 位、64 位长度约定如图 1.1 所示。指令长度在 80 位到 304 位之间的长度信息,被编码到一个 4 位的字段,给出了 16 位字的数量,加上最开始的 5×16 位字。编码 11 或者更多的低位操作码被设置为 1,保留给未来更长的指令编码。

		xxxxxxxxxxxxaa
••• XXXX	xxxxxxxxxxxxx	xxxxxxxxxxxbbb11
••• XXXX	xxxxxxxxxxxxx	xxxxxxxxxxx011111
••• XXXX	xxxxxxxxxxxxx	xxxxxxxxx0111111
••• XXXX	xxxxxxxxxxxxx	xxxxxnnnn1111111
••• XXXX	xxxxxxxxxxxxx	xxxxx11111111111
基址+4	基址+2	基址

16 位(aa≠11)

32 位 (bbb≠111)

48 位

64 位

(80+16*nnnn)位,nnnn≠1111 保留给≥320 位

字节地址:

图 1.1: RISC-V 指令长度编码

由于压缩格式的代码大小和能耗节约,我们想将对压缩格式内建支持加入到ISA编码模式中,而不是事后再来添加。但是为了简化实现,我们也不希望压缩格式支持是必须的。我们也希望可选地支持更长的指令,用于实验和更大的指令集扩展。虽然我们的编码约定需要一个对核心RISC-VISA更为紧凑的编码,但是这样做有几个好处。

一个支持标准G的ISA实现,只需要在指令缓存(instruction cache)保存指令的最高30位(带来6.25%的节约)。当重新填充指令缓存时,任何最低两位有一位为零的指令,应当在被保存到缓存之前,被重新编码为30位非法指令,以确保出现非法指令自陷行为。

可能更为重要的是,通过浓缩我们的基本ISA 为一个32 位指令字的子集,我们留给定制扩展更多的空间。特别地,基本RV32IISA 在32 位指令字中,使用了少于1/8 的编码空间。如同在第9 章所述,一个不需要支持标准压缩指令扩展的实现,可以将3 个额外的30 位指令空间映射到32 位固定长度格式中,同时确保对大于32 位指令集扩展的支持。更进一步,如果该实现并不需要支持超过32 位长度的指令,它还可以恢复4 个主要的操作码区域。

么这是一条非法的指令,因此这将快速地自陷错误跳转到填满零的存储器区域 (as this quickly traps erroneous jumps into zeroed memory regions)。

基本RISC-V ISA具有一个小端存储器系统,但是非标准变种可以提供大端或者双端存储器系统。指令被保存在存储器中,每个16位包裹以实现的端字节顺序,被保存到一个存储器半字中。包含一条指令的包裹,被保存到递增的半字地址,其中最低寻址的包裹保存着指令规范中最低位的二进制值,也就是说,指令总是按照一系列包裹的小端顺序保存的,而不管存储器的端字节顺序。图 1.2中的代码序列,将把一条32位指令正确地保存到存储器中,而不管存储器的端字节顺序。

```
// 将x2中的32位指令,保存到x3指向的存储器
sh x2,0(x3) // 将指令的低半部分保存到第一个包裹中
srli x2,x2,16 // 将高位移动到低位,覆盖x2
sh x2,2(x3) // 将高位保存到第二个包裹中
```

图 1.2: 将 32 位指令从寄存器保存到存储器的推荐代码序列。在大端、小端存储器系统中都能正确工作,当使用变长指令集扩展时,可避免出现非对齐访问。

我们为 RISC-V 存储器系统选择小端字节顺序,是因为当前小端系统占据商业应用的统治地位(所有的 x86 系统; iOS,Android,Windows for ARM)。一个小问题就是,我们发现小端存储器系统对于硬件设计者来说,更为自然。然而,某些应用领域,例如 IP 网络,在大端数据结构上进行操作,因此我们留给非标准大端或者双端系统一些机会。

我们必须将指令包裹在存储器中保存的顺序固定下来,而与存储器系统的端字节顺序无关,来确保指令的长度编码位总是出现在半字地址的最前面。这就允许取指单元通过一次取指,读取第一个16位指令包裹的最低几位,就可以确定变长指令的长度。一旦我们确定了小端存储器系统和指令包裹顺序,自然导致我们将指令长度编码放到指令格式的LSB位置,以避免破坏操作码字段。

1.3 异常、自陷和中断

我们将术语*异常(exception)*认为是在运行时出现了一个非正常的情况。我们将术语*自陷(trap)*认为是在一个RISC-V线程中出现了一个异常的情况,导致将控制同步传输到管理员环境。我们将术语*中断(interrupt)*认为是在当前RISC-V线程外出现了一个事件,导致将控制异步传输到管理员环境。

在后续章节中的指令描述了在执行时产生异常的条件。这些异常是否和如何转变为自陷的,依赖于执行环境,虽然预期是绝大多数环境在一个异常被触发时(signaled),采取一个**精确的**自陷(除了浮点异常,在标准浮点扩展中,并不会产生自陷)。

我们的"异常"和"自陷"术语的使用,与IEEE-754 浮点标准是一致的。

第2章 RV32I 基本整数指令集

本章描述了RV32I基本整数指令集。多数注解也应用于RV64I变种。

RV32I 被设计成足以构建一个编译器目标机,并支持现代操作系统环境。这个ISA 也被设计成在最小实现时减少所需的硬件。RV32I 包括了47 条单独的指令,虽然某个实现可以将 8 条 SCALL/SBREAK/RD*指令全部转换为一条SYSTEM 硬件指令(总是自陷),这将把硬件指令数减少到总共 40 条。RV32I可以仿真几乎所有其他的ISA 扩展(除了A 扩展,它需要额外的硬件以支持原子性)。

2.1 基本整数子集的程序员模型

图 2.1给出了基本整数子集的用户可见状态。有31个通用寄存器**x1~x31**,它们保存了整数数值。寄存器**x0**是硬件连线的常数0。没有硬件连线的子程序返回地址连接寄存器,但是在一个过程调用中,标准软件调用约定使用寄存器**x1**来保存返回地址。对于RV32,其**x**寄存器是32位宽度的,对于RV64,它们是64位宽度的。本文档使用术语XLEN来指明当前**x**寄存器的宽度(不是32就是64)。

还有一个额外的用户可见寄存器:程序计数器pc保存了当前指令的地址。

XLEN-1		0
	x0/零	
	x1	
	x2	
	x 3	
	•••••	
	x30	
	x31	
	XLEN	
XLEN-1		0
	рс	
	XLEN	

图 2.1: RISC-V 用户级基本整数寄存器状态

可用的体系结构寄存器数量,对代码大小、性能和能耗有巨大的影响。虽然有争论说 16 个寄存器对于一个运行编译代码的整数 ISA 来说足够了,但是在使用 3 地址格式的 16 位指令中编码 16 个寄存器,从而实现一个完整的 ISA 几乎是不可能的(译者注:16 个寄存器,需要 4 位来区别。3 地址格式,就需要使用 12 位来编码,对于 16 位指令来说,留给操作码的只有 4 位了,几乎不可能)。虽然一个 2 地址格式是可行的,它将增加指令数目并降低效率。

我们想避免出现中间的指令长度,例如 Xtensa 的 24 位指令,来简化基本硬件实现,并且一旦采用 32 位指令长度,支持 32 个寄存器就是直截了当的事情。

对于基本 ISA 来说,我们由于这些原因、基于在现有代码上的标准编译器行为、基于我们使用自动调节生成高性能程序的经验,选择了常见的 32 个整数寄存器。动态寄存器使用趋向于被几个频繁访问的寄存器所左右,并且寄存器文件实现可以针对频繁访问的寄存器进行优化,减少访问能耗。可选的压缩 16 位指令格式大部分时间仅仅访问 8 个寄存器,并且因此可以提供密集的指令编码,同时额外的指令集扩展如果需要的话,可以支持大得多的寄存器空间(平坦的或者层次的)。

对于资源约束的嵌入式应用,也可以定义一个拥有16个寄存器的、非标准的整数RISC-VISA子集,使用现有的指令编码,并对编译器和调用约定进行少量的修改。

2.2 基本指令格式

在基本ISA中,有四种核心指令格式(R/I/S/U),如图 2.2所示。所有的指令都是固定32位长度的,并且在存储器中必须在4字节边界对齐。当**pc**在指令取指时不是4字节对齐的时候,将会产生一个指令地址不对齐的异常。

31	25	24	20	19	15	14	12	11	7	7	6	0	_
fun	funct7		rs2		rs1	fur	funct3		rd		opcode		R类
													_
imm[11:0		.:0]		rs1		fur	nct3		rd		ор	code	l类
													_
imm[:	imm[11:5]		rs2	rs1		fur	nct3	im	m[4:0]		ор	code	S类
													=
imm[31:2									rd		ор	code	U类

图 2.2: RISC-V 基本指令格式

在所有格式中,RISC-V ISA将源寄存器(*rs1*和*rs2*)和目标寄存器(*rd*)固定在同样的位置,以简化指令译码。在指令中,立即数被打包,朝着最左边可用位的方向,并且是分配好的,以减少硬件复杂度。特别地,所有立即数的符号位总是在指令的第31位,以加速符号扩展电路。

解码寄存器区分符通常处于实现的关键路径上,因此指令格式选择将所有寄存器区分符,在所有格式中,都固定在相同的位置。这是有代价的,不得不把立即数的一些位分散到格式中(这是与 RISC-IV,也就是 SPUR[12],相同的特性)。

事实上,绝大多数立即数要么很小,要么需要所有的 XLEN 位。我们选择了一种非对称的立即数切分方法(在常规的指令中的低 12 位,加上一条特殊的 load 立即数指令提供高 20 位)来增加常规指令的可用操作码空间。(译者注:为了加载一个 32 位立即数,需要两步:load 指令提供该立即数的高 20

位[31:12],常规指令提供该立即数的低 12 位[11:0],最后拼接成一个 32 位立即数)。另外,这个 ISA 仅支持符号扩展的立即数(译者注:有符号数)。我们并没有观察到使用零扩展(译者注:无符号数)带来的好处,并且我们想把 ISA 做得尽可能简单。

2.3 立即数编码变种

基于立即数处理,还有额外两种指令格式变种(SB/UJ),如图 2.3所示。

在图 2.3中,每个立即数字段被所生成的立即数值中的位的位置(imm[x])标签,而不是在指令的立即数字段中的通常位的位置。图 2.4给出了每一种基本指令格式生成的立即数,并被标签,以显示哪个指令位(inst[y])生成了立即数值中的哪个位。

31		30	25	24	21	20	19	15	14	12	11	8	7	6	0	
	fun	ct7			rs2	2	rs	1	func	t3		rd		оро	code	R类
imm[1	11]	imm[1	L0:5]	imm	[4:1]	imm[0]	rs	1	func			оро	code	l类		
							1		ı	ı					1	
imm[1	11]	imm[1	L0:5]		rs2	2	rs	1	func	t3	imm[4:	1]	imm[0]	оро	code	S类
									I .					.		112
imm[1	imm[12] imm[10:5] rs			rs2	2	rs	1	func	t3	imm[4:	1]	imm[11] opo	code	SB类	
imm[3	imm[31] imm[30:20]				imm[1	9:151	imm[1	4:121		rd		one	code	U类		
[5	11111[31] 11111[30.20]					[2	.5.15]					'	op.	-	٥٨	
imm[2	mm[20] imm[10:5] imm[4:1] imm[1				imm[11]	imm[1	9:15]	imm[14:12]			rd		оро	code	UJ类	
	•				<u>冬</u>	2.3: R	SC-V 显z	示了立	即数的基	本指	令格式			,		!
Г		31	30	20		12	11	10		1	1	1	0			
				—in	st[31]			ins	st[30:25]	ins	t[24:21]	ins	st[20]	立即数		
Γ				:	-+[34]			:::::::::::::::::::::::::::::::::::::::	st[30:25]	ine	+[11.0]	:	o+[7]	S立即	*/-	
				—in	st[31]			1113	St[30.23]	IIIS	st[11:8]	Ш	st[7]	277 Rh 2	奴	
ſ	—inst[31]—						inst[7]	ins	st[30:25] in		st[11:8]	0		B立即	数	
L	mst[31]							1	[1	-[]	<u> </u>	-			
Ī	inst[31] inst[30:20] inst[19:12					t[19:12]			_	<u> </u>				U立即数		
L					ı											
	—inst[31]— inst[19:12]				t[19:12]	inst[20] inst[30:25] inst[24:21] 0 J立即数						汝				
	冬	2.4:	RISC-V	/ 指今	牛成的	的立即数。	用指今的	勺位标:	注了用于	构成	立即数的	字段	}。符号‡	广展总	是使	

图 2.4: RISC-V 指令生成的立即数。用指令的位标注了用于构成立即数的字段。符号扩展总是使用 inst[31]。

S和SB格式唯一的区别在于,在SB格式中,12位立即数字段用于编码2的倍数的分支偏移量。与通常在硬件中将编码在指令中的立即数所有位向左移动1位不同,此处中间位(imm[10:1])和符号位保持在固定的位置,而S格式中的最低位(inst[7])编码为SB格式中

的高位 (imm[11])。

类似的,U和UJ格式唯一的区别在于,20位立即数被左移12位以生成U立即数,而被左移1位以生成J立即数。在U和UJ格式立即数,其在指令中的位置的选择,以最大化与其它指令的相互覆盖,以及最大化U和UJ格式立即数的相互覆盖。

立即数的符号扩展是最关键的操作之一(特别是在 RV64I 当中),而在 RISC-V 中,所有立即数的符号位总是在指令的 31 位,这允许符号扩展操作可以和指令译码并行。

虽然更为复杂的实现可能对分支和跳转计算有独立的加法器,因此也不会 受益于将所有指令中的立即数位置保持固定不变,但是我们想降低简单实现的 硬件代价。通过在指令中旋转位,来对B和J立即数进行编码,而不是使用动 态硬件多路选择器(mux)来将立即数乘2,我们减少了大约2倍的指令信号 的扇出(fanout)和立即数多路选择器。混乱的立即数编码将给静态或者预先 编译带来可忽略的时间开销。对于动态JIT生成指令,则有一些小的额外开销, 但是最常见的向前短分支具有直截了当的立即数编码。

2.4 整数计算指令

绝大多数整数计算指令对保存在整数寄存器中的XLEN位值进行操作。整数计算指令要么使用I类格式编码为寄存器-立即数操作,要么使用R类格式编码为寄存器-寄存器操作。对于寄存器-立即数指令和寄存器-寄存器指令,其目标都是寄存器**rd**。没有整数计算指令产生算术异常。

我们并没有包含特殊的指令集支持整数算术操作的溢出检测。绝大多数流行的编程语言并不支持整数溢出的检测,部分原因是因为绝大多数体系结构如果在整数算术上进行溢出检测,将出现显著的运行时代价,另一部分原因是有时候模数算术其实是预期的行为。

整数寄存器-立即数指令

31	20	19	15	14	12	11	/	6	Ü
imm[11:0]		rs1		funct3		rd		opc	ode
12		5		3		5			
Ⅰ立即数[11:0] Ⅰ立即数[11:0]		src src		ADD/SLTI[U] ANDI/ORI/XOR	I	dest dest			MM MM

ADDI将符号扩展的12位立即数加到寄存器**rs1**上。算术溢出被忽略,而结果就是运算结果的低32位。ADDI **rd,rs1,0**用于实现MV **rd,rs1**汇编语言伪指令。

SLTI(set less than immediate)将数值1放到寄存器**rd**中,如果寄存器**rs1**小于符号扩展的立即数(比较时,两者都作为有符号数),否则将0写入**rd**。SLTIU与之相似,但是将两者作为无符号数进行比较(也就是说,立即数被首先符号扩展为32位,然后被作为一个无符号数)。注意,SLTIU **rd,rs1,1**将设置**rd**为1,如果**rs1**等于0,否则将**rd**设置为0(汇编语言伪指令SEQZ **rd,rs**)。

ANDI、ORI、XORI是逻辑操作,在寄存器**rs1**和符号扩展的12位立即数上执行按位AND、OR、XOR操作,并把结果写入**rd**。注意,XORI **rd,rs1,-1**在**rs1**上执行一个按位取反操作(汇编语言伪指令NOT **rd,rs**)。

3	1	25	24		20	19	15		14	12	11		7	6	0
	imm[11:5]		i	mm[4:0]			rs1		fu	nct3		rd		оро	code
	7			5			5	3		3		5			7
	0000000		移位	立次数[4:0]]		src		S	LLI		dest		OP-	IMM
	0000000		移位	立次数[4:0]		src		S	RLI		dest		OP-	IMM
	0100000		移位	立次数[4:0]]	src		S		dest			OP-IMM		

被移位常数次,被编码为I类格式的特例。被移位的操作数放在**rs1**中,移位的次数被编码到I立即数字段的低5位。右移类型被编码到I立即数的一位高位。SLLI是逻辑左移(0被移入低位);SRLI是逻辑右移(0被移入高位);SRAI是算术右移(原来的符号位被复制到空出的高位中)。

31		12	11	7	6		0
	imm[31:12]		rd			opcode	
	20		5			7	
	U立即数[31:12]		dest			LUI	
	U立即数[31:12]		dest			AUIPC	

LUI(load upper immediate)用于构建32位常数,并使用U类格式。LUI将U立即数放到目标寄存器rd的高20位,将rd的低12位填0。

AUIPC(add upper immediate to pc)用于构建**pc**相对地址,并使用U类格式。AUIPC从20位U立即数构建一个32位偏移量,将其低12位填0,然后将这个偏移量加到**pc**上,最后将结果写入寄存器**rd**。

对于控制流转移和数据访问,AUIPC 指令支持双指令序列,以从当前 pc 访问任意偏移地址。通过一条AUIPC 指令和一条 12 位立即数JALR 指令的组合,可以将控制转移到任意 32 位 pc 相对地址;而一条 AUIPC 指令加上一条 12 位立即数偏移的常规 load 或者 store 指令,可以访问任意 32 位 pc 相对数据的地址。

当前 pc 的值,可以通过将 U 立即数设置为 O 来读取。虽然一条 JAL+4 指令也可以获得 pc 值,但是它在简单的实现中可能会导致流水线停顿,或者在更复杂的微体系结构中,导致 BTB 结构被污染。(译者注: JAL+4 实际上要执

行一个分支操作。这个分支会对流水线造成负面影响。而 AUIPC 则不会,它 只是运算指令)

整数寄存器-寄存器操作

RV32I定义了几种算术R类操作。所有操作都是读取**rs1**和**rs2**寄存器作为源操作数,并把结果写入到寄存器**rd**中。**funct7**和**funct3**字段选择了操作的类型。

31	25	24	20	19	15	14		12	11	7	6	0
funct7	funct7 rs2		<u>)</u>	rs	1	f	funct3				opc	ode
7		5		5		3			5		7	7
0000000		src	2	sr	c1	ADD	ADD/SLT/SLTU			st	0	P
0000000		src	2	sr	c1	AND	AND/OR/XOR			st	0	Р
0000000	0000000 src2		2	sr	c1	S	SLL/SRL			dest		
0100000	0100000 src2		sr	c1	SUB/SRA			de	st	OP		

ADD和SUB分别执行加法和减法。溢出被忽略,并且结果的低32位被写入目标寄存器**rd**。 SLT和SLTU分别执行符号数和无符号数的比较,如果**rs1<rs2**,则将1写入**rd**,否则写入0。注意,SLTU **rd**,**x0**,**rs2**,如果**rs2**不等于0(**译者注:在RISC-V中,x0寄存器永远是0**),则把1写入**rd**,否则将0写入**rd**(汇编语言伪指令SNEZ **rd**,**rs**)。AND、OR、XOR执行按位逻辑操作。 SLL、SRL、SRA分别执行逻辑左移、逻辑右移、算术右移,被移位的操作数是寄存器**rs1**,移位次数是寄存器**rs2**的低5位。

NOP 指令

31		20	19	15	14		12	11		7	6	0
	imm[11:0]		rs	1		funct3			rd		opo	code
	12		5			3			5			
	0		0)		ADDI			0		OP-	IMM

NOP指令并不改变任何用户可见的状态,除了使得pc向前推进。NOP被编码为ADDI x0,x0,0。

NOP 可用于将代码段对齐到对微体系结构有重要作用的地址边界上,或者给内联(inline)代码修改保留空间。虽然有很多种编码可以成为 NOP,我们定义了一个正规的 NOP 编码,允许微体系结构对此进行优化,同时也使得反汇编输出更具可读性。

2.5 控制转移指令

RV32I提供了两类控制转移指令: 无条件跳转和条件分支。RV32I中的控制转移指令,并没有体系结构可见的分支延迟槽。

无条件跳转

跳转并连接(JAL)指令使用了UJ类格式,此处J立即数编码了一个2的倍数的有符号偏移量。这个偏移量被符号扩展,加到pc上,形成跳转目标地址,跳转范围因此达到±1MB。JAL将跳转指令后面指令的地址(pc+4)保存到寄存器*rd*中。标准软件调用约定使用**x1**来作为返回地址寄存器。

普通的无条件跳转指令(汇编语言伪指令J)被编码为*rd=x0*的JAL指令。(**译者注:x0是 只读寄存器,无法写入**)

	31	30		21	20	19		12	11	7	6		0
	imm[20]		imm[10:1]		imm[11]		imm[19:12]		rd		C	pcode	
	1	10			1		8		5			7	
偏移量[20:1]										t		JAL	

间接跳转指令JALR(jump and link register)使用I类编码。通过将12位有符号I类立即数加上*rs1*,然后将结果的最低位设置为0,作为目标地址。跳转指令后面指令的地址(pc+4)保存到寄存器*rd*中。如果不需要结果,则可以把x0作为目标寄存器。

31	20	19	15	14	12	11	7	6	0
imm[11:0]		r	rs1	fui	nct3	rd		ор	code
12			5		3	5			7
偏移量[11:0]		基	基址		0	des	st	J	ALR

所有的无条件跳转指令都是用 pc 相对寻址,这有助于支持位置无关代码。 JALR 指令被定义为可以使用双指令序列来跳转到 32 位绝对地址空间的任何地 方。首先一条 LUI 指令将目标地址的高 20 位加载到 rs1 中,然后 JALR 指令可 以加上低 12 位。类似的,AUIPC 指令,然后 JALR 指令就可以跳转到 32 位绝 对地址空间的任何地方。

注意到JALR 指令并没有把12 位立即数作为2 字节的倍数看待,这与条件分支指令不同。这避免了在硬件上多出一种立即数格式,并且对于全局 load,重用了与JALR 相同的链接器重定位格式。事实上,绝大多数 JALR 指令的使用要么是一个立即数0,要么与 LUI 或者 AUIPC 成对使用,因此在范围上的稍微减小,影响并不显著。

JALR 指令忽略了计算出来的目标地址的最低位。这不但稍微简化了硬件,

同时也允许函数指针的最低位可以用于存放额外的信息。虽然此种情形下,可能会有潜在轻微的误差损失,实际上跳转到一个不正确的指令地址,通常将很快会引起一个异常。

返回地址预测栈,是高性能指令取指单元的一种常见特性。我们注意到rd 和rs1 可用于指导一个实现的指令取指预测逻辑,指示 JALR 指令是否应当push (rd=x1)、pop (rd=x0,rs1=x1) 还是不操作(其余情况)一个返回地址栈。类似的,一条 JAL 指令只有在 rd=x1 的时候,才能将返回地址 push 到返回地址栈中。

当 rs1=x0 时,JALR 可完成一个单一指令的过程调用,实现从任意地址空间对最低的 2KB 或者最高的 2KB 地址区域进行调用,这可用于实现对小的运行时库的快速调用。

条件分支

所有分支指令使用SB类指令格式。12位B立即数编码了以2字节倍数的有符号偏移量, 并被加到当前pc上,生成目标地址。条件分支范围是±4KB。

31	30	25	24	20	19	15	14	12	11	8	7	6	0
imm[12]	imm[10:5]	rs	52	rs	1	fun	ct3	imm	[4:1]	imm[11]	орс	ode
1	6	;	5	5	5	5	3	3	2	ļ	1	7	7
偏移量	偏移量[12,10:5]		sr	c2	sr	c1	BEQ,	/BNE	偏	移量	[11,4:1]	BRA	NCH
偏移量	遣[12,10	:5]	sr	c2	sr	c1	BLT	[U]	偏	移量	[11,4:1]	BRA	NCH
偏移量	遣[12,10	:5]	sr	c2	sr	c1	BGE	[U]	偏	移量	[11,4:1]	BRA	NCH

分支指令比较两个寄存器。BEQ和BNE将跳转,如果**rs1**和**rs2**相等或者不相等。BLT和BLTU将跳转,如果**rs1**小于**rs2**,分别使用有符号数和无符号数进行比较。BGE和BGEU将跳转,如果**rs1**大于等于**rs2**,分别使用有符号数和无符号数进行比较。注意,BGT、BGTU、BLE和BLEU可以通过将BLT、BLTU、BGE、BGEU的操作数对调来实现。

软件应当优化,使得顺序代码路径是最常见执行路径,而频率较少的跳转执行代码则放到直线路径之外。软件同时也应当假设向回(向后)跳转总是被预测跳转的,而向前(向下)跳转总是被预测不跳转的,至少第一次碰到分支指令的时候,是这样的。动态分支预测器将很快学会任何可以预测的分支行为。

与其它某些体系结构不同,无条件跳转应当总是使用RISC-V的跳转(*rd=x0*的JAL)指令,而不是一条条件永远为真的条件分支指令。RISC-V跳转总是pc相对寻址的,并且比分支指令支持大得多的偏移量范围,而且还不会对条件分支预测表造成压力。(**译者注:现代处理器都有条件分支预测器,对每一条碰到的条件分支指令,都会记录其结果,以便后面对其进行预测**)。

条件分支指令被设计为在两个寄存器之间进行算术比较操作(如同 PA-RISC 和 Xtensa ISA 做的那样),而不是使用条件码(x86、ARM、SPARC、PowerPC),也不是只将寄存器与零进行比较(Alpha、MIPS),也不是比较两个寄存器相等(MIPS)。这样的设计灵感来自我们观察到,一条组合了比较和分 Copyright ©2010-2015, The Regents of the University of California. All rights reserved.

支的指令,可以很好地适应常规的流水线,避免了使用额外的条件码状态或者使用临时寄存器,减少了静态代码大小、降低了动态指令取指通信量。另外一点是,将寄存器与零比较需要不可忽视的电路延迟(non-trivial circuit delay)(特别是在先进工艺中使用静态逻辑的时候),因此几乎和算术比较是一样昂贵的操作。将比较和分支融合成一条指令的另外一个好处是,分支指令会在指令流的前端被检测到(译者注:分支预测功能,需要在取指段即判断是否是条件分支指令,而不会像通常指令一样等到译码段),以便可以提前进行预测。采用条件码的设计,也许在当基于相同条件码而执行多个分支时,有一些好处,但是我们相信这种情形相对来说比较少见。

我们考虑过但是并没有在指令编码中加入静态分支提示(static branch hints)(译者注:某些处理器允许在指令中加入提示位,告知此条分支指令是否会执行分支)。静态分支提示可以降低对动态分支预测器的压力,但是需要更多的指令编码空间以及软件 profiling 才能取得较好的效果,而且一旦程序的运行与 profiling 运行不同时,性能会大幅度下降。

我们考虑过但并没有加入条件传输或者条件执行指令(译者注:原文为 predicted instruction, 为方便理解, 翻译为条件执行指令。类似 ARM 中,每 条指令都是条件执行的,在每条指令的头部,都有 4 位条件码,只有符合条 **件码,这条指令才能被正常执行,否则就是空操作**),它们可以有效地替代不 可预测的向前短分支指令。条件传输指令在两者中较为简单,但是当条件码可 能产生异常时(存储器访问和浮点运算),变得难以使用。条件执行指令在系 统中加入了额外的标志状态,需要额外的指令来设置和清除这些标志,需要对 每条指令有额外的编码开销。条件传输指令和条件执行指令对于乱序执行微体 系结构来说,都增加了复杂性,当出现预测错误时,增加了隐式的第三个源操 作数,因为需要把目标体系结构寄存器的原始值,复制到重命名物理寄存器中 (译者注:在乱序执行结构中,需要解决寄存器相关,因此引入了重命名物 理寄存器,程序员可见的称为体系结构寄存器。当出现分支预测错误时,需 *要把寄存器恢复到分支预测前的状态*)。 另外,使用静态编译时的决定来预测, 而不是使用分支来预测,在使用没有包含在编译时的输入训练集的时候,将会 得到较低的性能,特别是实际上不可预测的分支非常稀少,而且随着分支预测 技术的进步,不可预测的分支变得更为稀少。

我们注意到,现存各种微体系结构技术可以将不可预测的向前短分支指令, 在内部动态地转换为条件执行的代码,以避免当出现预测错误时清空流水线 [7][11][10],这在一些商用处理器中得到了实现[20]。最简单的技术就是通过仅 仅清空受到分支指令影响的其他指令,而不是清空整个流水线,或者通过使用 更宽的指令取指同时从分支的两边取指,或者暂停取指,这样可以减少预测错 误时带来的恢复开销。乱序执行内核采用更为复杂的技术,在受到分支影响的 其他指令上,附加上内部的预测信息,这些预测信息是分支指令写入的,这样 就允许分支指令以及其后的指令可以推测地执行,并可以和其他代码一样乱序 执行[20]。

2.6 Load 和 store 指令

RV32I是一个load-store体系结构,也就是说,只有load和store指令可以访问存储器,而Copyright ©2010-2015, The Regents of the University of California. All rights reserved.

算术指令只在CPU寄存器上进行操作运算。RV32I提供了一个32位用户地址空间,它是字节寻址并且是小端的。执行环境将定义这个地址空间的哪些部分是可以合法访问的(**译者注: 这涉及到存储保护等**)。

_3	1	20	19 15	14 12	11 7	6 0
	imm[11:0]	rs1	funct3	rd	opcode
	12		5	3	5	7
	偏移量[11:	:0]	基址	宽度	dest	LOAD
3	31 25 24		19 15	14 12	11 7	6 0
	imm[11:5] rs2		rs1	funct3	imm[4:0]	opcode
	7	5	5	3	5	7
	偏移量[11:5]	src	基址	宽度	偏移量[4:0]	STORE

Load和store指令在寄存器和存储器之间传输数值。Load指令编码为I类格式,而store指令编码为S类格式。有效字节地址是通过将寄存器*rs1*与符号扩展的12位偏移量相加而获得的。Load指令将存储器中的一个值复制到寄存器*rd*中。Store指令将寄存器*rs2*中的值复制到存储器中。

LW指令将一个32位数值从存储器复制到rd中。LH指令从存储器中读取一个16位数值,然后将其进行符号扩展到32位,再保存到rd中。LHU指令存储器中读取一个16位数值,然后将其进行零扩展到32位,再保存到rd中。对于8位数值,LB和LBU指令的定义与前面类似。SW、SH、SB指令分别将从rs2低位开始的32位、16位、8位数值保存到存储器中。

为了获得最高的性能,所有load和store指令的有效地址,应该与该指令对应的数据类型相对齐(也就是说,32位访问应该在4字节边界对齐,16位访问应该在2字节边界对齐)。基本ISA支持非对齐的访问,但是根据实现的不同,这可能会运行得非常慢。更进一步的,对齐的load和store访问执行时,可以确保是原子性的,而非对齐的load和store可能不能原子性的完成,因此需要额外的同步来确保原子性(译者注:具体实现非对齐访问时,可能一次访问会被分解为两次存储器访问,这就不是不可分割的原子性操作,有潜在的危险)。

非对齐访问在移植遗留代码时有时是需要的,而且在那些使用任何形式 packed-SIMD 扩展的应用程序上,这是取得高性能的基本要求。我们通过常规 的 load 和 store 指令支持非对齐访问的根据在于,这样做,可以简化需要额外 非对齐硬件的支持。一种选项是在基本 ISA 中禁止非对齐访问,然后通过某些 单独的 ISA 来提供对非对齐访问的支持,要么是通过某些特殊指令帮助软件处 理非对齐访问,要么是一个新的非对齐硬件寻址模式。特殊指令是难以使用的, 导致 ISA 复杂化,并且通常会加入新的处理器状态(例如 SPARC VIS 对齐地址 偏移寄存器)或者访问当前处理器状态复杂化(例如 MIPS LWL/LWR 部分寄存 器写)。另外,对于面向循环的 packed-SIMD 代码,当操作数不对齐时导致的 性能开销,促使软件根据操作数的对齐方式提供多种形式的循环样式,这将导 致软件代码产生复杂化,并且导致循环启动时的开销。新的非对齐硬件寻址模 式,在指令编码中占据大量空间或者需要非常简化的寻址模式(例如只有寄存 器间接寻址)。

我们并没有强制非对齐访问的原子性,因此简化了实现,可以通过使用一个机器自陷和软件处理函数来处理非对齐访问。如果硬件支持非对齐访问,软件则可以通过使用常规 load 和 store 指令来简化。硬件则可以依据运行时地址是否是对齐的,来自动优化访问。

2.7 存储器模型

基本RISC-V ISA在一个单一的用户地址空间内支持多个同时线程的执行。每个RISC-V线程拥有它自己的寄存器和程序计数器,并执行一段不相关的顺序指令流。执行环境将定义RISC-V线程是如何创建和管理的。RISC-V线程可以通过调用执行环境或者直接通过共享存储器系统来在相互之间进行通信和同步,执行环境将在规范的另外文档中描述。

在基本RISC-V ISA中,每个RISC-V线程看到它自己的存储器操作,如同它们就是按照程序中的顺序执行一样。RISC-V在线程间有一个放松的存储器模型(relaxed memory model),在不同的RISC-V线程之间的存储器操作,需要一条明确的FENCE指令来确保任何特定地顺序。第5章介绍了可选的原子性存储器指令扩展"A",它可以在共享存储器空间中提供额外的同步操作。

31 28	27	26	25	24	23	22	21	20	19 15	14 12	11 7	6 0
0	PI	РО	PR	PW	SI	SO	SR	SW	rs1	funct3	rd	opcode
4	1	1	1	1	1	1	1	1	5	3	5	7
0	前续					后	续		0	FENCE	0	MISC-MEM
	(predecessor)				(succe	essor)						

FENCE指令用于顺序化其他RISC-V线程、外部设备或者协处理器看到的设备I/O和存储器访问。任何设备输入(I)、设备输出(O)、存储器读(R)、存储器写(W)的组合,相对于其他一样的组合,可能需要按序的。通俗的说,在所有*前续集合(predecessor set)*执行到FENCE指令前的任何操作之前,处在FENCE指令后的*后续集合(successor set)*中的任何操作,都不能被任何其他RISC-V线程或者外部设备看到(译者注:FENCE就像一个栅栏,FENCE之前所有的存储器操作、I/O操作必须完成后,在FENCE之后的指令才能看到结果)。执行环境将定义什么I/O操作是可能的,特别地,哪些load或者store指令被处理并且作为设备输入或设备输出操作顺序化,而不是被作为存储器读和写来处理。例如,内存映射I/O(memory-mapped I/O)设备通常被非缓存(uncached)的load和store指令来访问,并使用(FENCE指令中的)I和O位,而不是R和W位。

我们选择一个放松的存储器模型,以允许对一个简单的机器实现可以得到较高的性能。放松的存储器模型也非常可能兼容未来协处理器或者加速器扩展。我们将 I/O 顺序化与存储器 R/W 顺序化区分开来,以避免在设备驱动程序线程中不必要的串行化,同时也支持控制附加的协处理器或者 I/O 设备的可选的非存储器通路。保留的编码空间允许在可选的扩展中使用更小粒度的 FENCE指令。一个基本内核的实现,应当忽略 FENCE 指令中的零字段(imm[11:8]、rs1 和 rd),以提供对更小粒度 FENCE 指令的向前兼容支持。简单的实现可以Copyright ©2010-2015, The Regents of the University of California. All rights reserved.

进一步忽略前续(predecessor)和后续(successor)字段,而总是执行一个保守的全局栅栏动作。

 31		20	19		15	14		12	11	7	6		0
	imm[11:0]			rs1			funct3		rd		ор	code	
	12			5			3		5			7	
	0			0			FENCE.I		0		MISC	-MEN	۷l

FENCE.I指令用于同步指令和数据流。RISC-V并不能确保在同一个RISC-V线程中,取指看得到前面对指令存储器的store,直到执行一条FENCE.I指令。一条FENCE.I指令只是保证在一个RISC-V线程中,该指令之后的取指操作,可以看得到这条指令之前的任何数据store。在多处理器系统中,FENCE.I指令并**不能**确保其他RISC-V线程的取指看得到本地线程的store。为了使得一条对指令存储器的store对所有RISC-V线程可见,写数据的线程必须在要求所有远程RISC-V线程执行FENCE.I指令之前,执行一条数据FENCE指令。

FENCE.I 指令被设计为支持各种实现方式。一种简单的实现就是当执行一条 FENCE.I 指令时,清空本地指令 Cache 和指令流水线。更复杂一些的实现,可以在指令(数据)Cache 上监听每一次数据(指令)Cache 失效,或者使用一个包含的统一私有 L2 Cache(inclusive unified private L2 Cache),当 L2 Cache 的 Cache line 被一条本地 store 指令写时,作废掉主指令 Cache(译者注:就是L1 指令 Cache)中对应的 Cache line(译者注:这是为了实现运行时修改指令的目的。运行时修改指令时,首先使用 store 指令写存储器,然后数据会被写入 L1 数据 Cache,然后写入 L2 统一 Cache。在此,检测到是写入到指令段,所以 L2 统一 Cache 将反向作废掉 L1 指令 Cache 中的对应行,以保持一致性。L1 指令 Cache 从程序员角度,是不能写的)。如果指令和数据可以以这种方式保持一致性,那么在执行 FENCE.I 指令时,仅仅需要清空流水线。

各种扩展可能会定义更细粒度的 FENCE.I 指令,定位到特定的指令地址, 因此基本实现应当忽略掉 FENCE.I 指令中的零字段,并只是执行一个保守的本 地 FENCE.I 来提供向前的兼容性。

我们考虑过但没有加入一条"保存指令字"指令(如同 MAJC 中一样[22])。 JIT 编译器可能在一条 FENCE.I 指令之前,生成一个较大的指令 trace,并通过 写翻译后的指令到那些已知不会缓存到指令 Cache 的存储器区域中,来分散任 何指令 cache 监听/作废的开销。

2.8 系统指令

系统指令用于访问那些可能需要特权访问的系统功能,以I类指令格式编码。

系统指令被定义为,允许在简单的实现中,总是自陷到一个单一的软件自陷处理函数(software trap handler)。更高级的实现,可以在硬件上执行一条或者多条系统指令。

SCALL 和 SBREAK

	31		20	19		15	14		12	11	7	6	0
		funct12			rs1			funct3		rd		ор	code
-		12			5			3		5			7
		SCALL			0			PRIV		0		SYS	STEM
		SBREAK			0			PRIV		0		SYS	STEM

SCALL指令用于向操作系统环境发出一个请求。操作系统的ABI将定义OS请求的参数是如何传递的,但通常这些参数应当是保存在整数寄存器中确定的位置。

SBREAK指令被调试器所使用,用来将控制权传送回给调试环境。

定时器和计数器

31		20	19		15	14		12	11	7	6	0
	csr			rs1			funct3		rd		(opcode
	12			5			3		5			7
F	RDCYCLE[H]			0			CSRRS		0		S	YSTEM
1	RDTIME[H]			0			CSRRS		0		S	YSTEM
RI	DINSTRET[H]			0			CSRRS		0		S	YSTEM

RV32I提供了多个64位计数器,它们可以使用不同的指令以32位片段的形式进行访问。RDCYCLE指令将处理器执行的时钟周期数的计数值,取模2^{XLEN},写入到整数寄存器rd中,这个计数值是从硬件线程从过去的任意时刻开始执行以来的时钟周期计数值。RDCYCLEH指令是一条RV32I仅有的指令,它将同样的计数值的63-32位写入到整数寄存器rd中。合起来使用,这两条指令提供了一个64位的计数器,在实际使用中应当永远不会溢出。这个周期计数器推进的速率,与实现和操作系统有关。软件环境应当提供一种手段来判定当前的速率(每秒钟多少个时钟周期),周期计数器就是按这个时钟周期速率递增的。

RDTIME指令将一个实时时钟相关的整数值,取模2^{XLEN},写入到整数寄存器**rd**中,这个整数值是从过去任意时刻开始计数的。RDTIMEH指令是一条RV32I仅有的指令,它将同样的计数值的63-32位写入到整数寄存器**rd**中。合起来使用,这两条指令提供了一个64位的计数器,在实际使用中应当永远不会溢出。这个周期计数器推进的速率,与实现和操作系统有关。软件环境应当提供一种手段来判定实时时钟的周期(每tick多少秒),这个周期应当是一个常量而且不应该大于100ns(至少10MHz速率)。在一个单用户应用程序中,所有硬件线程的实时时钟必须是同步的,而且误差不能超过实时时钟的一个tick。环境应当提供一种手段来判定时钟的精度。

RDINSTRET指令将本硬件线程退休(retire)指令的计数值,取模2^{XLEN},写入到整数寄存器*rd*中,这个计数值是从硬件线程从过去的任意时刻开始执行以来的计数值。RDINSTRETH 指令是一条RV32I仅有的指令,它将同样的计数值的63-32位写入到整数寄存器*rd*中。合起来使用,这两条指令提供了一个64位的计数器,在实际使用中应当永远不会溢出。

下面的代码序列可以将一个有效的64位周期计数器值写入到**x3:x2**中,即使这个计数器 在读取它的高低两部分时产生溢出。

again:

rdcycleh x3
rdcycle x2
rdcycleh x4
bne x3, x4, again

图 2.5: 在 RV32 中读取 64 位周期计数器的示例代码

我们强制这些基本计数器在所有实现中都必须提供,因为它们对于基本的性能分析、自适应和动态优化来说是必须的,同时允许应用程序在实时流中工作。可能应当提供额外的计数器,以帮助诊断性能问题,而且这些计数器应当是以较小的代价从用户级应用程序代码中进行访问。

我们要求这些计数器是 64 位宽度的,即使是在 RV32I 上也是如此。否则的话,软件就非常难以判定这些值是否已经溢出。对于一个低端的实现,每个计数器的高 32 位可以实现为使用软件计数器来递增,这个软件计数器的递增,是由一个自陷处理函数来实现的,每当发生低 32 位溢出时,就触发一次自陷。上面给出的示例代码显示了如何使用各条 32 位指令,安全地读取完整的 64 位宽度的数值。

在一些应用程序中,同时读取多个计数器的值是很重要的。当运行在一个 多任务下时,一个用户线程在读取这些计数器值时,可能遭受到上下文切换。 用户线程的一个解决方案就是,在读取其他计数器之前和之后,分别读取实时 计数器,用它来判断在这些操作序列过程中是否发生了上下文切换,如果发生 了上下文切换,那么可以重新执行这些读操作。我们考虑过添加一个输出锁存 器,允许用户线程对各个计数器值同时进行一个原子性的快照,但是这会增大 用户上下文的大小,特别是实现了一大堆计数器的时候,更是如此。

第3章 RV64I 基本整数指令集

本章介绍RV64I基本整数指令集,它构建于前一章所介绍的RV32I变种之上。本章将仅仅介绍与RV32I不同的地方,因此必须与前面的章节结合起来阅读。

3.1 寄存器状态

RV64I加宽了整数寄存器并支持64位用户地址空间(图 2.1中, XLEN=64)。

3.2 整数计算指令

在RV64I中,提供了额外的指令变种来操作32位数值,这通过在操作码后面加上"W"后缀来识别。这些"*W"指令忽略了它们输入的高32位,并且总是生成32位有符号数值,也就是说,XLEN-1位到31位都是相同的。这在RV32I中将会产生一个非法指令异常。

编译器和调用约定总是认为所有的32 位数值总是以符号扩展的格式保存在64 位寄存器中的,即使是32 位无符号整数,它都会把它的31 位扩展到63 位~32 位。因此,在无符号32 位整数和有符号32 位整数之间进行相互转换,并没有实质的操作,就像从有符号32 位整数转成有符号64 位整数一样。现有的64 位宽度 SLTU 指令和无符号分支比较指令,在这种不改变的约定下,仍然能够针对无符号32 位整数正确工作。相似的,在32 位符号扩展整数上,执行现有的64 位宽度逻辑操作,仍然保持了符号扩展的正确性。需要一些新的指令(ADD[I]W/SUBW/SxxW),来执行针对32 位数值的额外的加法、移位,以确保适当的性能。

整数寄存器-立即数指令

31	20	19		15	14		12	11	7	6		0
imm[11:0]			rs1			funct3		rd		ор	code	
12			5			3		5			7	
I立即数[11:0]			src			ADDIW		des	t	OP-II	MM-3:	2

ADDIW是一条RV64I仅有的指令,它将符号扩展的12位立即数和寄存器**rs1**相加,生成正确符号扩展的32位结果,保存到**rd**中。溢出被忽略,并且结果的低32位符号扩展成64位。注意,ADDIW **rd,rs1,0**将寄存器**rs1**的低32位符号扩展,结果写入寄存器**rd**中(汇编语言伪指令SFXTW)。

31	26	30	25	24	20	19	15	14	12	11	7	6		0
imm[11:6]	imm	[5]	lmm	[4:0]	rs	1	fun	ct3	rd		C	pcode	
6	5	1		5	5	5	5	3	3	5			7	
000	000	移位次	数[5]	移位次	数[4:0]	sr	·c	SL	.LI	des	st	0	P-IMN	1
000	000	移位次	数[5]	移位次	数[4:0]	sr	·c	SR	LI	des	st	0	P-IMN	1
010	000	移位次	数[5]	移位次	数[4:0]	sr	c	SR	ΑI	des	st	0	P-IMN	1
000	000	0		移位次数[4:0]		sr	·c	SLL	IW	des	st	OP	-IMM-	32
000	000	0		移位次	数[4:0]	sr	·c	SRL	.IW	des	st	OP	-IMM-	32
010	000	0		移位次	数[4:0]	sr	c	SRA	NW	des	st	OP	-IMM-	32

移位常数次被编码为I类指令格式的特例,使用与RV32I相同的指令操作码。被移位的操作数存放在寄存器**rs1**中,RV64I中移位次数被编码到I立即数字段的低6位。右移类型被编码到30位。SLLI是逻辑左移操作(0被移入低位);SRLI是逻辑右移操作(0被移入高位);SRAI是算术右移操作(原来的符号位被复制到空出的高位中)。对于RV32I,如果**imm[5] ≠0**,则SLLI、SRLI、SRAI指令将会产生一个异常。

SLLIW、SRLIW、SRAIW是RV64I仅有的指令,与其定义相类似,但是它们对32位数值进行操作,并产生有符号的32位结果。如果 $imm[5] \neq 0$,SLLIW、SRLIW、SRAIW指令将会产生一个异常。

31	-	12	11	7	6		0
imm[31	:12]		rd			opcode	
20			5			7	
U立即数[-		dest			LUI	
U立即数[31:12]		dest			AUIPC	

LUI(load upper immediate)使用了与RV32I一样的指令操作码,LUI将20位的U立即数放到目标寄存器*rd*的31-12位,将*rd*的低12位填0。对于RV64I来说,32位结果将会符号扩展到64位。

AUIPC(add upper immediate to pc)使用了与RV32I一样的指令操作码,AUIPC指令用于构建pc相对地址,并使用U类格式。AUIPC将20位U立即数符号扩展(**译者注:按照RV32I中AUIPC指令的定义,这个偏移量应该是首先20位填充到目标的31-12位,低12位填0,然后符号扩展成64位**),构建一个64位偏移量,然后将这个偏移量加到pc上,最后将结果写入寄存器rd。

整数寄存器-寄存器操作

31	25	24	20	19	15	14	12	11	7	6	0
funct7		rs2		rs	1	funct3		rd		opco	ode
7		5		5	·	3		5		7	
0000000		src	2	sro	:1	SLL/SRL		des	st	OI	Р
0100000		src	2	sro	:1	SRA		des	st	OI	Р
0000000		src	src2		:1	ADDW		des	st	OP-	32
0000000		src	2	sro	:1	SLLW/SRL\	V	des	st	OP-	32
0100000		src2	2	sro	:1	SUBW/SRA	W	des	st	OP-	32


ADDW、SUBW是RV64I仅有的指令,它们的定义和ADD、SUB指令相类似,但是它们作用在32位数值上,并产生有符号的32位结果。溢出被忽略,结果的低32位被符号扩展成64位,再写入目标寄存器。

SLL、SRL、SRA分别执行逻辑左移、逻辑右移、算术右移,被移位的操作数是寄存器**rs1**,移位次数是寄存器**rs2**。对于RV64I,只有**rs2**的低6位被认为是移位次数。

SLLW、SRLW、SRAW是RV64I仅有的指令,它们具有类似的指令定义,但是它们作用在32位数值上,并产生有符号的32位结果。移位的次数由*rs2*[4:0]给出。

3.3 Load 和 Store 指令

RV64I将地址空间扩展到64位。执行环境将定义地址空间的哪些部分是可以合法访问的。



在RV64I中,LD指令将从存储器中把64位数值写入到寄存器rd中。

在RV64I中,LW指令将从存储器中把32位数值符号扩展成64位,然后写入到寄存器**rd**中。LWU执行,刚好相反,把存储器中的32位数值零扩展成64位,然后写入到寄存器**rd**中。LH和LHU指令定义类似,但是是针对16位数值。LB和LBU是针对8位数值。SD、SW、SH、SB分别把寄存器**rs2**的低64位、32位、16位、8位写入存储器。

系统指令

31		20	19		15	14		12	11	7	6		0
	csr		rs1				funct3			ł		opcode	
	12			5			3		5			7	
	RDCYCLE		0			CSRRS			de	st	SYSTEM		
	RDTIME				0			CSRRS			SYSTEM		
	RDINSTRET	0			CSRRS			de	st	SYSTEM			

RDCYCLE指令将处理器执行的时钟周期数的计数值,写入到整数寄存器rd中,这个计数值是从硬件线程从过去的任意时刻开始执行以来的时钟周期计数值。在RV64I中,这条指令将返回一个64位无符号整数数值,应当永远不会溢出。这个周期计数器推进的速率,与实现和操作系统有关。软件环境应当提供一种手段来判定当前的速率(每秒钟多少个时钟周期),周期计数器就是按这个时钟周期速率递增的。

RDTIME指令将一个实时时钟相关的整数值,写入到整数寄存器rd中,这个整数值是从过去任意时刻开始计数的。在RV64I中,这条指令将返回一个64位无符号整数数值,应当永远不会溢出。这个周期计数器推进的速率,与实现和操作系统有关。软件环境应当提供一种手段来判定实时时钟的周期(每tick多少秒),这个周期应当是一个常量而且不应该大于100ns(至少10MHz速率)。在一个单用户应用程序中,所有硬件线程的实时时钟必须是同步的,而且误差不能超过实时时钟的一个tick。环境应当提供一种手段来判定时钟的精度。

RDINSTRET指令将本硬件线程退休(retire)指令的计数值,写入到整数寄存器**rd**中,这个计数值是从硬件线程从过去的任意时刻开始执行以来的计数值。在RV64I中,这条指令将返回一个64位无符号整数数值,应当永远不会溢出。

第4章 整数乘法除法的"M"标准扩展

本章介绍标准整数乘法和除法的指令扩展,它被命名为"M",并包含针对两个整数寄存器中的数值进行乘法或者除法的指令。

我们将整数乘法和除法从基本内核中分离出来,以简化低端的实现,或者 对于某些应用来说,整数乘法和除法操作要么是不常用,要么是最好由附加的 加速器来处理。

4.1 乘法操作

31		25	24	20	19	15	14		12	11	7	6	0
	funct7		rs	2	rs1		funct3			ro	t	opcode	
	7		5		5			3			i	7	
	MULDIV		乘	数	被乘数			MUL/MULH[S][U]			st	OP	
	MULDIV		乘	数	被刺	被乘数		MULW		dest		OP-32	

MUL指令执行一个XLEN位×XLEN位乘法,并将结果的低XLEN位放置到目标寄存器中。 MULH、MULHU、MULHSU执行相同的乘法,分别针对有符号×有符号、无符号×无符号、 有符号×无符号乘法,只是将运算结果2×XLEN位的高XLEN位返回。如果同时需要乘法结果 的高位和低位,那么建议的代码顺序为: MULH[[S]U] *rdh*, *rs1*, *rs2*; MUL *rd1*, *rs1*, *rs2* (源 寄存器区分符必须按照同样的顺序,并且*rdh*不能是*rs1*或者*rs2*)。因此微体系结构可以将这 些融合为一个单一的乘法操作,而不是执行两次分开的乘法。

MULW是RV64I仅有的指令,它将源寄存器的低32位进行相乘,将结果的低32位进行符号扩展,结果放入目标寄存器中。MUL指令可以用于获取64位乘积的高32位,但是有符号的参数,必须使用正确的32位有符号数值,反之,无符号的参数,必须使得它们的高32位清零。

4.2 除法操作

31		25	24	20	19	15	14		12	11	7	6	0
	funct7		rs	2	rs1		funct3			ro	b	opcode	
	7		5	5	5			3			;	7	
	MULDIV			数	被降	除数	DIV[U]/REM[U]			dest		OP	
	MULDIV		除	数	被降	涂数	DIV[I	DIV[U]W/REM[U]W			dest		-32

DIV和DIVU指令分别执行有符号、无符号的XLEN位整数除以XLEN位整数除法操作。REM、REMU给出了相应除法的余数。如果同时需要商和余数,那么建议的代码顺序为: DIV[U]

rdq,rs1,rs2; REM[U] rdr,rs1,rs2(rdq不能是rs1或者rs2)。因此微体系结构可以将这些融合为一个单一的除法操作,而不是执行两次分开的除法。

DIVW、DIVUW是RV64I仅有的指令,它将寄存器*rs1*的低32位除以寄存器*rs2*的低32位,操作数分别被当做有符号整数和无符号整数,将32位商进行符号扩展,放入目标寄存器中。REMW和REMUW是RV64I仅有指令,它们分别提供了对应除法的有符号或者无符号余数。REMW和REMUW指令都会将它们的32位结果进行符号扩展到64位。

除以零和除法溢出的语义如表 4.1所示。除以零,结果的商的所有位被置为1,也即是说,对于无符号除法来说,商是2^{XLEN}-1,对于有符号除法来说,商是-1。除以零,结果的余数等于被除数。有符号除法溢出仅当用最小的负整数,-2^{XLEN}-1,除以-1时,才会出现。有符号除法溢出的商等于被除数,余数等于零。无符号除法不会产生溢出。

条件	被除数	除数		DIVU	REMU	DIV	REM	
除以0	х	0		2^{XLEN-1}	х	-1	х	
溢出(仅有符号)	-2^{XLEN-1}	-1				-2^{XLEN-1}	0	

表 4.1: 除以 0 和除法溢出的语义

我们考虑过在整数除以零的时候,触发异常,这个异常在绝大多数执行环境里,会导致一个自陷。然而,这将成为标准ISA中唯一的算术自陷(浮点异常将设置标志,并写入缺省值,但不会引起自陷),并在此情形下,需要语言实现者与执行环境的自陷处理函数交互。更进一步,当语言标准要求一个除以零异常必须导致一个立即的控制流改变时,只需要在每一个除法操作时增加一条分支指令即可,并且这条分支指令可被放到除法之后,通常情形下它基本上被预测为不跳转的,这将增加一点点性能开销。

第5章 原子性指令的"A"标准扩展

标准原子性指令扩展被称为"A"扩展,包含了对存储器执行原子性读-写-修改的指令,以支持运行在同一个存储器空间中的多个RISC-V线程之间的同步操作。有两种原子性指令,一种是load-reserved/store-conditional指令,另一种是原子性fetch-and-op存储器指令。两种类型的原子性指令都支持各种存储器一致性排序,包括乱序(unordered)、获取(acquire)、释放(release)和顺序一致性语义。这些指令使得RISC-V可以支持RCsc存储器一致性模型[4]。

经过大量的争论,语言社区和体系结构社区看来最后都认同释放一致性 (release consistency)作为标准的存储器一致性模型,因此 RISC-V 原子性操作 正是围绕这个模型构建的。

5.1 原子性操作的指定顺序

基本的RISC-V ISA有一个放松的存储器模型(relaxed memory model),使用FENCE指令来 强加额外的顺序性约束。为了更高效地支持释放一致性(release consistency)[4],每一条原 子性指令有两位,**aq**位和**rl**位,用于指定其他RISC-V线程看到的额外的存储器顺序性。如果 两位都被清零,则没有额外的顺序性约束强加于原子性存储器操作。如果只有**aq**位被置为1, 则原子性存储器操作被认为是*获取访问*的(acquire access),也就是说,在获取存储器操作 之前,此RISC-V线程后续的存储器操作是看不到的(no following memory operations on this RISC-V thread can be observed to take place before the acquire memory operation.)。如果只有**rl** 位被置为1,则原子性存储器操作被认为是释放访问的(release access),也就是说,在此RISC-V 线程的任何前面的存储器操作完成之前,释放存储器操作是看不到的(the release memory operation can not be observed to take place before any earlier memory operations on this RISC-V thread.)。如果**aq**位和**rl**位都被置为1,则原子性存储器操作是**顺序一致性**的(**sequentially** consistent),在同样的RISC-V线程中,在任何前面的存储器操作完成之前,或者在任何后续 的存储器操作完成之后,它们都是不可见的(cannot be observed to happen before any earlier memory operations or after any later memory operations in the same RISC-V thread),只能被任 何其他按照同样全局顺序的线程看到,它们也全部使用了顺序一致性原子性存储器操作(can only be observed by any other thread in the same global order of all sequentially consistent atomic memory operations.).

理论上说,aq 位和 rl 位的定义允许没有全局原子性 store 的实现。然而当aq 位和 rl 位都被置为1 时,我们需要原子性操作的完全顺序一致性,也意味着全局原子性 store,还加上获取和释放语义。实际上,硬件实现通常实现了全局原子性 store,包括在本地处理器的顺序化规则,以及 single-writer cache 一致性协议。

5.2 Load-reserved/store-conditional 指令

	31	27	26	25	24	20	19	15	14	12	11	7	6	0	
	fun	ct5	aq	rl	rs2		rs1		funct3		rd		opcode		
5		;	1	1	5		5		3		5		7		
	LR		順	原序	0	0		地址		宽度		dest		AMO	
SC		順	原序	src		地址	止	宽度		宽度 dest		AMO			

针对单个存储器字的复杂原子性操作,是由load-reserved(LR)指令和store-conditional(SC)指令来完成的。LR将**rs1**存储器地址的字读出,符号扩展后,放入**rd**,同时在存储器字上注册一个预约(registers a reservation on the memory word)。SC将**rs2**中的字保存到**rs1**存储器地址中,提供给还存在这个地址上一个有效的预约(provided a valid reservation still exists on that address)。如果成功,则SC将0写入**rd**,失败则将一个非零的代码写入**rd**,也即,发生了一个冲突的存储器访问或者插入了一个上下文切换。(译者注:简单地说,LR指令从存储器读一个数值,同时处理器会监视这个存储器地址,看它是否会被其他处理器修改;SC指令发现在此期间没有其他处理器修改这个值,则将新值写入该地址。因此一个原子的LR/SC指令对,就是LR读取值,进行一些计算,然后试图保存新值。如果保存失败,那么需要重新开始整个序列。)

比较和交换(CAS)指令和LR/SC 指令都可以用来构建 lock-free 的数据结构。经过大量的讨论,我们选择了LR/SC,由于下列几个原因: 1)CAS 遭受到ABA问题,而LR/SC 避免了这个问题,因为它监视了对此地址的所有访问,而不仅仅是检查数据值是否发生改变; 2)CAS 指令需要一种新的整数指令格式,以支持 3 个源操作数(地址、比较值、交换值),还有一个不同的存储器系统消息格式,它们将会导致微体系结构复杂化; 3)更进一步,为了避免 ABA问题,其他系统提供了一个双宽的 CAS(DW-CAS)以允许检测一个计数器并递增一个数据字。这就要在一条指令中读取 5 个寄存器、写 2 个寄存器,同时还需要一个新的、更大的存储器系统消息类型,进一步导致微体系结构复杂化; 4)LR/SC 提供了一种实现许多原语(primitive)更加有效的实现,它只需要一次 load,而 CAS 需要 2 次 load(在 CAS 指令之前一次 load,以检查在更新前,该数值是否发生了变化)。

LR/SR 相对于 CAS 的一个主要缺点是活锁(livelock),我们通过如下所述的一种最终前向推进的体系结构保证(an architected guarantee of eventual forward progress)来加以避免。另外一个关心的问题是,这是否会影响到当前x86 体系结构(它是 DW-CAS 的),使得移植同步库、其他假设 DW-CAS 是基本的机器原语的软件复杂化。一个可能减轻任务的因素是,x86 最近加入了事务存储器指令(transactional memory instructions),这将导致从 DW-CAS 上进行转移。

错误代码1被保留作为未指定的错误。其他错误代码此时还是保留的,可移植性软件应当仅仅假设错误代码就是非零值。LR、SC指令工作在自然对齐的64位(仅RV64)或者32位字存储器边界。非对齐寻址将产生非对齐地址异常。

我们保留了错误代码值 1 表示"未指定",这样简单的实现就可以利用 SLT/SLTU 指令已有的 mux 来返回值。更特定的错误代码可能在未来的版本中定 义或者由 ISA 的扩展定义。

在标准A扩展中,某些限定的LR/SC序列必须确保以便最后能够成功。LR/SC序列的静态代码加上当失败时重试这个序列的代码,必须由不超过16条整数指令的代码顺序存放在存储器中构成。为了确保这个序列最终能够成功,在LR指令和SC指令之间执行的动态代码,只能来自于基本"I"的子集,不能包括load指令、store指令、向后跳转指令或者向后的分支指令、FENCE指令、SYSTEM指令。当失败时重试LR/SC序列的代码可以包含向后跳转和/或分支指令,以便重新执行LR/SC序列,其他约束相同。那些不符合这些要求的LR/SC例程,在某些实现上,经过一定次数的尝试,也许会成功,但是没办法确保最终会成功。

CAS 的一个优点在于它总能确保某些线程最终会向前推进,然而在某些系统上,LR/SC 原子性序列可能陷入无限的活锁。为了避免这种情况,我们为LR/SC 序列加入了一种最终前向推进的体系结构保证。对LR/SC 序列内容的限制,允许一种实现,这种实现在LR 指令时捕捉一个 cache line,并通过在较短的时间内拖延一下远程的 cache 来完成 LR/SC 序列。中断和 TLB 缺失可能会导致这个保留预约丢失,但是最终这个原子性序列是可以完成的。我们将 LR/SC 序列的长度限定在基本 ISA 中 64 个连续指令字节中,以避免过度限制指令 cache 和 TLB 的大小和关联性。相类似的,我们在序列中不允许出现其他的 load 和 store 指令,以避免限制数据 cache 的关联性。分支和跳转指令的限制,限制了序列花费的时间。禁止使用浮点操作和整数乘法/除法,使得在缺少相应硬件支持的实现上,简化了操作系统仿真这些指令。

LR/SC可以用来构建lock-free的数据结构。一个用LR/SC实现一个比较并交换的函数如图 5.1所示。如果采用内联方式实现,这仅仅需要3条指令。

```
# a0保存存储器地址
```

#a1保存期望的值

#a2保存理想的值

#v0返回值,成功返回0,其他情况返回非0

cas:

Ir.w v1, (a0) # 读取原始值 Ii v0, 1 # 预设失败返回值 bne v1, a1, return # 不匹配,失败 sc.w v0, a2, (a0) # 试图更新

return:

jr ra # 返回

图 5.1: 使用 LR/SC 指令实现比较并交换的示例代码

在立即处理的LR指令之前,另一个RISC-V线程是永远看不到SC指令的。由于LR/SC序列的原子性特性,在LR指令和一个成功的SC指令之间,任何线程的存储器操作都看不到。这个LR/SC序列可以通过设置SC指令的**aq**位而被赋予获取(acquire)语义。这个LR/SC序列可以通过设置LR指令的**r**/位而被赋予释放(release)语义。设置LR指令的**ag**位和**r**/位都为1,设置SC指令的**ag**位为1,使得LR/SC指令序列对于其他顺序一致性原子性操作来说,是顺序一致性的。

如果LR和SC的所有**aq**、**rl**位都被清零,那么在来自同一个RISC-V线程的附近存储器操作之前或者之后,可以看到LR/SC指令序列(LR/SC sequence can be observed to occur before or after surrounding memory operations from the same RISC-V thread)。这很适合,当使用LR/SC 序列来实现一个并行归约操作(a parallel reduction operation)时。

通常来说,一个多字的原子性原语(a multi-word atomic primitive)是理想的,但是就如何构造这个原语,并确保向前推进增加的系统复杂性,还存在大量的争论。我们当前的想法是,引入一个小的、有限容量的事务存储器缓冲区,以及原来的事务存储器的一些行,这将作为可选的标准扩展"T"。

5.3 原子性存储器操作

	31	27	26	25	24	20	19	15	14	12	11	7	6	0
	fun	funct5 aq rl rs2			rs1		funct3		rd		opcode			
5		1	1	5		5		3	3	5		7		
	↓□ <i>//</i> ~		hle	5 =			Lile I	1						. 40
操作		ル	原序	src		地址		宽	及	des	st	Al	MO	

原子性存储器操作(AMO)为多处理器同步执行读-修改-写操作,并编码为R类指令格式。这些AMO指令原子性地从*rs1*地址读取数据值、将这个值写入寄存器*rd*、在这个值和*rs2* 上施加一个二进制操作、然后把结果保存到*rs1*地址的存储器中。AMO指令可以对存储器中的64位(仅RV64)或者32位字进行操作。对于RV64,32位的AMO指令总是将值进行符号扩展保存到*rd*中。保存在*rs1*中的地址必须与操作数的大小对齐(也即,对于64位字是8字节边界,对于32位字是4字节边界)。如果地址没有自然对齐,将会产生一个非对齐地址异常。

支持的操作包括交换、整数加、逻辑AND、逻辑OR、逻辑XOR和有符号、无符号整数最大值和最小值。没有顺序性约束,这些AMO指令可用于实现并行归约操作(parallel reduction operation),此时通常返回值通过写入**x0**而被丢弃。

我们提供了fetch-and-op 风格的原子性原语,因为相比起 LR/SC 或者 CAS 指令而言,它能更好地扩展到高度并行的系统。一个简单的实现,可以使用 LR/SC 原语来实现 AMO 指令。更复杂的实现,则可以在存储器控制器上实现 AMO,并在目标寄存器是 x0 时,优化读取原始数据的操作。

为了帮助实现多处理器同步,AMO指令可选地提供释放一致性语义。如果**aq**位被置为1,则在本线程AMO指令或者存储器操作执行的AMO之前,看不到在当前RISC-V线程中的后续存储器操作(no later memory operations in this RISC-V thread can be observed to take place before the AMO or memory operations preceding the AMO in this thread)。相反的,如果**rI**位被Copyright ©2010-2015, The Regents of the University of California. All rights reserved.

置为1,则在这个RISC-V线程存储器访问执行AMO之前,其他RISC-V线程看不到AMO指令(other RISC-V threads will not observe the AMO before memory accesses preceding the AMO in this RISC-V thread)。

AMO 指令被设计成能够有效地支持 C11 和 C++11 的存储器模型。虽然 FENCE R、RW 指令足以实现获取(acquire)操作,而 FENCE RW、W 指令足以 实现释放(release)操作,但是两者相对于设置了相应 aq 或者 rl 位的 AMO 指令而言,都暗含了额外的不必要的顺序化。

AMO指令也可用于提供顺序化一致性load和store。一个顺序化一致性load可以实现为一条AMOADD **x0**指令,其**aq**位和**rl**位都设置为1。一个顺序化一致性store可以实现为一条AMOSWP指令,它将旧值写入**x0**,其**aq**位和**rl**位都设置为1。

一个使用test-and-set spinlock实现关键段保护的示例代码序列如图 5.2所示。注意到在关键段前面,第一个AMO指令设置了**aq**位,以便按序获取锁,而在释放锁之前,第二个AMO指令设置了**rl**位,以便按序进入关键段。

li v0, 1 #初始化交换值
again:

amoswap.w.aq v0, v0, (a0) # 试图获取锁
bnez v0, again # 如果获取失败,重试
•••
关键段
•••
amoswap.w.rl x0, x0, (a0) # 通过保存0来释放锁
图 5.2: 互斥访问示例代码。a0 是锁的地址。

我们推荐在获取锁和释放锁时,都使用 AMO 指令,以简化推测锁省略的 实现(simplify the implementation of speculative lock elision)[18]。

第6章 单精度浮点的"F"标准扩展

本章描述单精度浮点的标准指令集扩展,被命名为"F",加入了符合IEEE-754 2008算术标准的单精度浮点计算指令。

6.1 F 寄存器状态

F扩展加入了32个浮点寄存器,f0-f31,每个是32位宽度,一个浮点控制和状态寄存器fcsr,它包含了操作模式和浮点单元的异常状态。这个额外的状态如图 6.1所示。在RISC-V ISA中,我们使用术语FLEN来描述浮点寄存器的宽度,对于F单精度浮点扩展来说,FLEN=32。绝大多数浮点指令对浮点寄存器文件中的值进行操作。浮点load和store指令在寄存器和存储器之间传输浮点值。同时也提供了从整数寄存器文件读写数值的指令。

我们考虑过对整数和浮点值采用一个统一的寄存器文件,因为这将简化软件寄存器分配和调用约定,减少总的用户状态。然而,分开的组织方式,在一个给定的指令宽度条件下,增加了可以访问的寄存器总数,为宽的超标量发射提供足够的寄存器文件端口数,支持去耦合的浮点单元体系结构,简化内部浮点编码技术。对分开的寄存器文件体系结构,编译器支持和调用约定已经被人熟知,在浮点寄存器文件状态上使用脏位,可以减少上下文切换的开销。

FLEN-1		0
	f0	
	f1	
	f2	
	f3	
	•••••	
	f30	
	f31	
	FLEN	
31		0
	fcsr	
	32	

图 6.1: RISC-V 标准 F 扩展单精度浮点状态

6.2 浮点控制和状态寄存器

浮点控制和状态寄存器是RISC-V控制和状态寄存器(CSR)的一个实例,它处在一个独

立的12位CSR地址空间中,这在特权体系结构手册中定义。提供了下列通用CSR访问指令:

3	1	20	19		15	14		12	11	7	6		0	
	csr			rs1			funct3		rc			opcode		
	12			5			3		5			7		
	源/目的		S	ource			CSRRW		de	st	9			
	源/目的		S	ource			CSRRS		de	st	9	SYSTEM		
	源/目的	source					CSRRC		de	st	SYSTEM			
	源/目的		zimm[4:0]			(CSRRRWI	de	st	SYSTEM				
	源/目的		zimm[4:0]				CSRRSI	de	st	SYSTEM				
	源/目的			nm[4:0]		CSRRCI		de	st	9	SYSTEM		

CSRRW(原子性读/写CSR)指令原子性地将CSR中的值与整数寄存器进行交换。CSRRW 读取CSR中的旧值,将其零扩展到XLEN位,然后将它写入整数寄存器**rd**中。**rs1**寄存器中的初始值被写入到CSR中。

CSRRS(原子性读并置位CSR)指令读取CSR的值,将其零扩展到XLEN位,然后将它写入整数寄存器**rd**中。**rs1**寄存器中的初始值指明了CSR中哪些位被置位。如果CSR位是可写的,则**rs1**中为1的位,对应的CSR相应的位,将被置为1。CSR中的其他位保持不变(虽然在写入CSR时会有一些副作用)。

CSRRC(原子性读并清除CSR)指令读取CSR的值,将其零扩展到XLEN位,然后将它写入整数寄存器**rd**中。**rs1**寄存器中的初始值指明了CSR中哪些位被置位。如果CSR位是可写的,则**rs1**中为1的位,对应的CSR相应的位,将被置为0。CSR中的其他位保持不变。

CSRRWI、CSRRSI、CSRRCI指令变种与CSRRW、CSRRS、CSRRC指令相类似,但是它们使用编码到**rs1**字段的5位零扩展的立即数(**zimm**[4:0])来更新CSR,而不是使用整数寄存器。

汇编语言伪指令读取一个CSR的指令,CSRR rd,csr,被编码为CSRRS rd,csr,x0。

汇编语言伪指令写入一个CSR的指令,CSRW *csr,rs1*,被编码为CSRRW *x0,csr,rs1*,而CSRWI *csr,zimm*,被编码为CSRRWI *x0,csr,zimm*。

定义了更多的汇编语言伪指令,用于在CSR中的旧值不需要时,置位和清除CSR中的位: CSRS/CSRC *csr*,*rs1*: CSRSI/CSRCI *csr*,*zimm*。

fcsr寄存器是一个32位的读/写寄存器,用于为浮点算术操作选择动态舍入模式,并保存产生的异常标志,如图 6.2所示。



图 6.2: 浮点控制和状态寄存器

fcsr寄存器可以被FRCSR和FSCSR指令进行读写,它们是由底层的CSR访问指令实现的。 FRCSR指令通过将fcsr寄存器复制到整数寄存器rd实现读操作。FSCSR通过将fcsr原来的值复制 到rd,然后将整数寄存器rs1中的值写入fcsr来实现写操作。

fcsr中的字段也可以通过不同的CSR寻址方式来单独访问,并为这些访问,在汇编语言上

定义了伪指令。FRRM指令读取了舍入模式字段frm,并将它复制到整数寄存器rd中。FSRM通过将frm的旧值复制到整数寄存器rd中、然后将整数寄存器rs1中的新值写入frm,来实现交换frm的值。FRFLAGS、FSFLAGS定义类似,但针对的是产生的异常标志字段fflags。其他的伪指令FSRMI和FSFLAGSI使用立即数值而不是rs1来进行交换。

浮点操作要么使用编码在指令中的舍入模式,要么使用保存在**frm**中的动态舍入模式。舍入模式的编码如表 6.1所示。指令编码**rm**字段中的编码如果为111,则选择保存在**frm**中的动态舍入模式。如果**frm**被设置为一个非法值(101-111),那么后续任何试图执行使用动态舍入模式的浮点操作的指令,都会引起一个非法指令自陷。一些指令尽管有**rm**字段,但不受舍入模式的影响,它们应当把**rm**字段设置为RNE(000)。

舍入模式	助记符	含义
000	RNZ	向最接近的值舍入,首选"偶数"值
001	RTZ	向零舍入
010	RDN	向下舍入(向-∞)
011	RUP	向上舍入(向+∞)
100	RMM	向最接近的值舍入,首选最大值
101		非法。保留给未来使用
110		非法。保留给未来使用
111		在指令的rm字段,选择动态舍入模式;
		在舍入模式寄存器,非法。

表 6.1: 舍入模式编码

C99 语言标准实际上强制规定了动态舍入模式寄存器。

产生的异常标准指示了自从上次被软件重置以来,已经由浮点指令产生的异常情况,如表 **6.2**所示。

标志助记符	标志含义
NV	非法操作
DZ	除以0
OF	上溢
UF	下溢
NX	不精确

表 6.2: 产生的异常标志编码

如同标准允许的那样,我们在基本ISA 中并不支持在浮点异常上产生自陷, 而是需要软件明确的对标志进行检查。我们盘算着加入一条分支指令,它直接 由浮点已发生的异常内容来控制,以支持快速的用户级异常处理。这条分支指 令应当总是被预测为不跳转的。

6.3 NaN 生成和传递

如果一个浮点操作是非法的,例如 $\sqrt{-1.0}$,则结果就是规定的(canonical)NaN(Not a Number),也就是所有位都置为1。由于有效数的MSB(也称为quiet位)被置位,因此规定的NaN也是"安静"(quiet)的(**译者注:安静的NaN可以顺利的通过绝大多数运算操作**)。

对于FMIX和FMAX指令,如果其中至少一个输入是SNaN(signaling NaN)(**译者注: SNaN**, **其MSB位为0,在参与运算的时候,就会引起异常**),或者两个输入都是QNaN(quiet NaN),那么运算的结果就是规定的NaN。如果一个操作数是QNaN,另一个操作数不是一个NaN,则结果是非NaN的那个操作数。

如果一个NaN值被转换到另外一种浮点类型,那么结果就是新类型的规定的NaN。

我们要求当出现异常情况时,各种实现应当返回标准强制的缺省值,而不需要用户级软件的进一步干涉(这与Alpha ISA 浮点自陷栅栏不同)。我们相信完全由硬件处理异常情况正在变得越来越普遍,所以希望避免用户级 ISA 优化其他方法,变得复杂化。实现也可以总是(碰到异常时)产生自陷,在软件处理函数里提供异常的缺省值。

6.4 单精度 load 和 store 指令

浮点load和store指令使用与整数ISA相同的"基址+偏移量"的寻址方式,寄存器**rs1**保存着基址,字节偏移量是一个12位有符号数。FLW指令从存储器中将一个单精度浮点值读入到浮点寄存器**rs2**中的单精度浮点值写入到存储器中。

3	1	20	19	15	14	12	2 1	11	7	6	0
	imm[11:0]	rs	1	W	vidth		rd		opcod	de
	12			5		3		5		7	
	偏移量[11:	0]	基	址		W		dest		LOAD-	-FP
	31 25 24 0										
3:	1 25	24 0	19	15	14	12	2 1	11	7	6	0
3:	1 25 imm[11:5]	24 0 rs2	19 rs		1	12 vidth	2 1	imm[4:0]		6 opco	
3:		_	_	1	1		2 1				

6.5 单精度浮点计算指令

具有1个或者2个操作数的浮点算术指令,使用R类指令格式,其主操作码是OP-FP。FADD.S、FSUB.S、FMUL.S、FDIV.S指令在*rs1*和*rs2*之间分别执行单精度浮点的加、减、乘、除运算,并将结果写入*rd*。FMIN.S、FMAX.S指令分别将*rs1、rs2*中的较小者或者较大者写入到*rd*中。FSQRT.S

指令计算rs1的平方根,并把结果写入rd。

2位的浮点格式字段**fmt**,其编码如表 6.3所示。对于F扩展中的所有指令,它被设置为S (00)。

fmt字段	助记符	含义
00	S	32位单精度
01	D	64位双精度
10	_	保留
11	Q	128位四精度

表 6.3: 格式字段编码

所有执行舍入的浮点操作指令,可以通过**rm**字段选择其舍入模式,舍入模式编码如表 6.1所示。

_	31	27	26	25	24	20	19		15	14	1	2	11	7	6	0
	fun	ct5	fn	nt	rs	2		rs1			rm		-	rd	(opcode
-		5	2	2	į	5		5			3			5		7
	3															
	FADD,	/FSUB	9	5	src2		src1			RM		d	est		OP-FP	
	FMUL	/FDIV	9	5	sr	c2	src1			RM			d	est		OP-FP
	FMIN-	FMAX	9	5	sr	c2	src1 MIN/MAX dest		MIN/MAX		dest		OP-FP			
	FSC	QRT	9	5	()	src			RM			dest		OP-FP	

浮点融合乘加指令需要一种新的标准指令格式。R4类指令指明了3个源寄存器(rs1、rs2、rs3)和一个目的寄存器(rd)。这种格式仅被浮点融合乘加指令使用。浮点融合乘加指令将rs1、rs2中的值相乘,可选地取负结果,然后加上或者减去rs3中的值,生成结果。FMADD.S指令计算rs1 ×rs2 +rs3;FMSUB.S指令计算rs1 ×rs2 -rs3;FNMSUB.S指令计算 - (rs1 ×rs2 +rs3)。

31	27	26	25	24	20	19	15	14	12	11	7	6		0
rs	3	fr	nt	rs	52	rs	1	rr	n	rd			opcode	
5		2	2	į	5		5	3	1	5			7	
src	:3	9	5	sr	c2	sr	c1	. RM dest F[N]MADD/F[N]MS		√ISUB				

6.6 单精度浮点转换和传输指令

浮点-整数和整数-浮点转换指令被编码在OP-FP主操作码空间。FCVT.W.S、FCVT.L.S指令将 浮点寄存器**rs1**中的一个浮点数分别转换为一个有符号的32位或者64位整数,保存到整数寄 存器**rd**中。FCVT.S.W、FCVT.S.L指令分别将整数寄存器**rs1**中的一个有符号的32位或者64位整 数,转换成一个浮点数,保存到浮点寄存器**rd**中。FCVT.WU.S、FCVT.LU.S、FCVT.S.WU、FCVT.S.LU Copyright ©2010-2015, The Regents of the University of California. All rights reserved. 指令转换到无符号整数值,或者从无符号整数值转换。FCVT.L[U].S和FCVT.S.L[U]指令在RV32中是非法的。

所有的浮点到整数转换指令、整数到浮点转换指令,都按照**rm**字段进行舍入。一个浮点寄存器可以使用FCVT.S.W **rd,x0**指令初始化为浮点的正0,这永远不会产生异常。

 31	27	26	25	24	20	19	15	14	12	11	7	6	0	
funct5		fn	nt	rs2		rs	s 1	rr	n	rd		оро	code	
5		2	2	!	5	į	5	3	3	5	5	7		
FCVT.int.fmt		9	S	W[U]/L[U]		SI	rc	RM		dest		OF	P-FP	
FCVT.f	mt.int	9	S	W[U]]/L[U]	SI	rc	RM		M dest		OP-FP		

浮点到浮点符号注入指令(sign-injection instruction),FSGNJ.S、FSGNJN.S、FSGNJX.S指令从rs1中读取除了符号位以外的所有位。对于FSGNJ指令,结果的符号位是rs2的符号位;对于FSGNJN指令,结果的符号位是rs2的符号位取反;对于FSGNJX指令,结果的符号位是rs1的符号位和rs2的符号位进行XOR运算。符号注入指令并不设置浮点异常标志。注意到,FSGNJ.S rx,ry,ry将ry传输到rx(汇编语言伪指令FMV.S rx,ry);FSGNJN.S rx,ry,ry将ry取负后传输到rx(汇编语言伪指令FNEG.S rx,ry);FSGNJX.S rx,ry,ry将ry的绝对值传输到rx(汇编语言伪指令FABS.S rx,ry);

31	27	26	25	24	20	19	15	14	12	11	7	6	0
fun	ct5	fn	nt	rs	2	rs	1	rı	m	r	d	ор	code
5	5	2	2	5	5	5	5	3	3	į	5		7
FSG	SNJ	9	5	sr	:2	sr	c1	J[N]]/JX	de	est	OF	P-FP

提供了在浮点寄存器和整数寄存器直接进行位传输的指令。FMV.X.S将浮点寄存器**rs1**中以IEEE 754-2008编码的单精度浮点值,传输到**rd**寄存器的低32位。对RV64,目标寄存器**rd**的高32位,被浮点数的符号位填充。FMV.S.X将整数寄存器**rs1**的低32位(以IEEE 754-2008编码的单精度浮点值),传输到浮点寄存器**rd**中。

 31	27	26	25	24	20	19	15	14	12	11	7	6	0
fun	ct5	fn	nt	rs	52	rs	s 1	rr	n	ro	t	оро	code
 5	5	2	2	į	5	į	5	3	3	5	,		7
FMV.	X.fmt	9	5	()	SI	rc	00	00	de	st	OF	P-FP
FMV.	fmt.X	9	5	()	SI	rc	00	00	de	st	OF	P-FP

基本浮点ISA被定义为允许各种实现在寄存器中使用内部编码的浮点格式,以简化非规格化数处理,并可能减少功能单元的延迟。为此,基本ISA通过定义直接读写整数寄存器文件的转换和比较指令,避免了在浮点寄存器中表示整

数值。这也消除了许多明确需要在整数和浮点寄存器之间传输的常见情形,对于常见的混合格式代码序列来说,减少了指令数,缩短了关键路径。

6.7 单精度浮点比较指令

浮点比较指令在浮点寄存器**rs1**和**rs2**之间执行指定的比较(等于、小于、小于等于),并将结果的布尔值写入整数寄存器**rd**中。

FLT.S、FLE.S执行IEEE 754-2008标准称为signaling的比较: 也就是说,如果任一输入是NaN,则产生一个无效操作(Invalid Operation)异常。FEQ.S执行安静(quiet)的比较: 只有输入是signaling NaN时,才产生一个无效操作(Invalid Operation)异常。对于所有3条指令,如果任一操作数是NaN,则结果是0。

31	27	26	25	24	20	19	15	14	12	11	7	6	0
fun	ct5	fn	nt	rs	52	rs	1	rı	m	ro	ł	оро	code
5	5	2	2	į	5	5	5	3	3	5			7
FCI	MP	9	3	sr	c2	sr	c1	EQ/l	_T/LE	de	st	OF	P-FP

6.8 单精度浮点分类指令

FCLASS.S指令检测浮点寄存器**rs1**中的值,并将一个指示这个浮点数类别的10位掩码,写入整数寄存器**rd**中。这个掩码的格式如表 6.4所示。**rd**中的对应位被置为1,如果具有该属性,否则被清零。**rd**中的其他所有位都被清零。注意到**rd**中仅有1位被置位。

31	27	26	25	24	20	19	15	14	12	11	7	6	0
fun	ct5	fr	nt	rs	52	rs	1	rr	n	rd		оро	code
5	5	2	2	!	5	5	5	3	3	5			7
FCL	ASS	9	S	()	12	c	00)1	des	st	OF	P-FP

Rd寄存器位	含义
0	rs1是-∞
1	rs1是一个负的规格化数
2	rs1是一个负的非规格化数
3	rs1是-0
4	rs1是+0
5	rs1是一个正的非规格化数
6	rs1是一个正的规格化数
7	rs1是+∞
8	rs1是一个signaling NaN
9	rs1是一个quiet NaN

表 6.4: FCLASS 指令结果的格式

第7章 双精度浮点的"D"标准扩展

本章描述标准双精度浮点指令集扩展,被命名为"D",加入了符合IEEE-754 2008算术标准的双精度浮点计算指令。D扩展依赖于基本的单精度指令子集F。

7.1 D 寄存器状态

D扩展加宽了32个浮点寄存器, *f0-f31*, 到64位(图 6.1中FLEN=64)。

7.2 双精度 load 和 store 指令

FLD指令从存储器读取一个双精度浮点值,写入到浮点寄存器**rd**中。FSD指令从浮点寄存器读取双精度浮点值,写入到存储器中。

3	1		20	19	15	14		12	11		7	6		0
	imm[11:0)]			rs1		width			rd		op	ocode	
	12				5		3			5			7	
	偏移量[11	:0]		į	基址		D			dest		LO	AD-FP	
3	1 25	24	0	19	15	14		12	11		7	6		0
	imm[11:5]	r	s2		rs1		width		ir	nm[4:0]]	op	code	
	7		5		5		3			5			7	
	偏移量[11:5]	S	rc	基	基址		D		偏	移量[4:	0]	STO	ORE-FP	

如果一个浮点寄存器保存了一个单精度浮点值,必须确保使用FSD指令将寄存器的值保存到存储器之后,再使用FLD指令重新读取该值,那么将在寄存器中重新生成原始的单精度浮点值。除了这个特性之外,保存在存储器中的数据格式并没有明确定义。

用户级代码可能并不知道当前保存在浮点寄存器中数值的类型,但是可以保存和恢复寄存器值。一种常见的情形就是调用者保存寄存器,但这对于实现可变参数和用户级线程库也是必须的。

7.3 双精度浮点计算指令

双精度浮点计算指令的定义与它们的单精度版本相类似,但是它们作用在双精度操作数上,并产生双精度结果。

31	27	26	25	24	20	19		15	14	12	11	7	6	0
fun	ct5	fn	nt	rs2	2		rs1		rı	m	r	d	ор	code
5	5	2	2	5			5		3	3	į	5		7
FADD,	/FSUB	[)	src	2	9	src1		R	M	de	est	OI	P-FP
FMUL	/FDIV	[)	src	2	9	src1		R	M	de	est	OF	P-FP
FMIN-	FMAX	[)	src	2	9	src1		MIN	/MAX	de	est	OI	P-FP
FSC	QRT	[)	0			src		R	M	de	est	OI	P-FP

31	27	26	25	24	20	19	15	14	12	11	7	6			0
rs	3	fr	nt	rs	2	rs	1	rn	n	rd			opcod	de	
5		2	2	į	5	5	5	3		5			7		
sro	:3	[)	sr	c2	sr	01	R۱	Λ	des	st	F[N]	MADD/F	[N]MS	UB

7.4 双精度浮点转换和传输指令

浮点-整数和整数-浮点转换指令被编码在OP-FP主操作码空间。FCVT.W.D、FCVT.L.D指令将浮点寄存器**rs1**中的一个双精度浮点数分别转换为一个有符号的32位或者64位整数,保存到整数寄存器**rd**中。FCVT.D.W、FCVT.D.L指令分别将整数寄存器**rs1**中的一个有符号的32位或者64位整数,转换成一个双精度浮点数,保存到浮点寄存器**rd**中。FCVT.WU.D、FCVT.LU.D、FCVT.D.WU、FCVT.D.LU指令转换到无符号整数值,或者从无符号整数值转换。FCVT.L[U].D和FCVT.D.L[U]指令在RV32中是非法的。

所有的浮点到整数转换指令、整数到浮点转换指令,都按照**rm**字段进行舍入。注意 FCVT.D.W[U]指令总是产生精确的结果,并不受到舍入模式的影响。

_	31	27	26	25	24	20	19	15	14	12	11	7	6	0
	fun	ict5	fr	nt	rs	52	rs	s 1	rr	n	r	d	оро	code
	į	5	2	2	į	5	į	5	3	3	5	5		7
	FCVT.i	nt.fmt	[)	W[U]	/L[U]	SI	rc	RI	M	de	est	OF	P-FP
	FCVT.f	mt.int	[)	W[U]	/L[U]	SI	rc	RI	M	de	est	OF	P-FP

双精度浮点到单精度浮点和单精度浮点到双精度浮点转换指令被编码在OP-FP主操作码空间,它们的源寄存器和目的寄存器都是浮点寄存器。指令中的rs2字段编码了源数据类型,fmt字段编码了目的操作数类型。FCVT.S.D指令根据rm字段进行舍入,FCVT.D.S永远不会舍入。

31	27	26	25	24	20	19	15	14	12	11	7	6	0
fun	ct5	fn	nt	rs	2	rs	1	rr	m	r	d	оро	code
5	5	2	2	į	5	į	5	3	3	į	5		7
FCVT.fı	nt.fmt	9	5	[)	SI	rc	RI	M	de	est	OF	P-FP
FCVT.fı	nt.fmt	[)	9	5	SI	rc	RI	M	de	est	OF	P-FP

浮点到浮点符号注入指令,FSGNJ.D、FSGNJN.D、FSGNJX.D,它们的定义与单精度符号注入指令相类似。

31	27	26	25	24	20	19	15	14	12	11	7	6	0
fun	ct5	fr	nt	rs	2	rs	1	rr	n	r	d	оро	code
5	5	2	2	5	;	5	5	3	3	į	5		7
FSG	SNJ	[)	sr	2	sr	c1	J[N]]/JX	de	est	OF	P-FP

仅对于RV64,提供了在浮点寄存器和整数寄存器之间进行位传输的指令。FMV.X.D将浮点寄存器**rs1**中的双精度浮点值,以IEEE 754-2008标准编码,传输到**rd**整数寄存器中。FMV.D.X 将以IEEE 754-2008标准编码的双精度浮点值,从整数寄存器**rs1**传输到浮点寄存器**rd**中。

_	31	27	26	25	24	20	19	15	14	12	11	7	6	0
	fun	ct5	fn	nt	rs	2	rs	1	rı	n	r	d	орс	code
	5	5	2	2	į	5	į	5	3	3	5	5		7
	FMV.	X.fmt	[)	()	SI	rc	00	00	de	est	OP	-FP
	FMV.	fmt.X	[)	()	SI	rc	00	00	de	st	OP	-FP

7.5 双精度浮点比较指令

双精度浮点比较指令的定义与它们的单精度版本相类似,但是它们作用在双精度操作数上。

31	27	26	25	24	20	19	15	14	12	11	7	6	0
fun	ict5	fr	nt	rs	2	rs	1	rr	n	rc	l	оро	code
Ę	5	2	2	į	5	5	5	3	}	5			7
FCI	MP	[)	sr	c2	sr	c1	EQ/L	T/LE	de	st	OF	P-FP

7.6 双精度浮点分类指令

双精度浮点分类指令FCLASS.D的定义与它的单精度版本相类似,但是它们作用在双精度操作数上。

31	27	26	25	24	20	19	15	14	12	11	7	6	0
fun	ct5	fr	nt	rs	52	rs	1	rr	n	rd		оро	code
5	5	2	2	į	5	į	5	3	3	5		,	7
FCL	ASS	[)	()	SI	rc	00)1	des	st	OF	P-FP

第8章 RV32/64G 指令集列表

RISC-V项目的目标之一,就是可被用作一个稳定的软件开发目标机。为了这个目的,我们定义了一个基本ISA(RV32I或RV64I)加上一些标准扩展(IMAFD)作为"通用"ISA,我们对这个IMAFD的指令集扩展组合,缩写为G。本章给出了RV32G和RV64G的操作码映射表和指令集列表。

Inst[4:2]	000	001	010	011	100	101	110	111
Inst[6:5]								(>32b)
00	LOAD	LOAD-FP	custom-0	MISC-MEM	OP-IMM	AUIPC	OP-IMM-32	48b
01	STORE	STORE-FP	custom-1	AMO	OP	LUI	OP-32	64b
10	MADD	MSUB	NMSUB	NMADD	OP-FP	reserved	custom-2/rv128	48b
11	BRANCH	JALR	reserved	JAL	SYSTEM	reserved	custom-3/rv128	≥80b

表 8.1: RISC-V 基本操作码映射表, inst[1:0]=11

表 8.1给出了RVG主要操作码的映射表。具有3个或者更多个最低位被置为1的主要操作码,保留给长度超过32位的指令。标记为reserved的操作码应当避免在定制的指令集扩展中使用,因为它们可能被未来的标准扩展使用。在标准32位指令格式中,标记为custom-0和custom-1的主要操作码会避免被未来的标准扩展使用,因此推荐给定制指令集扩展使用。标记为custom-2/rv128和custom-3/rv128的操作码,保留给未来的RV128使用,但是也会避免被标准扩展使用,因此也可以用于定制指令集扩展。

我们相信RV32G和RV64G为广阔的、各种各样的通用计算,提供了简洁但完整的指令集。 第13章描述的可选压缩指令集可以加进来(构成RV32GC和RV64GC),以提高性能、减小代码大小、提高能耗效率,虽然也增加了一些硬件复杂性。

随着我们在未来的指令集扩展中超过了IMAFDC,新增的指令趋向于更加领域专用,并仅对某些类型的应用程序有益,例如对多媒体或者安全。与绝大多数商业ISA不同,RISC-V ISA设计清晰地分离了基本ISA、适用面很广的标准扩展(IMAFDC)、更为专用的增强。第9章将就向RISC-V ISA添加扩展的方法,有更加详细的讨论。

31	25	24	19 15	14 12	11	7	6	0	_
fur	ict7	rs2	rs1	funct3	rd		орс	ode	R类
	imm[11:0	0]	rs1	funct3	rd		орс	ode	l类
imm	[11:5]	rs2	rs1	funct3	imm[4:0]		орс	ode	S类
imm[1	2 10:5]	rs2	rs1	funct3	imm[4:1 11	L]	орс	ode	SB类
		imm[31:12]]		rd		opc	ode	U类
	imm[2	20 10:1 11	rd		opc	ode	UJ类		

RV32I 基本指令集

		. [24.42]				0110111	I
		imm[31:12]			rd	0110111	LUI rd, imm
		imm[31:12]	•		rd	0010111	AUIPC rd. imm
		[20 10:1 11 1			rd	1101111	JAL rd. imm
	imm[11:0]		rs1	000	rd	1100111	JALR rd, rs1, imm
imm[12		rs2	rs1	000	imm[4:1 11]	1100011	BEQ rs1, rs2, imm
imm[12	[10:5]	rs2	rs1	001	imm[4:1 11]	1100011	BNE rs1.rs2.imm
imm[12	[10:5]	rs2	rs1	100	imm[4:1 11]	1100011	BLT rs1,rs2,imm
imm[12	[10:5]	rs2	rs1	101	imm[4:1 11]	1100011	BGE rs1,rs2,imm
imm[12	[10:5]	rs2	rs1	110	imm[4:1 11]	1100011	BLTU rs1.rs2.imm
imm[12	[10:5]	rs2	rs1	111	imm[4:1 11]	1100011	BGEU rs1.rs2.imm
	imm[11:0]		rs1	000	rd	0000011	LB rd,rs1,imm
	imm[11:0]		rs1	001	rd	0000011	LH rd,rs1,imm
	imm[11:0]		rs1	010	rd	0000011	LW rd.rs1.imm
	imm[11:0]		rs1	100	rd	0000011	LBU rd,rs1,imm
	imm[11:0]		rs1	101	rd	0000011	LHU rd,rs1,imm
imm[:	11:5]	rs2	rs1	000	imm[4:0]	0100011	SB rs1,rs2,imm
imm[:	11:51	rs2	rs1	001	imm[4:0]	0100011	SH rs1.rs2.imm
imm[:		rs2	rs1	010	imm[4:0]	0100011	SW rs1.rs2.imm
	imm[11:0]		rs1	000	rd	0010011	ADDI rd.rs1.imm
	imm[11:0]		rs1	010	rd	0010011	SLTI rd.rs1.imm
	imm[11:0]		rs1	011	rd	0010011	SLTIU rd.rs1.imm
	imm[11:0]		rs1	100	rd	0010011	XORI rd,rs1,imm
	imm[11:0]		rs1	110	rd	0010011	ORI rd.rs1.imm
	imm[11:0]		rs1	111	rd	0010011	ANDI rd.rs1.imm
0000				001	rd	0010011	SLLI rd,rs1,shamt
0000		shamt shamt	rs1 rs1	101	rd	0010011	SRLI rd,rs1,shamt
0100		shamt	rs1	101	rd	0010011	SRAI rd.rs1.shamt
0000		rs2.	rs1	000	rd	0110011	ADD rd.rs1.rs2
0100		<u>rs2</u>	rs1	000	rd	0110011	SUB rd,rs1,rs2
0000		<u>rs2</u>	rs1	001	rd	0110011	SLL rd.rs1.rs2
0000		<u>rs2</u>	rs1	010	rd	0110011	SLT rd.rs1.rs2
0000		<u>rs2</u>	rs1	011	rd	0110011	SLTU rd.rs1.rs2
0000		rs2	rs1	100	rd	0110011	XOR rd,rs1,rs2
0000		<u>rs2</u>	rs1	101	rd	0110011	SRL rd.rs1.rs2
0100		rs2	rs1	101	rd	0110011	SRA rd.rs1.rs2
0000		rs2	rs1	110	rd	0110011	OR rd,rs1,rs2
0000		rs2	rs1	111	rd	0110011	AND rd.rs1.rs2
0000	Pred	Succ	00000	000	00000	0001111	FENCE
0000	0000	0000	00000	001	00000	0001111	FENCE.I
	000000000		00000	000	00000	1110011	SCALL
	00000000001			000	00000	1110011	SBREAK
11	11000000000			010	rd	1110011	RDCYCLE rd
11	110010000000			010	rd	1110011	RDCYCLEH rd
11	11000000001			010	rd	1110011	RDTIME rd
11	110010000001			010	rd	1110011	RDTIMEH rd
11	11000000010		00000	010	rd	1110011	RDINSTRET rd
11	110010000010			010	rd	1110011	RDINSTRETH rd

31	25	24	19 15	14 12	11	7	6	0	_
fun	ct7	rs2	rs1	funct3	rd		орс	ode	R类
	imm[11:0	0]	rs1	funct3	rd		орс	ode	I类
imm	[11:5]	rs2	rs1	funct3	imm[4:	0]	орс	ode	S类

RV64I基本指令集(除了RV32I之外)

_ ,											
imm[11:	01	rs1	110	rd	0000011	LWU rd.rs1.imm					
imm[11	:01	rs1	011	rd	0000011	LD rd.rs1.imm					
imm[11:5]	rs2	rs1	011	imm[4:0]	0100011	SD rs1.rs2.imm					
000000	shamt	rs1	001	rd	0010011	SLLI rd.rs1.shamt					
000000	shamt	rs1	101	rd	0010011	SRLI rd.rs1.shamt					
010000	shamt	rs1	101	rd	0010011	SRAI rd.rs1.shamt					
imm[11:	imm[11:0]			rd	0011011	ADDIW rd.rs1.imm					
0000000	shamt	rs1	001	rd	0011011	SLLIW rd.rs1.shamt					
0000000	shamt	rs1	101	rd	0011011	SRLIW rd.rs1.shamt					
0100000	shamt	rs1	101	rd	0011011	SRAIW rd.rs1.shamt					
0000000	rs2	rs1	000	rd	0111011	ADDW rd.rs1.rs2					
0100000	rs2	rs1	000	rd	0111011	SUBW rd.rs1.rs2					
0000000	rs2	rs1	001	rd	0111011	SLLW rd.rs1.rs2					
0000000	rs2	rs1	101	rd	0111011	SRLW rd.rs1.rs2					
0100000	rs2	rs1	101	rd	0111011	SRAW rd.rs1.rs2					

RV32M标准扩展

0000001	rs2	rs1	000	rd	0110011	MUL rd.rs1.rs2
0000001	rs2	rs1	001	rd	0110011	MULH rd.rs1.rs2
0000001	rs2	rs1	010	rd	0110011	MULHSU rd.rs1.rs2
0000001	rs2	rs1	011	rd	0110011	MULHU rd.rs1.rs2
0000001	rs2	rs1	100	rd	0110011	DIV rd.rs1.rs2
0000001	rs2	rs1	101	rd	0110011	DIVU rd.rs1.rs2
0000001	rs2	rs1	110	rd	0110011	REM rd.rs1.rs2
0000001	rs2	rs1	111	rd	0110011	REMU rd.rs1.rs2

RV64M标准扩展(除了RV32M之外)

0000001	rs2	rs1	000	rd	0111011	MULW rd.rs1.rs2
0000001	rs2	rs1	100	rd	0111011	DIVW rd.rs1.rs2
0000001	rs2	rs1	101	rd	0111011	DIVUW rd.rs1.rs2
0000001	rs2	rs1	110	rd	0111011	REMW rd.rs1.rs2
0000001	rs2	rs1	111	rd	0111011	REMUW rd.rs1.rs2

RV32A标准扩展

00010	aα	rl	00000	rs1	010	rd	0101111	LR.W rd.rs1
00011	aα	rl	rs2	rs1	010	rd	0101111	SC.W rd.rs1.rs2
00001	aα	rl	rs2	rs1	010	rd	0101111	AMOSWAP.W rd.rs1.rs2
00000	aq	rl	rs2	rs1	010	rd	0101111	AMOADD.W rd.rs1.rs2
00100	aα	rl	rs2	rs1	010	rd	0101111	AMOXOR W rd.rs1.rs2
01100	aα	rl	rs2	rs1	010	rd	0101111	AMOAND.W rd.rs1.rs2
01000	aα	rl	rs2	rs1	010	rd	0101111	AMOOR.W rd.rs1.rs2
10000	aα	rl	rs2	rs1	010	rd	0101111	AMOMIN.W rd.rs1.rs2
10100	aα	rl	rs2	rs1	010	rd	0101111	AMOMAX.W rd.rs1.rs2
11000	aα	rl	rs2	rs1	010	rd	0101111	AMOMINU.W rd.rs1.rs2
11100	aα	rl	rs2	rs1	010	rd	0101111	AMOMAXU.W rd.rs1.rs2

31	25	24	19 15	14 12	11	7	6	0	_
fur	nct7	rs2	rs1	funct3	rd		opcod	le	R类
rs3	funct2	rs2	rs1	funct3	rd		opcod	le	R4类
	imm[11:0	0]	rs1	funct3	rd		opcod	le	I类
imm	[11:5]	rs2	rs1	funct3	imm[4:0]	•	opcod	le	S类

RV64A标准扩展(除了RV32A之外)

00010	aα	rl	00000	rs1	011	rd	0101111	LR.D rd.rs1
00011	aα	rl	rs2	rs1	011	rd	0101111	SC.D.rd.rs1.rs2
00001	ag	rl	rs2	rs1	011	rd	0101111	AMOSWAP.D rd.rs1.rs2
00000	aα	rl	rs2	rs1	011	rd	0101111	AMOADD.D rd.rs1.rs2
00100	aα	rl	rs2	rs1	011	rd	0101111	AMOXOR D rd.rs1.rs2
01100	aα	rl	rs2	rs1	011	rd	0101111	AMOAND.D rd.rs1.rs2
01000	aq	rl	rs2	rs1	011	rd	0101111	AMOOR.D rd.rs1.rs2
10000	aα	rl	rs2	rs1	011	rd	0101111	AMOMIN.D rd.rs1.rs2
10100	aα	rl	rs2	rs1	011	rd	0101111	AMOMAX.D rd.rs1.rs2
11000	aq	rl	rs2	rs1	011	rd	0101111	AMOMINU.D rd.rs1.rs2
11100	aα	rl	rs2	rs1	011	rd	0101111	AMOMAXU.D rd.rs1.rs2

RV32F标准扩展

Imm[11:51		imm[11:0]	1	rs1	010	rd	0000111	FLW rd.rs1.imm
FS3	imm[
FS3								
FS3		i						
PS3								
0000000								
0000100						• •		
0001000 rs2 rs1 rm rd 1010011 FMUL.S.rd.rs1.rs2 0001100 rs2 rs1 rm rd 1010011 FDIV.S.rd.rs1.rs2 0101100 00000 rs1 rm rd 1010011 FSGNIS.rd.rs1.rs2 0010000 rs2 rs1 000 rd 1010011 FSGNIS.rd.rs1.rs2 0010000 rs2 rs1 001 rd 1010011 FSGNIS.s.rd.rs1.rs2 0010100 rs2 rs1 0010 rd 1010011 FSGNIS.s.rd.rs1.rs2 0010100 rs2 rs1 0010 rd 1010011 FSGNIS.s.rd.rs1.rs2 0010100 rs2 rs1 000 rd 1010011 FSGNIS.s.rd.rs1.rs2 1100000 rs2 rs1 0001 rd 1010011 FSGNIS.s.rd.rs1.rs2 1100000 00000 rs1 rm rd 10100011 FCVT.W.S.rd.rs1.rs2 1010000 rs2 rs1 0010 rd 1010011 FMV								
0001100								
0101100 00000 rs1 rm rd 1010011 FSORT.S rd.rs1 0010000 rs2 rs1 000 rd 1010011 FSGRI.S rd.rs1.rs2 0010000 rs2 rs1 001 rd 1010011 FSGRIN.S rd.rs1.rs2 0010100 rs2 rs1 010 rd 1010011 FSGRIX.S rd.rs1.rs2 0010100 rs2 rs1 000 rd 1010011 FSGRIX.S rd.rs1.rs2 0010100 rs2 rs1 000 rd 1010011 FSGRIX.S rd.rs1.rs2 1100000 rs2 rs1 000 rd 1010011 FSGRIX.S rd.rs1.rs2 1100000 00000 rs2 rs1 001 rd 1010011 FCVT.W.S.rd.rs1.rs2 1110000 00000 rs1 rm rd 1010011 FCVT.W.S.rd.rs1 11010000 rs2 rs1 010 rd 1010011 FEV.T.S.rd.rs1.rs2 1010000 rs2 rs1 001 rd 1010011 <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td>								
0010000 rs2 rs1 000 rd 1010011 FSGNLS rd.rs1.rs2 0010000 rs2 rs1 001 rd 1010011 FSGNIN.S rd.rs1.rs2 00101000 rs2 rs1 010 rd 1010011 FSGNIX.S rd.rs1.rs2 0010100 rs2 rs1 000 rd 1010011 FMIN.S rd.rs1.rs2 0010100 rs2 rs1 000 rd 1010011 FMIN.S rd.rs1.rs2 0010100 rs2 rs1 000 rd 1010011 FMIN.S rd.rs1.rs2 0010100 rs2 rs1 001 rd 1010011 FMIN.S rd.rs1.rs2 1100000 00000 rs1 rm rd 1010011 FMIN.S rd.rs1.rs2 1010000 00000 rs1 rm rd 1010011 FMIN.S rd.rs1.rs2 1010000 rs2 rs1 000 rd 1010011 FMIN.S rd.rs1.rs2 1010000 rs2 rs1 001 rd 1010011 FII.S rd.rs1.								
0010000 rs2 rs1 001 rd 1010011 FSGNIN S rd rs1 rs2 0010000 rs2 rs1 010 rd 1010011 FSGNIX S rd rs1 rs2 0010100 rs2 rs1 000 rd 1010011 FMIN S rd rs1 rs2 0010100 rs2 rs1 001 rd 1010011 FMIN S rd rs1 rs2 1100000 00000 rs1 rm rd 1010011 FCVT W S rd rs1 1100000 00001 rs1 rm rd 1010011 FCVT W LS rd rs1 1110000 00000 rs1 rm rd 1010011 FCVT W LS rd rs1 1110000 00000 rs1 000 rd 1010011 FW LS rd rs1 1010000 rs2 rs1 001 rd 1010011 FEO S rd rs1 rs2 1010000 rs2 rs1 001 rd 1010011 FLT S rd rs1 rs2 1110000 rs2 rs1 000 rd 1010011 FCT S W rd rs1								
0010000 rs2 rs1 010 rd 1010011 FSGNJX.S rd.rs1.rs2 0010100 rs2 rs1 000 rd 1010011 FMIN.S rd.rs1.rs2 0010100 rs2 rs1 001 rd 1010011 FMAX.S rd.rs1.rs2 1100000 00000 rs1 rm rd 1010011 FCVT.W.S. rd.rs1 1110000 00001 rs1 rm rd 1010011 FCVT.WU.S. rd.rs1 1110000 00000 rs1 000 rd 1010011 FCVT.WU.S. rd.rs1 1010000 rs2 rs1 010 rd 1010011 FCVT.WU.S. rd.rs1 1010000 rs2 rs1 010 rd 1010011 FEO.S. rd.rs1.rs2 1110000 rs2 rs1 001 rd 1010011 FL.S. rd.rs1.rs2 1110000 rs2 rs1 000 rd 1010011 FC.LASS.S.rd.rs1 1101000 rs2 rs1 001 rd 10100011 ECVT.S.W.rd.rs1<								
0010100 rs2 rs1 000 rd 1010011 FMIN.S rd.rs1.rs2 0010100 rs2 rs1 001 rd 1010011 FMAX.S rd.rs1.rs2 1100000 00000 rs1 rm rd 1010011 FCVT.W.S rd.rs1 1100000 00000 rs1 rm rd 1010011 FCVT.WU.S rd.rs1 1110000 00000 rs1 000 rd 1010011 FCVT.WU.S rd.rs1 1010000 00000 rs1 000 rd 1010011 FCVT.W.S.rd.rs1.rs2 1010000 rs2 rs1 001 rd 1010011 FC.S.rd.rs1.rs2 1110000 rs2 rs1 000 rd 1010011 FC.T.S.rd.rs1.rs2 1110000 00000 rs1 001 rd 1010011 FC.T.S.rd.rs1.rs2 1101000 00000 rs1 rm rd 1010011 FC.VT.S.W.rd.rs1 1101000 00000 rs1 rm rd 10100011 FC.VT.S.W.Ir.d						• •		
0010100 rs2 rs1 001 rd 1010011 FMAX.S rd.rs1.rs2 1100000 00000 rs1 rm rd 1010011 FCVT.W.S rd.rs1 1100000 00000 rs1 rm rd 1010011 FCVT.WU.S rd.rs1 1110000 00000 rs1 000 rd 1010011 FWV.X.S rd.rs1 1010000 rs2 rs1 010 rd 1010011 FEO.S rd.rs1.rs2 1010000 rs2 rs1 001 rd 1010011 FLT.S rd.rs1.rs2 1110000 rs2 rs1 000 rd 1010011 FLE.S rd.rs1.rs2 11101000 00000 rs1 rm rd 1010011 FCLASS.S rd.rs1 1111000 00000 rs1 rm rd 1010011 FCVT.S WI rd.rs1 1111000 00000 rs1 rm rd 1010011 FCVT.S WI rd.rs1 1111000 00000 rs1 rm rd 1010011 FWV.S.X rd.rs1								
1100000 00000 rs1 rm rd 1010011 FCVT W S rd rs1 1100000 00000 rs1 rm rd 1010011 FCVT.WU.S rd.rs1 1110000 00000 rs1 000 rd 1010011 FWV.X.S rd.rs1 1010000 rs2 rs1 010 rd 1010011 FEO.S rd.rs1.rs2 1010000 rs2 rs1 000 rd 1010011 FLT.S rd.rs1.rs2 1110000 rs2 rs1 000 rd 1010011 FLE.S rd.rs1.rs2 1101000 00000 rs1 001 rd 1010011 FCLASS.S rd.rs1 1101000 00000 rs1 rm rd 1010011 FCVT.S W.rd.rs1 1101000 000001 rs1 rm rd 1010011 FCVT.S W.U.rd.rs1 1111000 000001 rs1 rm rd 1010011 FCVT.S W.U.rd.rs1 1111000 000000 rs1 000 rd 1110011 FRCSR rd <								
1100000 00001 rs1 rm rd 1010011 FCVT.WU.S rd.rs1 1110000 00000 rs1 000 rd 1010011 FMV.X.S rd.rs1 1010000 rs2 rs1 010 rd 1010011 FEO.S rd.rs1.rs2 1010000 rs2 rs1 000 rd 1010011 FLS.rd.rs1.rs2 1110000 rs2 rs1 000 rd 1010011 FCLASS.S rd.rs1 1101000 00000 rs1 rm rd 1010011 FCVT.S W.rd.rs1 1101000 00000 rs1 rm rd 1010011 FCVT.S.W.U.rd.rs1 1101000 000001 rs1 rm rd 1010011 FCVT.S.W.U.rd.rs1 1111000 00000 rs1 000 rd 1010011 FCVT.S.W.U.rd.rs1 1111000 00000 rs1 000 rd 1010011 FRV.S.X.rd.rs1 0000000000011 00000 010 rd 1110011 FRRM.rd				rs1	001	rd		
1110000 00000 rs1 000 rd 1010011 FMV.X.S rd.rs1 1010000 rs2 rs1 010 rd 1010011 FEO.S rd.rs1.rs2 1010000 rs2 rs1 001 rd 1010011 FLT.S rd.rs1.rs2. 1010000 rs2 rs1 000 rd 1010011 FLE.S rd.rs1.rs2. 1110000 00000 rs1 001 rd 1010011 FCVT.S.W.rd.rs1 1101000 00000 rs1 rm rd 1010011 FCVT.S.W.U.rd.rs1 1111000 000001 rs1 rm rd 1010011 FCVT.S.W.U.rd.rs1 1111000 00000 rs1 000 rd 1010011 FMV.S.X.rd.rs1 1111000 00000 rs1 000 rd 1110011 FRCSR.rd 0000000000010 00000 010 rd 1110011 FRRM.rd 0000000000010 rs1 001 rd 1110011 FSRM.rd.rs1 00000000000010 <td colspan="2"></td> <td>00000</td> <td>rs1</td> <td>rm</td> <td>rd</td> <td>1010011</td> <td>FCVT.W.S rd.rs1</td>			00000	rs1	rm	rd	1010011	FCVT.W.S rd.rs1
1010000 rs2 rs1 010 rd 1010011 FEO.S rd rs1 rs2 1010000 rs2 rs1 001 rd 1010011 FLT.S rd.rs1.rs2 1010000 rs2 rs1 000 rd 1010011 FLE.S rd.rs1.rs2 1110000 00000 rs1 001 rd 1010011 FCVT.S.W.rd.rs1 1101000 00000 rs1 rm rd 1010011 FCVT.S.W.I.rd.rs1 1101000 00001 rs1 rm rd 1010011 FCVT.S.W.I.rd.rs1 1111000 00000 rs1 000 rd 1010011 FRV.S.X.rd.rs1 1111000 00000 rs1 000 rd 1110011 FRCSR rd 000000000001 00000 010 rd 1110011 FRFLAGS rd 000000000001 rs1 001 rd 1110011 FSRM rd.rs1 0000000000010 rs1 001 rd 1110011 FSRM rd.rs1 0000000000001 rs1	1100	0000	00001	rs1	rm	rd	1010011	
1010000 rs2 rs1 001 rd 1010011 FLT.S rd.rs1.rs2 1010000 rs2 rs1 000 rd 1010011 FLE.S rd.rs1.rs2 1110000 00000 rs1 001 rd 1010011 FCLASS.S rd.rs1 1101000 00000 rs1 rm rd 1010011 FCVT.S.W.I rd.rs1 1111000 00001 rs1 rm rd 1010011 FCVT.S.W.I rd.rs1 1111000 00000 rs1 000 rd 1010011 FRV.S.X rd.rs1 0000000000011 00000 010 rd 1110011 FRRM rd 000000000001 00000 010 rd 1110011 FRFLAGS rd 000000000001 rs1 001 rd 1110011 FSCSR rd.rs1 0000000000010 rs1 001 rd 1110011 FSRM rd.rs1 0000000000010 rs1 001 rd 1110011 FSRM rd.rs1 0000000000010 rs1 001 r	1110	0000	00000	rs1	000	rd	1010011	FMV.X.S rd.rs1
1010000	1010	0000	rs2	rs1	010	rd	1010011	FEO.S rd.rs1.rs2
1110000 00000 rs1 001 rd 1010011 FCLASS.S rd.rs1 1101000 00000 rs1 rm rd 1010011 FCVT.S.W.I rd.rs1 1101000 00001 rs1 rm rd 1010011 FCVT.S.W.I rd.rs1 1111000 00000 rs1 000 rd 1010011 FMV.S.X rd.rs1 000000000011 00000 010 rd 1110011 FRCSR rd 0000000000010 00000 010 rd 1110011 FRFLAGS rd 0000000000011 rs1 001 rd 1110011 FSCSR rd.rs1 00000000000010 rs1 001 rd 1110011 FSRM rd.rs1 0000000000010 rs1 001 rd 1110011 FSRM rd.rs1 0000000000010 rs2 001 rd 1110011 FSRM rd.rs1 0000000000010 rs2 001 rd 1110011 FSRMI rd.imm	1010	0000	rs2	rs1	001	rd	1010011	FLT.S rd.rs1.rs2
1101000 00000 rs1 rm rd 1010011 FCVT.S.W rd.rs1 1101000 00001 rs1 rm rd 1010011 FCVT.S.WU rd.rs1 1111000 00000 rs1 000 rd 1010011 FMV.S.X rd.rs1 000000000011 00000 010 rd 1110011 FRCSR rd 0000000000010 00000 010 rd 1110011 FRFLAGS rd 000000000001 rs1 001 rd 1110011 FSCSR rd.rs1 0000000000010 rs1 001 rd 1110011 FSRM rd.rs1 0000000000010 rs1 001 rd 1110011 FSRMI rd.rs1 0000000000010 rs2 001 rd 1110011 FSRMI rd.rs1 0000000000010 00000 101 rd 1110011 FSRMI rd.imm	1010	0000	rs2	rs1	000	rd	1010011	FLE.S rd.rs1.rs2
1101000 00001 rs1 rm rd 1010011 FCVT.S.WIJ.rd.rs1 1111000 00000 rs1 000 rd 1010011 FMV.S.X.rd.rs1 000000000011 00000 010 rd 1110011 FRCSR rd 0000000000010 00000 010 rd 1110011 FRFLAGS rd 000000000001 rs1 001 rd 1110011 FSCSR rd.rs1 000000000010 rs1 001 rd 1110011 FSRM rd.rs1 0000000000001 rs1 001 rd 1110011 FSRM rd.rs1 0000000000010 rs1 001 rd 1110011 FSRMI rd.rs1 0000000000010 00000 101 rd 1110011 FSRMI rd.imm	1110	0000	00000	rs1	001	rd	1010011	FCLASS.S rd.rs1
1111000 00000 rs1 000 rd 1010011 FMV.S.X rd.rs1 000000000011 00000 010 rd 1110011 FRCSR rd 000000000010 00000 010 rd 1110011 FRRM rd 000000000001 00000 010 rd 1110011 FSCSR rd.rs1 000000000011 rs1 001 rd 1110011 FSRM rd.rs1 0000000000010 rs1 001 rd 1110011 FSRM rd.rs1 0000000000001 rs1 001 rd 1110011 FSRM rd.rs1 0000000000010 00000 101 rd 1110011 FSRMI rd.imm	1101	1000	00000	rs1	rm	rd	1010011	FCVT.S.W rd.rs1
000000000011 00000 010 rd 1110011 FRCSR rd 000000000010 00000 010 rd 1110011 FRRM rd 000000000001 00000 010 rd 1110011 FRFLAGS rd 0000000000011 rs1 001 rd 1110011 FSCSR rd.rs1 0000000000010 rs1 001 rd 1110011 FSRM rd.rs1 0000000000001 rs1 001 rd 1110011 FSFLAGS rd.rs1 0000000000010 00000 101 rd 1110011 FSRMI rd.imm	1101	1000	00001	rs1	rm	rd	1010011	FCVT.S.WU rd.rs1
00000000010 00000 010 rd 1110011 FRRM rd 000000000001 00000 010 rd 1110011 FRFLAGS rd 000000000011 rs1 001 rd 1110011 FSCSR rd.rs1 000000000010 rs1 001 rd 1110011 FSRM rd.rs1 000000000001 rs1 001 rd 1110011 FSFLAGS rd.rs1 000000000010 00000 101 rd 1110011 FSRMI rd.imm	1111	1000	00000	rs1	000	rd	1010011	FMV.S.X rd.rs1
00000000001 00000 010 rd 1110011 FRFLAGS rd 000000000011 rs1 001 rd 1110011 FSCSR rd.rs1 000000000010 rs1 001 rd 1110011 FSRM rd.rs1 000000000001 rs1 001 rd 1110011 FSFLAGS rd.rs1 000000000010 00000 101 rd 1110011 FSRMI rd.imm	0	00000000011		00000	010	rd	1110011	FRCSR rd
000000000011 rs1 001 rd 1110011 FSCSR rd.rs1 000000000010 rs1 001 rd 1110011 FSRM rd.rs1 0000000000001 rs1 001 rd 1110011 FSFLAGS rd.rs1 000000000010 00000 101 rd 1110011 FSRMI rd.imm	0	00000000010		00000	010	rd	1110011	FRRM rd
00000000010 rs1 001 rd 1110011 FSRM rd.rs1 000000000001 rs1 001 rd 1110011 FSFLAGS rd.rs1 000000000010 00000 101 rd 1110011 FSRMI rd.imm	0	00000000001		00000	010	rd	1110011	FRFLAGS rd
00000000001 rs1 001 rd 1110011 FSFLAGS rd.rs1 000000000010 00000 101 rd 1110011 FSRMI rd.imm	00000000011		rs1	001	rd	1110011	FSCSR rd.rs1	
00000000010 00000 101 rd 1110011 FSRMI rd.imm	00000000010		rs1	001	rd	1110011	FSRM rd.rs1	
00000000010 00000 101 rd 1110011 FSRMI rd.imm			rs1	001	rd	1110011	FSFLAGS rd.rs1	
00000000001 00000 101 rd 1110011 ESFLAGSI rd.imm	00000000010		00000	101	rd	1110011		
					101	rd		

3	31	25	24	19 15	14 12	11	7	6	0	_
	fur	nct7	rs2	rs1	funct3	rd		орсо	de	R类
	rs3	funct2	rs2	rs1	funct3	rd		орсо	de	R4类
		imm[11:0	0]	rs1	funct3	rd		орсо	de	l类
	imm	[11:5]	rs2	rs1	funct3	imm[4:0]		орсо	de	S类

RV64F 标准扩展(除了 RV32F 之外)

	1100000	00010	rs1	rm	rd	1010011	FCVT.L.S rd.rs1
	1100000	00011	rs1	rm	rd	1010011	FCVT.LU.S rd.rs1
	1101000	00010	rs1	rm	rd	1010011	FCVT.S.L rd.rs1
ſ	1101000	00011	rs1	rm	rd	1010011	FCVT.S.LU rd.rs1

RV32D 标准扩展

imm[11:0]		rs1	011	rd	0000111	FLD rd.rs1.imm
11:51	rs2	rs1	011	imm[4:0]	0100111	FSD rs1.rs2.imm
00	rs2	rs1	rm	rd	1000011	FMADD.D rd.rs1.rs2.rs3
00	rs2	rs1	rm	rd	1000111	FMSUB.D rd.rs1.rs2.rs3
00	rs2	rs1	rm	rd	1001011	FNMSUB.D rd.rs1.rs2.rs3
00	rs2	rs1	rm	rd	1001111	FNMADD.D rd.rs1.rs2.rs3
0001	rs2	rs1	rm	rd	1010011	FADD.D rd.rs1.rs2
)101	rs2	rs1	rm	rd	1010011	FSUB.D rd.rs1.rs2
001	rs2	rs1	rm	rd	1010011	FMUL.D rd.rs1.rs2
101	rs2	rs1	rm	rd	1010011	FDIV.D rd.rs1.rs2
101	00000	rs1	rm	rd	1010011	FSORT.D rd.rs1
0001	rs2	rs1	000	rd	1010011	FSGNJ.D rd.rs1.rs2
0001	rs2	rs1	001	rd	1010011	FSGNIN.D rd.rs1.rs2
0001	rs2	rs1	010	rd	1010011	FSGNJX.D rd.rs1.rs2
)101	rs2	rs1	000	rd	1010011	FMIN.D rd.rs1.rs2
)101	rs2	rs1	001	rd	1010011	FMAX.D rd.rs1.rs2
0000	00001	rs1	rm	rd	1010011	FCVT.S.D rd.rs1
0001	00000	rs1	rm	rd	1010011	FCVT.D.S rd.rs1
0001	rs2	rs1	010	rd	1010011	FEO.D rd.rs1.rs2
0001	rs2	rs1	001	rd	1010011	FLT.D rd.rs1.rs2
0001	rs2	rs1	000	rd	1010011	FLE.D rd.rs1.rs2
0001	00000	rs1	001	rd	1010011	FCLASS.D rd.rs1
0001	00000	rs1	rm	rd	1010011	FCVT.W.D rd.rs1
0001	00001	rs1	rm	rd	1010011	FCVT.WU.D rd.rs1
001	00000	rs1	rs1 rm rd		1010011	FCVT.D.W rd.rs1
001	00001	rs1	rm	rd	1010011	FCVT.D.WU rd.rs1
	11:5] 00 00 00 00 00 1001 101 101 101 1001 1001 10001 10101 10001	11:51 rs2 00 rs2 00 rs2 00 rs2 00 rs2 0001 rs2 0001 rs2 0101 rs2 0001 rs2 101 00000 0001 rs2 0001 rs2 0101 rs2 0101 rs2 0101 rs2 0101 rs2 0001 0000 0001 rs2 0001 rs2 0001 rs2 0001 rs2 0001 rs2 0001 rs2 0001 0000 0001 0000 0001 00000 0001 00000 0001 00000	11:51 rs2 rs1 00 rs2 rs1 00 rs2 rs1 00 rs2 rs1 00 rs2 rs1 0001 rs2 rs1 0001 rs2 rs1 0001 rs2 rs1 101 rs2 rs1 101 rs2 rs1 1001 rs2 rs1 1001 rs2 rs1 1001 rs2 rs1 10101 rs2 rs1 10101 rs2 rs1 10101 rs2 rs1 1000 0000 00001 rs1 10001 rs2 rs1 10001 rs2 rs1 10001 rs2 rs1 10001 rs2 rs1 10001 00000 rs1 10001 00000 rs1 10001 00000 rs1	11:51	11:51 rs2 rs1 011 imm[4:0] 00 rs2 rs1 rm rd 00 rs2 rs1 rm rd 00 rs2 rs1 rm rd 0001 rs2 rs1 rm rd 101 rs2 rs1 rm rd 101 rs2 rs1 rm rd 100 rs2 rs1 000 rd 100 rs2 rs1	11.51

RV64D 标准扩展(除了 RV32D 之外)

1100001	00010	rs1	rm	rd	1010011	FCVT L D rd rs1
1100001	00010	rs1	rm	rd	1010011	FCVT.LU.D rd.rs1
1110001	00000	rs1	000	rd	1010011	FMV.X.D rd.rs1
1101001	00010	rs1	rm	rd	1010011	FCVT.D.L rd.rs1
1101001	00011	rs1	rm	rd	1010011	FCVT.D.LU rd.rs1
1111001	00000	rs1	000	rd	1010011	FMV D X rd rs1

表 8.2: RISC-V 指令列表

第9章 扩展 RISC-V

除了支持标准通用软件开发之外,RISC-V的另外一个目标就是,给更专门的指令集扩展或者更定制化的加速器,提供一个基础。指令编码空间和可选的变长指令集编码被设计成使得当构建更加定制化的处理器时,标准ISA工具链更容易改进。例如,专注于为只使用标准I基本内核的实现提供完整持续的软件支持,可能包含许多非标准的指令集扩展。

本章描述了扩展RISC-V ISA的多种方法,以及由不同小组研发指令集扩展的管理模式。 本卷内容仅仅处理用户级ISA,虽然在第二卷管理员级扩展中也使用相同的方法和术语。

9.1 扩展术语

这一部分描述了描述RISC-V扩展的一些标准术语。

标准 vs. 非标准扩展

任何RISC-V处理器实现都必须支持一个基本整数ISA(RV32I或者RV64I)。另外,一个实现可以支持一个或者多个扩展。我们将扩展分为两大类: *标准的、非标准的*。

- 一个标准扩展是一个通用的扩展,并不与其它任何标准扩展冲突。当前,在本手册 其它章节描述的"MAFDQLCBTP"扩展,是已经完成或者正在计划的标准扩展。
- 一个非标准扩展是一个高度特殊化的扩展,可能与其它标准或者非标准扩展冲突。 我们预测随着时间的推移,将研发出大量非标准扩展,可能最后有些非标准扩展将 发展成为标准扩展。

指令编码空间和前缀

一个指令编码空间是一些指令的位,基本ISA或者ISA扩展就编码在这些位中。RISC-V支持各种指令长度,但是即使对于一个单一的指令长度,也有各种大小的编码空间可供使用。例如,基本ISA被定义为一个30位的编码空间(32位指令的31-2位),而原子性扩展"A"落在一个25位编码空间中(31-7位)。

我们使用术语**前缀(prefix)**指明一个指令编码空间的**右边**的位(由于RISC-V是小端的,右边的位保存在存储器地址较小的地方,因此在按顺序取指时,构成了前缀)。标准基本ISA编码的前缀是2位"11",它处在32位字的1-0位。而标准原子扩展"A"的前缀是7位"0101111",它处在32位字的6-0位,代表了AMO主要操作码(major opcode)。编码格式有一个奇怪的事情是,在32位指令格式中,用于编码次要操作码(minor opcode)的3位funct3字段,与主要操作码并不连续,但是仍被认为是22位指令空间的前缀的一部分。

虽然一个指令编码空间可以是任意大小,但是采用一少部分通用的大小,可以简化将各种独立研发的扩展融入一个整体的编码中。表 9.1给出了RISC-V推荐的指令编码空间大小。

大小	使用	标准指令	长度中可用	数目	
		16位	32位	48位	64位
14位	压缩16位编码的四分之一	3			
22位	基本32位编码中的次要操作码		2 ⁸	2 ²⁰	2 ³⁵
25位	基本32位编码中的主要操作码		32	2 ¹⁷	2 ³²
30位	基本32位编码的四分之一		1	2 ¹²	2 ²⁷
32位	48位编码中的次要操作码			2 ¹⁰	2 ²⁵
37位	48位编码中的主要操作码			32	2 ²⁰
40位	48位编码的四分之一			4	2 ¹⁷
45位	64位编码中的亚次要操作码				2 ¹²
48位	64位编码中的次要操作码				2 ⁹
52位	64位编码中的主要操作码				32

表 9.1: 建议的标准 RISC-V 指令编码空间大小

绿地扩展 vs. 棕地扩展

我们使用术语"**绿地扩展**(greenfield extension)"来描述一个扩展开始使用一个新的指令编码空间,因此仅可能在前缀级别产生编码冲突。我们使用术语"**棕地扩展**(brownfield extension)"来描述一个扩展嵌入到一个前面已经定义指令编码空间。一个棕地扩展必须挂靠在某个特定的绿地"父母"编码下,而同一个绿地"父母"编码下,可能有多个棕地扩展(**译者注:就像一个儿子,必须有一对父母;而一对父母,可能有多个孩子一样**)。例如,基本ISA是一个30位指令空间的绿地编码,而FDQ浮点扩展,都是基本ISA 30位编码空间下的棕地扩展。

注意到我们认为标准A扩展是一个绿地扩展,因为它在整个32位基本指令空间中,定义了一个新的、以前空白的、最左边25位的编码空间,即使它的标准前缀落在基本ISA的30位编码空间中。只改变它的单个7位前缀,就可以将A扩展移动到一个不同的30位编码空间,而仅仅需要考虑在前缀级别的冲突,而不需要考虑编码空间内部的冲突。

	增加状态	没有新状态
绿地	RV32I(30), RV64I(30)	A(25)
棕地	F(I), D(F), Q(D)	M(I)

表 9.2: 标准指令集扩展的二维特性

表 9.2以简单的二维表格方式给出了基本和标准扩展。一个坐标是表明扩展是绿地扩展还是棕地扩展,另一个坐标表明扩展是否增加了体系结构状态。对于绿地扩展,指令编码空间的大小在括号内给出。对于棕地扩展,括号内给出了这个棕地扩展基于的(绿地的或者棕地的)扩展名字。额外的用户级体系结构状态通常意味着管理员级系统的改变或者标准调用约定的改变。

注意到RV64I不被认为是RV32I的一个扩展,而是一个完全不同的基本编码。

标准兼容的全局编码

一个真正的RISC-V实现的ISA完整或者*全局*编码(complete or *global* encoding),必须对 其包含的每一个指令编码空间分配一个唯一的、不冲突的前缀。基本内核和每一个标准扩展 都有一个已经分配好的标准前缀,可以确保它们可以在一个全局编码中共存。

一个*标准兼容的*全局编码,是一个其基本内核和每一个包括在内的标准扩展都是标准前缀的全局编码。一个标准兼容的全局编码可以包含非标准扩展,它们和所包含的标准扩展不冲突。一个标准兼容的全局编码可以为非标准扩展使用标准前缀,如果相对应的标准扩展并没有包括在这个全局编码内的话。换句话说,在一个标准兼容的全局编码中,一个标准扩展必须使用它的标准前缀,但如果没有包含某个标准扩展,那么这个标准扩展的标准前缀,是可以挪作他用的。这些约束,可以使得一个通用工具链可以以任何RISC-V标准兼容全局编码的子集的实现作为目标机。

9.2 RISC-V 扩展设计理念

我们试图支持大量的、不相关的、研发出来的扩展,通过鼓励扩展的设计者们,在指令编码空间内工作,提供工具通过分配唯一的前缀,将这些工作打包进一个标准兼容的全局编码中。某些扩展可更自然地实现为现有扩展的棕地扩展,可共享已分配给它们"父母"绿地扩展的任何前缀。标准扩展前缀避免在编码核心功能时出现兼容问题,而允许定制更多私有的扩展。

这个将RISC-V扩展重新打包进不同的标准兼容全局编码的能力,有几个作用。

一种应用情形是研发了高度特殊的定制加速器,设计用于运行来自重要领域的核心应用。这时可能想把除了基本整数ISA之外的其他东西都去掉,而只加入任务所需要的扩展。基本ISA被设计为最小的硬件需求,并被编码为只使用很少一部分32位指令编码空间。

另一种应用情形是为一种新的指令集扩展构建一个研究用的原型。研究者可能并不想花时间去实现一个变长指令取指单元,于是他们就可以使用一个简单的32位固定长度指令编码来构建原型的扩展。然而,这个新的扩展可能太大了,不能在32位空间里与标准扩展共存。如果研究实验并不需要所有的标准扩展,那么一个标准兼容的全局编码可以丢弃无用的标准扩展,在非标准的位置上,将这些标准扩展的前缀用于所设计的扩展上,从而减轻研究原型的工程量。标准工具仍然可以工作在基本内核和现存的任何标准扩展上,减少了开发时间。一旦对指令集扩展的评估和调优完成,它就可以打包进一个更大的变长编码空间,以避免和任何标准扩展产生冲突。

下面的章节将描述逐步复杂的、开发新指令扩展的策略。

9.3 在固定 32 位指令格式内的扩展

在这一节里,我们将讨论在只支持基本固定32位指令格式的实现内增加扩展。

我们预测这个固定 32 位编码将在许多受限的加速器和研究原型中广为流行。

可用的 30 位指令编码空间

在标准编码中,3个可用的30位指令编码空间(以00、01、10为前缀)可用于可选的压缩指令扩展。然而,如果不需要压缩指令集扩展,那么这3个30位编码空间就可以自由使用。这将在32位格式中扩大了4倍的可用编码空间。

可用的 25 位指令编码空间

在基本和标准扩展编码中,一个25位指令编码空间对应于一个主要操作码。有4个主要操作码特意保留给定制扩展(表 8.1),每一个代表了一个25位编码空间。其中两个保留给RV128基本编码的最终使用(将是OP-IMM-64和OP-64),但是可被用于RV32和RV64的标准或者非标准扩展。

保留给RV64的两个操作码(OP-IMM-32和OP-32)也可仅用于RV32的标准或者非标准扩展。

如果一个实现不需要浮点,则保留给标准浮点扩展的7个主要操作码(LOAD-FP、STORE-FP、MADD、MSUB、NMSUB、NMADD、OP-FP)可以被非标准扩展重用。类似的,AMO主要操作码在不需要标准原子性扩展时,也可以被重用。

如果一个实现不需要超过32位长度的指令,则有额外的4个主要操作码可供使用(表 8.1 中灰色部分)。

基本RV32I只使用了11个主要操作码和3个保留操作码,给扩展留下18个可用的操作码。 基本RV64I只使用了13个主要操作码和3个保留操作码,给扩展留下16个可用的操作码。

可用的 22 位指令编码空间

在基本和标准扩展编码中,一个22位指令编码空间对应于一个funct3次要操作码。好几个主要操作码拥有没被完全占用的funct3次要操作码,留下了几个可用的22位编码空间。通常一个主要操作码使用这种格式在指令剩余的位中编码操作数,理想情况下,一个扩展应当遵守这种主要操作码的操作数格式,以简化硬件译码。

其他空间

在某些主要操作码下还有更小的空间可用,并且并不是所有的次要操作码都被完全使用了的。

9.4 增加对齐的 64 位指令扩展

当扩展太大,不能在32位固定长度指令格式中容纳时,最简单的方法就是加入自然对齐的64位指令。实现仍然必须支持32位基本指令格式,但可以要求64位指令都在64位边界对齐,以简化指令取指,可在需要时,使用32位NOP指令来作为对齐填充。

为了简化标准工具的使用,64位指令应当按照图 1.1中描述那样进行编码。然而,实现

可以为64位指令选择一个非标准的指令长度编码,同时保持为32位指令的标准编码。例如,如果不需要压缩指令,那么一条64位指令可编码为在它最前面2位设置1位或者更多位0。

我们预测出现处理器生成器,能够产生自动处理任何支持的变长指令编码组合的取指单元。

9.5 支持 VLIW 编码

虽然RISC-V并不是设计为一个纯的VLIW机器(**译者注: Very Long Instruction Word,超长指令字**)的基础,但是通过使用几种方法,可以将VLIW编码作为扩展加入。在任何情况下,必须支持基本32位编码,以便能够使用任何标准的软件工具。

定长指令组

最简单的方法就是定义一个单一而巨大的自然对齐指令格式(例如128位),VLIW操作可以编码在里面。在传统的VLIW中,这种方法可能导致浪费指令空间来保存NOP(译者注:VLIW的一个主要问题是,编译器可能无法同时调度大量运算来填充这么宽的指令,导致指令中可能会出现大量的"空隙"),但是一个RISC-V兼容的实现可以支持基本的32位指令,将VLIW代码大小扩展限制在VLIW加速函数上。

编码长度指令组

另外一种方法就是使用图 1.1中的标准长度编码来编码并行指令组,允许将NOP压缩到 VLIW指令之外。例如,一条64位指令可以包含两个28位操作,而一条96位指令可以包含三个28位操作,以此类推。另外,一条48位指令可以包含一个42位操作,而一条96位指令可以包含两个48位操作,以此类推。

此方法的优点在于对包含单一操作的指令,保持了基本ISA编码。缺点在于在VLIW指令中的操作需要新的28位或者42位编码,对更大指令组的非对齐取指。一种简化就是不允许VLIW指令跨过某些微体系结构重要的边界(例如cache line或者虚拟存储器页)。

固定大小指令束

另外一种方法,与Itanium类似,使用较大的、自然对齐的、固定大小指令束(例如128位),并行操作分组编码其中。这简化了指令取指,但是把复杂性转交给了分组执行引擎。为了保证RSIC-V兼容,还必须支持基本32位指令。

前缀中"组结束位"

上述所有方法,都不能对在一条VLIW指令中的单独操作使用RISC-V编码。然而有另外一种方法对固定32位编码中的2位前缀赋予新的用途。一位前缀当置位1时,用于表示"组结束

(end-of-group)",而第2位如果被清零则表明在谓词下执行。由工具生成的标准RISC-V 32位指令由于两位前缀都被置为(11),因此不会被VLIW扩展执行,因此有正确的语义,每一条在一个组最后的指令,并且不是谓词。

这种方法的主要缺点是,基本的ISA缺少一个激进VLIW系统通常所需要的复杂谓词,而且在标准30位编码空间中加入更多的谓词寄存器很困难。

第10章 ISA 子集命名约定

本章描述RISC-V ISA子集命名体系,用于简明地描述在硬件实现中提供的指令集合,或者由应用程序二进制接口(ABI)使用的指令集合。

RISC-V ISA 被设计成能够支持各种实验性指令集扩展的各种实现。我们发现一个有组织的命名体系,可以简化软件工具和文档。

10.1 大小写敏感

ISA命名字符串是大小写不敏感的。

10.2 下划线

下划线""可用于分割ISA字符串,以提高可读性,可用于消除ISA字符串组件的歧义。

10.3 基本整数 ISA

RISC-V ISA字符串开始于RV32I或者RV64I,指明了基本整数ISA所支持的地址空间大小。

10.4 指令扩展名字

标准ISA扩展是由单个字母构成的名字。例如,基本整数核心的最前面4个标准扩展是: "M"表示整数乘法和除法,"A"表示原子性存储器指令,"F"表示单精度浮点指令,"D"表示双精度浮点指令。任何RISC-V指令集变种,都可以简洁地通过将基本整数前缀和所包含的扩展连接起来描述。例如,"RV64IMAFD"。

我们也定义了一个缩写"G"来表示"IMAFD"基本内核和扩展,这代表了我们标准通用ISA。

RISC-V ISA标准扩展使用了其他的保留字母,例如"Q"表示四精度浮点,"C"表示16 位压缩指令格式。

10.5 版本号

认识到随着时间推移,指令集可能扩展或者更改,我们在子集名字之后编码了子集版本号。版本号分为主要版本号和次要版本号,中间以"p"分割。如果次要版本号是"0",则"p0"可以从版本字符串中省略。主要版本号的变化,暗示着向后兼容性的丢失,然而次要版本号的变化则必须保证向后兼容性。例如,本手册1.0版本定义的原来的64位标准ISA,可以写成"RV64I1p0M1p0A1p0F1p0D1p0",简洁的是"RV64I1M1A1F1D1",更简洁的是"RV64G1"。本手册当前版本定义的ISA破坏了向后兼容性,G子集可被写成

"RV64I2p0M2p0A2p0F2p0D2p0", 更简洁的是"RV64G2"。

我们在本手册的第二版中引入了版本号体系,我们想把它作为一个永久的标准。因此,我们定义标准子集的缺省版本为,"RV32G2",这等价于"RV32I2M2A2F2D2"。

10.6 非标准扩展命名

非标准子集被命名为使用一个标准的"X",后面跟在一个以字母开始的字符串,描述特定的扩展。例如,"Xhwacha"命名了Hwacha向量取指ISA扩展。

10.7 注释

任意注释可以添加到命名和版本号之后,可以使用下划线来防止混乱,例如,"RV64G1p1_Xhwacha2_eos14"。

子集	名字
标准注	通用ISA
整数	I
整数乘法和除法	M
原子性	A
单精度浮点	F
双精度浮点	D
通用	G=IMAFD
标准用	户级扩展
四精度浮点	Q
十进制浮点	L
16位压缩指令	С
位操作	В
事务存储器	Т
打包的SIMD扩展	P
非标准用	户级扩展
非标准扩展"abc"	Xabc
标准管理	理员级ISA
管理员扩展"def"	Sdef
非标准管:	理员级扩展
管理员扩展"ghi"	SXghi

表 10.1: 标准 ISA 子集命名。该表也定义了在名字字符串中,子集名字出现的顺序,在表格中, 自上而下,那么在名字中,就是自开始到最后,例如 RV32IMAFDQC 是合法的,而 RV32IMAFDCQ 是非法的。

10.8 管理员级指令子集

标准管理员指令子集在第二卷中定义,但使用"S"作为前缀,后面跟着管理员子集名字、版本号和注释。

10.9 管理员级扩展

管理员级ISA的非标准扩展,使用"SX"前缀。

10.10子集命名约定

表 10.1总结了标准化的子集命名。

第11章 四精度浮点的"Q"标准扩展

本章描述符合IEEE 754-2008算术标准的128位二进制浮点指令的Q标准扩展。128位或者四精度二进制浮点指令子集被命名为"Q",需要RV64IFD。现在浮点寄存器被扩展了,可以保存一个单精度或者一个双精度或者一个四精度的浮点值(FLEN=128)。

11.1 四精度 load 和 store 指令

增加了LOAD-FP指令和STORE-FP指令的128位新变种,由一个funct3字段(**译者注:应是图中的width字段**)的新值进行编码。

_3	1	20	19	15	14	12	11	7	6 0		
	imm[11:0]	r	s1	W	idth	r	d	opc	ode	
	12			5		3	Ę	5	7		
	偏移量[11	:0]	基	连址		Q	de	est	LOAD-FP		
3	1 25	24 0	19	15	14	12	11	7	6	0	
	imm[11:5]	rs2	r	s1	w	idth	imm	[4:0]	opcode		
	7	5		5		3	į	;	7		
	偏移量[11:5] src								STORE-FP		

如果一个浮点寄存器保存了一个单精度或者双精度浮点值,必须确保使用FSQ指令将寄存器的值保存到存储器之后,再使用FLQ指令重新读取该值,那么将在寄存器中重新生成原始的单精度或者双精度浮点值。除了这个特性之外,保存在存储器中的数据格式并没有明确定义。

11.2 四精度计算指令

对于大多数指令,一个新的支持格式被加入到格式字段,如表 11.1所示。

fmt字段	助记符	含义
00	S	32位单精度
01	D	64位双精度
10		保留
11	Q	128位四精度

表 11.1: 格式字段编码

四精度浮点计算指令的定义与它们的双精度版本相类似,但是它们作用在四精度操作数

上,并产生四精度结果。

_	31	27	26	25	24	20	19	-	15	14	1	2	11	7		6	0
	fun	ct5	fn	nt	r	rs2		rs1			rm			rd		ор	code
	5	5	2	2		5	5				3			5			7
	FADD,	/FSUB	(Q	sr	src2		src1		RM		d	est		Ol	P-FP	
	FMUL	/FDIV	(2	sr	c2	src1			RM		RM dest		est		Ol	P-FP
	FMIN-	FMAX	(2	sr	c2	9	src1		MIN/MAX		MIN/MAX		dest		OP-FP	
	FSC	QRT	(Q		0		src			RM		d	est		Ol	P-FP

31	27	26	25	24	20	19	15	14	12	11	7	6			0
rs.	3	fr	nt	rs	2	rs	1	rn	า	rd			opcod	le	
5		:	2	į	5	5	5	3		5			7		
src	:3	(Q	sr	c2	sr	c1	RN	Λ	des	t	F[N]I	MADD/F[[N]MSU	JB

11.3 四精度转换和传输指令

_	31	27	26	25	24	20	19	15	14	12	11	7	6	0	
	fun	funct5 fmt		nt	rs	2	rs	1	rı	m	r	d	opo	code	
	5	5	2	2	5	5	5	5	3	3	į	5	7		
	FCVT.int.fmt Q		Q .	W[U]	/L[U]	src		RM		dest		OP-FP			
	FCVT.f	mt.int	(Q W[U]/L[U]		/L[U]	sr	·c	RI	RM dest		est	OP-FP		

加入了新的浮点到浮点转换指令FCVT.S.Q、FCVT.Q.S、FCVT.D.Q、FCVT.Q.D。

_	31	27	26	25	24	20	19	15	14	12	11	7	6	0
	fun	nct5	fn	nt	rs	52	rs	1	rn	n	r	d	орс	code
_	5 2		2		5	5	;	3		į	5		7	
	FCVT.fmt.fmt		9	5	(Ω	sr	src		Л	de	est	OP	P-FP
	FCVT.f	/T.fmt.fmt Q		ί	9	5	sr	·C	RN	Л	de	est	OP-FP	
	FCVT.f	VT.fmt.fmt D)	Q		src		RM		RM dest		OP-FP	
	FCVT.f	FCVT.fmt.fmt Q		[)	sr	·c	RM dest			OP-FP			

浮点到浮点符号注入指令FSGNJ.Q、FSGNJN.Q、FSGNJX.Q与双精度符号注入指令相类似。

_	31	27	26	25	24	20	19	15	14	12	11	7	6	0
	fun	funct5 fmt		nt	rs	2	rs	1	rr	m	ro	;	оро	code
	5 2			2	į	5	5	5	3	3	5			7
	FSG	SNJ	(2	src2		src1		J[N]/JX		J[N]/JX dest		OF	P-FP

FMV.X.Q和FMV.Q.X指令并没有提供,因此四精度位传输到整数寄存器,必须经过存储器。

RV128 在Q扩展中支持FMV.X.Q 和FMV.Q.X 指令。

11.4 四精度浮点比较指令

浮点比较指令在浮点寄存器**rs1**和**rs2**之间执行指定的比较(等于、小于、小于等于),并将结果的布尔值写入整数寄存器**rd**中。

31	27	26	25	24	20	19	15	14	12	11	7	6	0
fun	ct5	fn	nt	rs	2	rs	1	rr	n	r	ď	ор	code
5		2	2	į	5	5	5 3		5			7	
FCMP		(Ω	sr	c2	sr	:1	EQ/L	T/LE	de	est	OI	P-FP

11.5 四精度浮点分类指令

四精度浮点分类指令FCLASS.Q的定义与它们的双精度版本相类似,但是它作用在四精度操作数上。

31	27	26	25	24	20	19	15	14	12	11	7	6	0
fun	ct5	fn	nt	rs	2	rs	1	rr	n	ro	;	оро	code
	5	2	2	į	5	5	5	3	3	5			7
FCL	ASS	C	2	()	12	rc	00)1	de	st	OF	P-FP

第12章 十进制浮点的"L"标准扩展

本章是标准扩展"L"规范的预留位置,这个扩展支持IEEE 754-2008标准中定义的十进制浮点算术。

12.1 十进制浮点寄存器

现有的浮点寄存器被用来保存64位和128位十进制浮点值,现有浮点load和store指令用来在寄存器和存储器之间传输数值。

由于融合乘加指令需要大的操作码空间,因此十进制浮点指令扩展在 30 位编码空间中将需要 5 个 25 位主要操作码。

第13章 压缩指令的"C"标准扩展

RISC-V标准压缩指令集扩展被命名为"C",它通过为通常的整数操作加入短的16位指令编码,减少了静态和动态代码的大小。这个压缩指令编码可以加入RV64和RV32。

这个C扩展允许16位指令可以自由地和32位基本指令混合使用,32位指令现在可以在任何16位边界启动。所有的16位指令扩展为一条或者多条基本RISC-V指令。

C 扩展当前还处于研发当中,在 Waterman 的硕士论文[24] 中有一个初步的版本。基于这个初始的版本,我们预计在静态和动态代码大小上,有 25~30% 的减少。

第14章 位操作的"B"标准扩展

本章是未来位操作指令标准扩展的预留位置,包括插入、抽取、测试位字段、旋转、漏斗移位(funnel shift)、位和字节排序。

虽然位操作指令在某些应用领域非常高效,特别是当处理在外部打包的数据结构时,但是我们仍然将它们从基本ISA中去除,因为它们并不是在所有领域都有用,而且为了支持所需要的操作数,会增加额外的复杂性或者指令格式。我们预测B扩展将会是基本30位指令空间的棕地编码。

第15章 事务存储器的"T"标准扩展

本章是未来提供事务存储器操作标准扩展的预留位置。

尽管在过去二十年进行了大量的研究,以及初步的商业实现,仍然存在对 涉及到多地址时,如何最好地支持原子性操作大量的争议。

我们当前的想法是,引入一个小的、有限容量的事务存储器缓冲区,以及 原来的事务存储器的一些行。

第16章 打包 SIMD 指令的 "P" 标准扩展

本章中,我们粗略地描述RISC-V的一个标准打包SIMD(packed-SIMD)扩展。我们为未来的打包SIMD扩展标准集保留了指令子集名字"P"。可以在一个打包SIMD扩展上构建许多其他的扩展,利用与整数单元相分离的、宽的数据寄存器和数据通路。

打包 SIMD 扩展,是由 Lincoln Labs TX-2[3] 首先引入的,已经变成在数据并行代码上提供更高吞吐率的流行方法。早期商业微处理器实现,包括 Intel i860、HP PA-RISC MAX[13]、SPARC VIS[21]、MIPS MDMX[6]、PowerPC AltiVec[2]、Intel x86 MMX/SSE[17][19],以及最近的设计,包括 Intel x86 AVX[14]、ARM Neon[5]。我们在本章描述了打包 SIMD 的标准框架,但是目前并没有上面做一些事情。我们认为,当重用已有的宽数据通路资源时,打包的 SIMD 才是一个合理的设计点,但是如果大量的额外的资源专门用于数据并行执行,那么基于传统的向量结构将是一个更好的选择。

RISC-V打包SIMD扩展重用了浮点寄存器(**f0-f31**)。这些寄存器的宽度可以是FLEN=32到 FLEN=1024。标准的浮点指令子集需要的寄存器宽度是32位("F")、64位("D")或者128位("Q")。

将浮点寄存器而不是整数寄存器 (PA-RISC 和 Alpha 打包 SIMD 扩展) 用来保存打包的 SIMD 值,这很自然,因为这将释放整数寄存器用于控制和地址值,重用标量浮点单元为 SIMD 浮点执行,并得到自然的去耦合整数/浮点硬件设计。浮点的 load 和 store 指令编码也有空间用于处理更宽的打包 SIMD 寄存器。然而,重用浮点寄存器保存打包的 SIMD 值,其难度并不亚于为浮点值使用一种重新编码的内部格式。

现有的浮点load和store指令被用于将各种大小的字写入到f寄存器中。基本ISA支持32位和64位load和store,但是LOAD-FP和STORE-FP指令编码允许编码8种不同的宽度,如表 16.1 所示。当用于打包SIMD扩展时,在硬件上最好支持非自然对齐的load和store。

width字段	代码	位宽
000	В	8
001	Н	16
010	W	32
011	D	64
100	Q	128
101	Q2	256
110	Q4	512
111	Q8	1024

表 16.1: LOAD-FP 和 STORE-FP width 编码

打包SIMD计算指令对保存在f寄存器里面的打包值进行操作。每个值可以是8位、16位、Copyright ©2010-2015, The Regents of the University of California. All rights reserved.

32位、64位或者128位,同时可以支持整数和浮点表示。例如,一个64位打包SIMD扩展可以 把每个寄存器当做 1×64 位、 2×32 位、 4×16 位或者 8×8 位打包值。

简单的打包 SIMD 扩展可能可以嵌入到未使用的 32 位指令操作码中,但 是更复杂的打包 SIMD 扩展很可能需要一个专门的 30 位指令空间。

第17章 RV128I 基本整数指令集

"在设计计算机时,只有一个错误是难以修复的——没有足够的地址位来 寻址存储器和进行存储器管理"Bell 和 Strecker, ISCA-3, 1976

本章描述RV128I,它是一个支持平坦128位地址空间的RISC-V ISA变种。这个变种是现有RV32I和RV64I直截了当的延伸。

扩展整数寄存器宽度的主要原因在于支持更大的地址空间。虽然一些应用程序可能受益于支持更宽的整数,包括密码,但这时最好的做法就是在f寄存器上加入打包 SIMD 扩展,以避免地址指针的增大。现在还不清楚需要比 64位地址空间更大的平坦地址空间什么时候会变得是必须的。在书写此文档时,TOP500 基准测试程序测量的全球最快超级计算机拥有 1PB 的 DRAM,如果将所有的 DRAM 都置于同一个地址空间内,将需要超过50位的地址空间。一些数据仓库级别的计算机(warehouse-scale computers)已经包含了更多的DRAM,新的、密集的固态非易失存储器和快速的互连技术可能需要更大的存储器空间。Exascale 系统研究瞄准了 100PB 存储器系统,它将占用 57位地址空间。按照历史的发展速度,可能在 2030年前,将需要超过 64位的地址空间。

历史说明,一旦清晰认识到需要超过64 位地址空间,体系结构设计师将就其他扩展地址空间的方法展开激烈大辩论,包括分段、96 位地址空间、以及软件变通方法,直到最后将128 位地址空间作为最简单、最好的方法予以采纳。

RV128I在RV64I基础上构建,如果RV64I在RV32I基础上构建一样,是将整数寄存器扩展到128位(就是XLEN=128)。绝大多数整数计算指令并没有发生改变,而是操作到XLEN位上。RV64I对寄存器低32位操作的"*W"整数指令保持不变,加入了一个对保存在128位寄存器的低64位数值进行操作的"*D"整数指令集合。在标准32位编码中,"*D"指令消耗了2个主要操作码(OP-IMM-64和OP-64)。

使用立即数进行移位的指令(SLLI/SRLI/SRAI),现在使用了I立即数的低7位进行编码,而可变移位指令(SLL/SRL/SRA)使用了移位次数源寄存器的低7位。

加入了一条LDU(load double unsigned)指令,使用现有的LOAD主要操作码,还有新的LQ和SQ指令用于load和store四字数值(**译者注:四字=128位**)。SQ指令被加入到STORE主要操作码,而LQ指令被加入到MISC-MEM主要操作码。

浮点指令集并没有发生改变,但现在128位Q浮点扩展可以支持FMV.X.Q和FMV.Q.X指令了,而且还有新增的FCVT指令用于转换T(128位)整数格式。

第18章 调用约定

本章描述RV32和RV64程序的C编译器标准,以及两个调用约定:基本ISA加上标准通用扩展(RV32G和RV64G)的调用约定,在缺少浮点单元的实现(即RV32I和RV64I)上软浮点的约定。

具有ISA 扩展的实现,可能需要扩展调用约定。

18.1 C数据类型和对齐

表 18.1总结了RISC-V C程序天然支持的数据类型。在RV32和RV64 C编译器中,C的*int*类型是32位宽度,而*long*类型、指针类型的宽度和对应的整数寄存器宽度一样,因此在RV32中都是32位,而在RV64中都是64位。RV32使用了ILP32整数模型,而RV64使用了ILP64整数模型。在RV32和RV64中,C类型*long long*都是64位整数、*float*都是32位IEEE 754-2008浮点数、*double*都是64位IEEE 754-2008浮点数、*long double*都是128位IEEE浮点数。

当保存到RISC-V整数寄存器中时,C类型*char*和*unsigned char*都是8位无符号整数并且都被零扩展。当保存到RISC-V整数寄存器中时,*unsigned short*是16位无符号整数并且被零扩展。当保存到RISC-V整数寄存器中时,*signed char*是8位无符号整数并且被符号扩展,即(XLEN-1)..7位相同。当保存到RISC-V整数寄存器中时,*short*是16位有符号整数并且被符号扩展。

在RV64中,32位类型,例如*int*,保存到整数寄存器的时进行了正确的符号扩展,即63..31位相同。即使对无符号32位类型都是如此。

RV32和RV64 C编译器和兼容软件在把上述数据类型保存到存储器中时,保证自然对齐。

C类型	描述	RV32中字节数	RV64中字节数
char	字符值/字节	1	1
short	短整型	2	2
int	整型	4	4
long	长整型	4	8
long long	长长整型	8	8
void*	指针	4	8
float	单精度浮点	4	4
double	双精度浮点	8	8
long double	四精度浮点	16	16

表 18.1: 基本 RISC-V ISA 的 C 编译器数据类型

18.2 RVG 调用约定

RISC-V的调用约定,尽可能在寄存器中传递参数。多达8个整数寄存器,**a0-a7**,和多达8 Copyright ©2010-2015, The Regents of the University of California. All rights reserved.

个浮点寄存器,fa0-fa7,用于这个目的。

如果传递给一个函数的参数是C struct定义好的字段时,每一个字段按指针对齐,参数寄存器就是struct最前面8个指针字(pointer-word)的影子(shadow)。如果参数<8是一个浮点类型,它将通过浮点寄存器fai传递;否则,它将通过整数寄存器ai传递。然而,作为union的一部分或者struct数组的浮点参数,将通过整数寄存器传递。另外,变长函数(variadic fuction)(除了那些在参数列表中明确命名的)浮点参数也通过整数寄存器传递。

比一个指针字小的参数,通过参数寄存器的LSB传递。对应的,通过栈传递的小于指针字的参数,出现在指针字的较低地址上,因为RISC-V是一个小端的存储器系统。

当通过栈传递的原始参数是指针字的两倍的时候,它们是自然对齐的。当它们通过整数寄存器传递时,它们被放置在对齐的偶-奇(even-odd)寄存器对中(**译者注:比如a0和a1**),其中的偶数编号寄存器保存了LSB。例如在RV32中,函数*void foo(int, long long)*通过**a0**传递它的第一个参数,通过**a2、a3**传递第二个参数。寄存器**a1**中没有东西。

大小大于两倍指针字的参数,通过引用(reference)传递。

定义好的**struct**中不能通过参数寄存器传递的部分,将通过栈传递。栈指针**sp**指向了第一个没有在寄存器中的参数。

函数的返回值存放在整数寄存器**v0**和**v1**、浮点寄存器**fv0**和**fv1**中。只有当它们是原始参数或者是只包含1个或者2个浮点值的*struct*的时候,浮点值才通过浮点寄存器返回。其他返回值能放入两个指针字大小的,返回值放入**v0**和**v1**。更大的返回值都全部通过存储器返回;调用者分配这些存储器区域,并将它作为第一个隐藏参数传递给被调用者。

在标准RISC-V调用约定中,栈是向下增长并且栈指针总是对齐到16字节的(**译者注:应 该是对齐到16位的**)。

除了参数寄存器和返回值寄存器之外,5个整数寄存器t0-t4和6个浮点寄存器ft0-ft5是临时寄存器,它们在调用过程中被破坏,如果后面还有使用的话,在调用者中必须先保存。12个整数寄存器s0-s11和16个浮点寄存器fs0-fs15在调用过程后被保持不变,如果需要使用的话,在被调用者中必须保存。表 18.2指明了在调用约定中每个整数寄存器和浮点寄存器扮演的角色。

寄存器	ABI名字	描述	保存者
х0	zero (零)	硬件连线0	—
x1	ra	返回地址	调用者
x2	s0/fp	保存的寄存器/帧指针	被调用者
x3-13	s1-11	保存的寄存器	被调用者
x14	sp	栈指针	被调用者
x15	tp	线程指针	被调用者
x16-17	v0-v1	返回值	调用者
x18-25	a0-7	函数参数	调用者
x26-30	t0-4	临时变量	调用者
x31	gp	全局指针	_
f0-15	fs0-15	FP保存的寄存器	被调用者
f16-17	fv0-1	FP返回值	调用者
f18-25	fa0-7	FP参数	调用者
f26-31	ft0-5	FP临时变量	调用者

表 18.2: RISC-V 调用约定寄存器使用情况

18.3 软浮点调用约定

软浮点调用约定用于缺少浮点硬件的RV32和RV64实现中。它避免使用所有的F、D、Q标准扩展中的指令,以及**f**寄存器。

整型参数如同RVG那样被传递和返回,并且栈的规则也相同。浮点参数通过整数寄存器传递和返回,使用相同大小整数参数相同的规则。例如在RV32中,函数double foo(int, double, long double)通过a0传递第一个参数,通过a2和a3传递第二个参数,通过a4传递第三个参数的引用;它的结果在v0和v1中返回。在RV64中,参数通过a0、a1、a2-a3对,来传递,结果从v0返回。

动态舍入模式和已发生异常标志,是通过C99头文件fenv.h提供的例程来访问的。

第19章 历史和致谢

19.1 到 ISA 手册 1.0 版本以前的历史

RISC-V ISA和指令集手册构建于几个早期的项目。管理员级机器的几个方面和数据手册的整个格式,可以追溯到始于1992年的UC Berkeley和ICSI的TO(Torrent-0)向量微处理器项目。TO是一款基于MIPS-II ISA的向量处理器,其主要体系结构设计师、RTL设计师是Krste Asanović,主要的VLSI实现者是Brian Kingsbury、Bertrand Irrisou。ICSI的David Johnson是TO ISA设计、部分管理员模式、手册文本的主要贡献者。John Hauser为TO ISA设计提供了大量的反馈。

在MIT始于2000的Scale(Software-Controlled Architecture for Low Energy),是在TO项目基础上构建的,修订了管理员级接口,并通过丢弃分支延迟槽而脱离了MIPS标量ISA。MIT的Scale Vector-Thread处理器主要体系结构设计师是Ronny Krashinsky和Christopher Batten,而Mark Hampton负责把基于GCC的编译器和工具移植到了Scale。

在2002年秋季学期,一个T0 MIPS标量处理器规范的修订版本(MIPS-6371)被用于新版本的MIT 6.371 "VLSI概述"课程教学,教师是Chris Terman和Krste Asanović。Chris Terman完成了绝大部分课程实验的材料(课程并没有TA!)。这个6.371课程在2005年春季,发展成为MIT的6.884"复杂数字设计"试行课程,教师是Arvind和Krste Asanović,后来发展成6.375春季正式课程。一个称为SMIPS的简化版Scale基于MIPS的标量ISA,被用于6.884/6.375课程。Christopher Batten作为最早的TA,围绕SMIPS ISA开发了大量的文档和实验材料。这些SMIPS实验材料被TA Yunsup Lee采用并增强,在2009年秋季在UC Berkeley的CS250 "VLSI系统设计"课程中使用,教师是John Wawrzynek、Krste Asanović和John Lazzaro。

Marven (Malleable Array of Vector-thread ENgines) 是第二代向量线程体系结构。这个设计是由Christopher Batten领导,当时他还是于2007年夏开始的UC Berkeley访问学者。一名来自Hitachi的访问专家Hidetaka Aoki,为早期的Marven ISA和微体系结构提供了大量的反馈。Marven结构是基于Scale结构的,但是Marven ISA更加远离了Scale定义的MIPS ISA变种,它有一个统一的浮点和整数寄存器文件。Marven被设计用于支持备选的数据并行加速器实验。Yunsup Lee是各种Marven向量单元的主要实现者,Rimas Avižienis是各种Marven标量单元的实现者。Yunsup Lee和Christopher Batten将GCC移植到新的Marven ISA上。Christopher Celio提供了Marven的一个传统向量指令集("Flood")变种的初始定义。

基于所有前面这些项目,RISC-V ISA定义始于2010年夏。RISC-V 32位指令子集的一个初始版本被用于UC Berkeley 2010年秋的CS250 "VLSI系统设计"课程,Yunsup Lee 是课程的TA。RISC-V与早期受MIPS启发的设计完全不同。John Hauser为浮点ISA定义做了贡献。

19.2 从 ISA 手册 1.0 版本以来的发展

完成了多款RISC-V处理器实现,包括几款硅片制造,如表 19.1所示。

名字	流片日期	工艺	ISA
Raven-1	2011-05-29	ST 28nm FDSOI	RV64G1 Xhwacha1
EOS14	2012-04-01	IBM 45nm SOI	RV64G1p1 Xhwacha2
EOS16	2012-08-17	IBM 45nm SOI	RV64G1p1 Xhwacha2
Raven-2	2012-08-22	ST 28nm FDSOI	RV64G1p1 Xhwacha2
EOS18	2013-01-06	IBM 45nm SOI	RV64G1p1 Xhwacha2
EOS20	2013-07-03	IBM 45nm SOI	RV64G1p99 Xhwacha2
Raven-3	2013-09-26	ST 28nm SOI	RV64G1p99 Xhwacha2
EOS22	2014-03-07	IBM 45nm SOI	RV64G1p9999 Xhwacha3

表 19.1: 已经制造的 RISC-V 测试芯片

首款被制造的RISC-V处理器使用Verilog书写的,并作为Raven-1测试芯片,于2011年在ST的预先量产28nm FDSOI工艺上制造。在Krste Asanović的指导下,Yunsup Lee和Andrew Waterman研发了两个内核,并一同被制造: 1)一个具有错误检测触发器的RV64标量内核,2)一个具有64位浮点向量单元的RV64内核。最开始的微体系结构被称为"火车失事(TrainWreck)",主要是因为使用不成熟的设计库在短时间内完成了设计。

接着,一个全新的、按序、去耦合RV64内核微体系结构,在Krste Asanović指导下,由Andrew Waterman、Rimas Avižienis和Yunsup Lee研发出来,继续铁轨模式,代号"火箭(Rocket)",按照George Stephenson成功的蒸汽机车设计而命名。Rocket是使用Chisel语言书写的,Chisel是由UC Berkeley开发的一种新的硬件设计语言。Rocket中的IEEE浮点单元是由John Hauser、Andrew Waterman和Brian Richards开发的。由此,Rocket被进一步修正和改进,并2次在28nm FDSOI工艺上制造(Raven-2、Raven-3),为一个光子学项目而5次在IBM 45nm SOI工艺上制造(EOS14、EOS16、EOS18、EOS20、EOS22)。现在正在做的工作就是将Rocket设计做成一个可参数化的RISC-V处理器生成器。

EOS14-EOS22芯片包含了一个早期版本的Hwacha,它是一个64位IEEE 浮点向量单元,由Yunsup Lee、Andrew Waterman、Huy Vo、Albert Ou、Quan Nguyen、Stephen Twigg 在Krste Asanović的指导下研发的。EOS16-EOS22包含了具有cache一致性协议的双核,在Krste Asanović的指导下由Henry Cook、Andrew Waterman研发。EOS14芯片成功地运行在1.25GHz,EOS16芯片遭受IBM pad库的一个bug影响,EOS18和EOS20成功地运行在1.35GHz。

Raven测试芯片的贡献者包括Yunsup Lee、Andrew Waterman、Rimas Avižienis、Brian Zimmer、Jaehwa Kwak、Ruzica Jevtić、Milovan Blagojević、Alberto Puggelli、Steven Bailey、Ben Keller、Pi-Feng Chiu、Brian Richards、Borivoje Nikolić和Krste Asanović。

EOS测试芯片的贡献者包括Yunsup Lee、Rimas Avižienis、AndrewWaterman、Henry Cook、Huy Vo、Daiwei Li、Chen Sun、Albert Ou、Quan Nguyen、Stephen Twigg、Vladimir Stojanović和Krste Asanović。

Andrew Waterman和Yunsup Lee开发了C++ ISA仿真器 "Spike",作为研发过程中的黄金模型,其名字来源于在US横贯大陆的铁路竣工庆典上所使用的黄金铁道钉。Spike已经成为一个BSD开源项目。

AndrewWaterman完成了一个具有初步RISC-V压缩指令集设计的硕士论文[24]。 完成了各种各样的RISC-V FPGA实现,主要是Par Lab项目研究的集成演示的一部分。 最新的FPGA设计具有3个cache一致性的RV64IMA处理器,运行了一个研究用的操作系统。FPGA实现的贡献者包括Andrew Waterman、Yunsup Lee、Rimas Avižienis和Krste

Asanović。

RISC-V处理器被用于UC Berkeley的数门课程。Rocket被用于2011年秋的CS250,作为课程项目的基础,Brian Zimmer是课程TA。在2012年春的本科生CS152课程上,Chris Celio使用ChiSel语言书写了一系列适合教学用途的RV32处理器,命名为"Sodor",这是"托马斯小火车"和他的小伙伴们生活的小岛。这个套件包括一个微编码内核(microcoded core)、一个非流水内核、2级流水内核、3级流水内核、5级流水内核,并在BSD授权下公开共享。这个套件于2013年春在CS152课程中得到更新和再度使用,Yunsup Lee是课程TA,2014年春Eric Love是课程TA。Chris Celio也开发了一个乱序执行的RV64设计,称为BOOM(Berkeley Out-of-Order Machine),并具有流水线可视化功能,被用于CS152课程。CS152课程还使用了由Andrew Waterman和Henry Cook开发的具有cache一致性版本的Rocket内核。

2013年夏,定义了RoCC(Rocket Custom Coprocessor)接口,以简化向Rocket内核添加定制加速器的工作。在2013年秋,Rocket和RoCC接口被大量应用于CS250 VLSI课程,教师是Jonathan Bachrach,好几个学生加速器项目是构建在RoCC接口之上的。Hwacha向量单元作为RoCC协处理器被重写。

两名Berkeley本科生,Quan Nguyen和Albert Ou,在2013年春,成功的将Linux移植到RISC-V上。

在2014年1月, Colin Schmidt成功的完成了RISC-V 2.0的LLVM后端。

在2014年3月,Bluespec的Darius Rad贡献了软浮点ABI支持的GCC移植。

我们也注意到几个其他的RISC-V内核实现,包括一个由Tommy用Verilog书写,一个由Rishiyur Nikhil用Bluespec书写。

19.3 致谢

感谢Christopher F. Batten、Preston Briggs、Chris Celio、David Chisnall、Stefan Freudenberger、John Hauser、Ben Keller、Rishiyur Nikhil、Michael Taylor、Tommy Thorn 和Robert Watson为ISA 2.0版本规范的初稿提出意见。

19.4 资助

RISC-V体系结构和实现的研发,部分的由下列赞助商资助。

- **Par Lab:** 研究受Microsoft (Award #024263)、Intel (Award #024894)资助,并由 U.C. Discovery (Award #DIG07-10227)配套资助。其他支持来自Par Lab的伙伴 Nokia、NVIDIA、Oracle和Samsung。
- **Project Isis:** DoE Award DE-SC0003624.
- Silicon Photonics: DARPA POEM program Award HR0011-11-C-0100.
- **ASPIRE Lab:** DARPA PERFECT program, Award HR0011-12-2-0016。 The Center for Future Architectures Research (C-FAR), Semiconductor Research Corporation资助的STARnet中心。其他支持来自ASPIRE产业赞助商、Intel和ASPIRE的伙伴Google、Nokia、NVIDIA、Oracle和Samsung。

本文的内容并不代表US政府的立场或者政策,并且没有暗示官方的认可。

参考文献

- [1] IEEE standard for a 32-bit microprocessor. IEEE Std. 1754-1994, 1994.
- [2] K. Diefendorff, P.K. Dubey, R. Hochsprung, and H. Scale. AltiVec extension to PowerPC accelerates media processing. *IEEE Micro*, 20(2):85-95, 2000.
- [3] John M. Frankovich and H. Philip Peterson. A functional description of the Lincoln TX-2 computer. In *Western Joint Computer Conference*, Los Angeles, CA, February 1957.
- [4] Kourosh Gharachorloo, Daniel Lenoski, James Laudon, Phillip Gibbons, Anoop Gupta, and John Hennessy. Memory consistency and event ordering in scalable shared-memory multiprocessors. In *In Proceedings of the 17th Annual International Symposium on Computer Architecture*, pages 15-26, 1990.
- [5] J. Goodacre and A.N. Sloss. Parallelism and the ARM instruction set architecture. *Computer*, 38(7):42 -50, 2005.
- [6] Linley Gwennap. Digital, MIPS add multimedia extensions. Microprocessor Report, 1996.
- [7] Timothy H. Heil and James E. Smith. Selective dual path execution. Technical report, University of Wisconsin Madison, November 1996.
- [8] ANSI/IEEE Std 754-2008, IEEE standard for floating-point arithmetic, 2008.
- [9] Manolis G.H. Katevenis, Robert W. Sherburne, Jr., David A. Patterson, and Carlo H. Séquin. The RISC II micro-architecture. In *Proceedings VLSI 83 Conference*, August 1983.
- [10] Hyesoon Kim, Onur Mutlu, Jared Stark, and Yale N. Patt. Wish branches: Combining conditional branching and predication for adaptive predicated execution. In *Proceedings of the 38th annual IEEE/ACM International Symposium on Microarchitecture*, MICRO 38, pages 43-54, 2005.
- [11] A. Klauser, T. Austin, D. Grunwald, and B. Calder. Dynamic hammock predication for non-predicated instruction set architectures. In *Proceedings of the 1998 International Conference on Parallel Architectures and Compilation Techniques*, PACT '98, Washington, DC, USA, 1998.
- [12] David D. Lee, Shing I. Kong, Mark D. Hill, George S. Taylor, David A. Hodges, Randy H. Katz, and David A. Patterson. A VLSI chip set for a multiprocessor workstation-Part I: An RISC microprocessor with coprocessor interface and support for symbolic processing. *IEEE JSSC*, 24(6):1688-1698, December 1989.
- [13] R.B. Lee. Subword parallelism with MAX-2. IEEE Micro, 16(4):51 -59, August 1996.
- [14] Chris Lomont. Introduction to Intel Advanced Vector Extensions. Intel White Paper, 2011.
- [15] OpenCores. OpenRISC 1000 architecture manual, architecture version 1.0, December 2012.
- [16] David A. Patterson and Carlo H. Séquin. RISC I: A reduced instruction set VLSI computer. In *ISCA*, pages 443-458, 1981.
- [17] A. Peleg and U. Weiser. MMX technology extension to the Intel architecture. *IEEE*Copyright ©2010-2015, The Regents of the University of California. All rights reserved.

- Micro, 16(4):42 -50, August 1996.
- [18] Ravi Rajwar and James R. Goodman. Speculative lock elision: enabling highly concurrent multithreaded execution. In *Proceedings of the 34th annual ACM/IEEE International Symposium on Microarchitecture*, MICRO 34, pages 294-305. IEEE Computer Society, 2001.
- [19] S.K. Raman, V. Pentkovski, and J. Keshava. Implementing streaming SIMD extensions on the Pentium-III processor. *IEEE Micro*, 20(4):47 -57, 2000.
- [20] Balaram Sinharoy, R. Kalla, W. J. Starke, H. Q. Le, R. Cargnoni, J. A. Van Norstrand, B. J. Ronchetti, J. Stuecheli, J. Leenstra, G. L. Guthrie, D. Q. Nguyen, B. Blaner, C. F. Marino, E. Retter, and P. Williams. IBM POWER7 multicore server processor. *IBM Journal of Research and Development*, 55(3):1-1, 2011.
- [21] M. Tremblay, J.M. O'Connor, V. Narayanan, and Liang He. VIS speeds new media processing. *IEEE Micro*, 16(4):10 -20, August 1996.
- [22] Marc Tremblay, Jeffrey Chan, Shailender Chaudhry, Andrew W. Conigliaro, and Shing Sheung Tse. The MAJC architecture: A synthesis of parallelism and scalability. *IEEE Micro*, 20(6):12-25, 2000.
- [23] David Ungar, Ricki Blau, Peter Foley, Dain Samples, and David Patterson. Architecture of SOAR: Smalltalk on a RISC. In *ISCA*, pages 188-197, Ann Arbor, MI, 1984.
- [24] Andrew Waterman. Improving energy efficiency and reducing code size with RISC-V compressed. Master's thesis, University of California, Berkeley, 2011.
- [25] Andrew Waterman, Yunsup Lee, David A. Patterson, and Krste Asanović. The RISC-V instruction set manual, Volume I: Base user-level ISA. Technical Report UCB/EECS-2011-62, EECS Department, University of California, Berkeley, May 2011.