1. Interrupciones Básicas - SWI

Se pidecontinuar el ejercicio anterior incorporando un sistema básico de atención de interrupciones/excepciones.

Para tal fin, se deberá definir un handler genérico para atender la interrupción **SVC.**

Para corroborar su funcionamiento, debemos poder llamar a la instrucción **SWI y validar que atendemos el request correctamente.**

Objetivos conceptuales

- i. Familiarizarse con la inicialización de interrupciones/excepciones
- ii. Entender el concepto de servicio de sistema operativo, que luego sera usado por código de usuario para acceder a acciones privilegiadas, como hace un S.O real.

2. Interrupciones de HW y Excepciones - Timer tick

Se requiere continuar el ejercicio anterior habilitando únicamente la IRQ asociada al temporizador y la atención de excepciones de los siguientes tipos:

- * Invalid instructions and trap exceptions
- * Memory accesses
- * Exception-generating instructions. Supervisor Call (SVC) solamente

Cada rutina de atención de excepción deberá almacenar en **r10** los caracteres del tipo que la generó ("INV", "MEM", "SVC"), y permitir que el procesador puede continuar con la ejecución normal del código.

Cada excepción se debe generar por una función específica. Se sugiere que la ejecución de dichas funciones pueda des/habilitarse mediante una opción de construcción del binario, como por ejemplo *make exceptions*.

Se debe configurar el TIMERO de forma que genere una interrupción cada 10ms y la rutina de atención a la IRQ asociada (#36) debe almacenar en **r10** la cantidad de veces que fue invocada. Recordar configurar adecuadamente el GICO.

El código una vez finalizada la configuración de todos los recursos de HW descriptos y generadas las excepciones, según la metodología de construcción del binario escogida, debe quedarse en un bucle que suspenda la ejecución (detener el reloj principal del core) hasta recibir un evento IRQ

Objetivos conceptuales

- i. Familiarizarse con IRQ vs FIQ.
- ii. Comprender la atención de excepciones.
- iii. Comprender la importancia de poner el procesador en alta impedancia para reducir el consumo de energía mientras esperamos por eventos.