

Design and Implementation of a 32-bit Single-Cycle RISC-V Processor

NGUYEN DUY TUYEN

GROUP 5

Ngày 25 tháng 4 năm 2026


Nội dung trình bày

- 1 Giới thiệu tổng quan
- 2 Giới thiệu tổng quan
- 3 Chiến lược thiết kế (Design Strategy)
- 4 Triển khai trên FPGA (Hardware Implementation)

Giới thiệu tổng quan

Nội dung đồ án:

- Thiết kế và triển khai bộ xử lý RISC-V 32-bit Single-Cycle (RV32I).
- Tích hợp đầy đủ các khối chức năng: ALU, BRC, Regfile, ImmGen, Control Unit.
- Giao tiếp phần cứng ngoại vi thông qua khối Load-Store Unit (LSU) sử dụng kỹ thuật **Memory-Mapped I/O**.
- Tổng hợp toàn bộ hệ thống và thực thi các ứng dụng viết bằng Assembly trên kit FPGA DE-2/DE2-115.




Hình: Sơ đồ kiến trúc Single Cycle Processor

Khối Arithmetic Logic Unit (ALU)

Chức năng & Tối ưu:

- Xử lý các phép toán số học và logic giữa i_a và i_b .
- **Loại bỏ toán tử built-in:** Tuân thủ đặc tả tổng hợp phần cứng.
- **Gộp phép toán:** Tái sử dụng `cla_adder_top` cho phép cộng, trừ và so sánh.
 - **Có dấu (SLT):** Sum[31] XOR overflow.
 - **Không dấu (SLTU):** Đảo của cờ `C_out`.
- **Dịch bit (Shift):** Dùng module chuyên biệt `shift_left/right`.




Hình: Sơ đồ khối ALU Datapath

Khối Branch Comparison Unit (BRC)

Đặc điểm thiết kế:

- Đánh giá điều kiện rẽ nhánh giữa rs1 và rs2.
- Cấp phát module `cla_adder_top` cho phép trừ phần cứng (không dùng toán tử so sánh built-in).
- **`o_equal`:** Áp dụng reduction NOR trên kết quả `a_sub_b`.
- **Xử lý linh hoạt:** Multiplexer chọn kết quả dựa trên tín hiệu `i_br_un`.



Hình: Sơ đồ khối Branch Comparison


Tập thanh ghi (Register File)

Cấu trúc hệ thống:

- Gồm 32 thanh ghi 32-bit (từ x0 đến x31) phục vụ lưu trữ toán hạng.
- **Cơ chế đọc:** Hỗ trợ hai cổng đọc độc lập, truy xuất đồng thời rs1, rs2 (đọc bất đồng bộ).
- **Cơ chế ghi:** Ghi vào rd đồng bộ theo sườn lên xung nhịp khi i_reg_wen được kích hoạt.

Đặc điểm kỹ thuật:

- **Thanh ghi x0:** Được nối cứng xuống mức logic 0. Mọi thao tác ghi đều bị bỏ qua và đọc luôn trả về giá trị 0.
- Đảm bảo tính toàn vẹn dữ liệu nhờ sự kết hợp giữa đọc tổ hợp và ghi tuần tự.



Hình: Kiến trúc chi tiết của khối Regfile

Khối Load-Store Unit (LSU) - Truy xuất dữ liệu

Chức năng chính:


- Cầu nối dữ liệu giữa CPU và hệ thống ngoại vi (**Memory-Mapped I/O**).

Xử lý lệnh Store:

- Tạo mask 4-bit (i_bmask) từ 2 bit địa chỉ thấp.
- Ghi chọn lọc theo Byte, Half-word hoặc Word vào bộ nhớ.

Xử lý lệnh Load:

- Tự động căn lề phải dữ liệu.
- **Mở rộng bit:**
Sign-Extension (LB, LH)
hoặc Zero-Extension (LBU, LHU) dựa trên i_funct3 .



Hình: Sơ đồ khối chức năng của LSU

LSU - Giải mã địa chỉ & Ngoại vi

Giải mã địa chỉ:

- Sử dụng 20 bit cao ($\text{addr}[31:12]$) để phân vùng thiết bị.
- Kích hoạt các tín hiệu Chip Select tương ứng cho RAM hoặc I/O.


Giao tiếp ngoại vi:

- Tích hợp các module Buffer để đồng bộ hóa tín hiệu từ vi xử lý với chân vật lý trên kit FPGA DE2.
- Đảm bảo đáp ứng thời gian (timing) khi truy xuất.

Base address	Top address	Mapping
0x1001_1000	0xFFFF_FFFF	(Reserved)
0x1001_0000	0x1001_0FFF	Switches (<i>required</i>)
0x1000_5000	0x1000_FFFF	(Reserved)
0x1000_4000	0x1000_4FFF	LCD Control Registers
0x1000_3000	0x1000_3FFF	Seven-segment LEDs 7-4
0x1000_2000	0x1000_2FFF	Seven-segment LEDs 3-0
0x1000_1000	0x1000_1FFF	Green LEDs (<i>required</i>)
0x1000_0000	0x1000_0FFF	Red LEDs (<i>required</i>)
0x0000_0800	0x0FFF_FFFF	(Reserved)
0x0000_0000	0x0000_07FF	Memory (2KiB) (<i>required</i>)

Khối Điều Khiển (Control Unit)

- Giải mã lệnh 32-bit từ Instruction Memory để tạo tín hiệu điều khiển cho Datapath.
- Xác định loại lệnh (I, S, B, U, J) để Immediate Generator trích xuất giá trị.
- Điều khiển bộ dồn kênh (Multiplexer) chọn nguồn dữ liệu cho PC, ALU và Regfile.



Hình: Control Logic


Ứng dụng 1: Điều khiển LED qua Switch (Cơ chế & Thuật toán)

Cơ chế hoạt động:

- Luồng dữ liệu trực tiếp từ Switch sang Red LED qua kỹ thuật **Memory-Mapped I/O**.


Quy trình xử lý:

- Khởi tạo:** Dùng lệnh lui nạp địa chỉ Switch ($0x10010000$) và LEDR ($0x10000000$).
- Vòng lặp Polling:** Thực hiện lệnh lw liên tục để đọc trạng thái logic (On/Off) của các công tắc vào thanh ghi tạm.
- Cập nhật:** Lệnh sw ghi giá trị vào địa chỉ LEDR để điều khiển đèn.
- Duy trì:** Lệnh jal quay lại để cập nhật trạng thái liên tục.



Hình: Lưu đồ thuật toán MMIO

Ứng dụng 1: Kết quả thực hiện trên Kit DE2



Giải thích và Đánh giá:

- **Đáp ứng thời gian thực:** Kiến trúc Single-Cycle cho phép thực hiện đọc-ghi trong một chu kỳ, giúp lấy mẫu trạng thái Switch với tần số cao và độ trễ cực thấp.
- **Tương tác vật lý:** Các đèn LED đỏ phản hồi chính xác và đồng bộ theo thời gian thực ngay khi người dùng thay đổi vị trí các công tắc gạt.
- **Độ tin cậy:** Hệ thống hoạt động ổn định, chứng minh khối LSU và phần giải mã địa chỉ ngoại vi được thiết kế chính xác theo đặc tả yêu cầu.

Ứng dụng 2: Hiển thị giá trị Switch lên HEX (Thuật toán)

Quy trình xử lý dữ liệu:

Bước 1 - Masking:


Dùng mặt nạ 13-bit ($0x1FFF$) để lọc dữ liệu từ Switch, giới hạn tối đa 8191.

Bước 2 - Tách số:

- Dùng hàm `DIV10_MOD10` chia lấy dư liên tiếp cho 10.
- Tách thành 6 chữ số thập phân riêng biệt.


Bước 3 - Giải mã:

- Gọi hàm `HEX_DECODE` tra bảng mã (Look-up Table).



Hình: Lưu đồ thuật toán xử lý dữ liệu

Ứng dụng 2: Kết quả thực hiện trên Kit DE2



Đánh giá kết quả thực nghiệm:


- **Độ chính xác:** Dữ liệu nhị phân từ Switch được chuyển đổi sang hệ thập phân và hiển thị chính xác trên cụm HEX.
- **Địa chỉ I/O:**
 - 4 chữ số thấp xuất ra HEX 3-0 (0x10002000).
 - 2 chữ số cao xuất ra HEX 5-4 (0x10003000).
- **Đồng nhất hiển thị:** Hai LED cao nhất (HEX 7-6) được thiết lập mã 0x40 (số 0) để duy trì đủ 8 chữ số trên board.
- **Hiệu năng:** Phản hồi tức thời với thao tác gạt Switch nhờ tần số xử lý của kiến trúc Single-Cycle.

Hình: Hiển thị thực tế số 15 (Switch = 1111)

Ứng dụng 3: Kết quả thực hiện trên Kit DE2

Phân tích thực nghiệm:

- **Tính chính xác:**
Chuyển đổi BCD và giải mã HEX hiển thị khớp với biến đếm nội bộ.
- **Điều khiển:** Tính năng Pause phản hồi tức thời theo công tắc gạt SW0 vật lý.
- **Hiển thị:** Thời gian hiển thị rõ nét trên 1 LED 7-đoạn đầu của cụm HEX 3-0.
- **Giới hạn:** Bộ đếm reset về 0 chính xác khi đạt mốc giới hạn thiết lập (1000).



Hình: Đồng hồ đang tạm dừng ở giá trị 6 khi bật SW0