Univerzitet u Tuzli Fakultet elektrotehnike

Odsjek: Automatika i robotika

Predmet: Projektovanje logičkih sistema

LABORATORIJSKE VJEŽBE BR. 3 Sinteza logičkih kola. Karnaughove mape

LABORATORIJSKE VJEŽBE BR. 3 Sinteza logičkih funkcija

Prilikom dizajna digitalnih krugova, dizajner najčešće počinje sa tabelom istinitosti koja opisuje šta digitalno kolo treba raditi. Zadatak dizajnera je da odredi koji sklop će obavljati opisanu funkciju. Dvije najčešće korištene metode za ovo su SOP (Sum of Products) i POS (Product of sums).

Nakon toga se izraz korištenjem Booleove algebre ili Karnaugovih mapa (koje će se obrađivati kasnije) implementira sa minimalnim brojem logičkih kola.

SOP implementacija – je izraz koji obuhvata sumu proizvoda svih ulaznih varijabli ili njihovih negacija za koje je izraz u tabeli istinitosti 1 (tzv. mintermi).

SOP je jednostavan za implementaciju korištenjem AND gateova koji dolaze u jedno OR kolo.

Prilikom sinteze logičkih funkcija obično se primjenjuje sljedeća procedura prema redoslijedu:

1.	Specifikacija problema (opis proizvoda ili uređaja)	
2.	Identifikacija potrebnih ulaznih i izlaznih varijabli	
3.	Određivanje veza između ulaznih i izlaznih varijabli	Tabele istinitosti, SOP, POS Minterm/Maxterm izrazi Karnoughove mape
4.	Određivanje logičkih izraza koji karakteriziraju ulazno-izlazne varijable	Booleova algebra
5.	Implementacija logičkih izraza korištenjem logičkih kola	Osnovna logička kola

		A	B	C	W	
ZADATAK 1		0	0	0	0	
		0	0	1	1	
		0	1	0	1	
		0	1	1	1	1
Projektovanja koniških sistema	l oborotorijeka viežb	1	20	0	0	[
Projektovanje logičkih sistema	Laboratorijske vježbe	QI	S_0	1	1	
		1	1	0	1	
		1	1	1	0	

Pronaći W iz tabele istintosti za SOP oblik. Nacrtati logičko kolo koje to implementira:

Primijetiti da svaki od proizvoda u SoP obliku sadrži sve varijable

$$W = \overline{A} \bullet \overline{B} \bullet C + \overline{A} \bullet B \bullet \overline{C} + \overline{A} \bullet B \bullet C + A \bullet \overline{B} \bullet C + A \bullet B \bullet \overline{C}$$

Funkciju možemo minimizirati korištenjem Booleoviih izraza:


$$W = \overline{A} \bullet \overline{B} \bullet C + \overline{A} \bullet B \bullet \overline{C} + \overline{A} \bullet B \bullet C + A \bullet \overline{B} \bullet C + A \bullet B \bullet \overline{C}$$

$$= \overline{A} \bullet B + \overline{B} \bullet C + A \bullet B \bullet \overline{C}$$

$$= \overline{B} \bullet C + B(\overline{A} + A \bullet \overline{C}) = \overline{B} \bullet C + B(\overline{A} + \overline{C})$$

$$= \overline{B} \bullet C + \overline{A} \bullet B + B \bullet \overline{C}$$


Nakon toga obje varijante funkcije možemo prikazati u Multisimu:





Univerzalna logička kola

Korištenjem samo od NOR elemenata (ili alternativno NAND elemenata) mogu se reproducirati funkcionalnosti svih drugih logičkih kola. Zbog toga, ova se kola nazivaju univerzalnim logičkim kolima.


Iz tog razloga, često se za implementacije složenijih spojeva korististi samo jedan tip kola, npr. NAND kola (u praksi se NAND kola mogu proizvesti s jako malim brojem tranzistora).







Q - MC	put Input Output						
Input	Input	Output					




Α	В	Q
0	0	1
0	1	1
1	0	1
1	1	0





Multisim Word generator

U Multisimu postoji alat za generiranje digitalnih uzoraka - instrument "Word Generator" koji se može dodati kolu preko ikone iz toolbara na desnoj strani ili preko menija **Simulate>Instruments>Word Generator**. Na slici je prikazan Word Generator XWG1, spojen na tri ulaza u kolo. Word generator proizvodi sekvencu uzoraka koji mogu imati 1-32 bita.




Dvostrukim klikom na simbol Word generatora otvara se prozor za specifikaciju uzoraka i frekvenciju na kojoj se oni ponavljaju. Upravljačka tipka na lijevoj strani prozora dozvoljava uzorcima da se kontinualno ponavljaju "Cycle", da se izvrši sekvenca samo jednom "Burst" ili da se pojavi samo jedan uzorak "Step". Uzorci izlaze prema redoslijedu kojim su ispisani, i mogu se unijeti ručno ili generirati automatski. Za automatski generirane uzorke, pritisnuti tipku Set, i zatim na prozoru Settings odabrati željenu sekvencu (npr. Up counter proizvodi sekvencu binarnih brojeva, "Buffer Size" je podešen na 8 kako bi ograničio sekvencu na 8 brojeva, "Initial Pattern" je podešen na 0 da brojanje kreće od 0.





Primijetiti da su 8 binarnih brojeva koji su dodani pomoću "Up counter" sekvence prikazani u prozoru Word generatora. Frekvenciju na kojoj Word generator izmjenjuje signale podešavamo preko Frequency polja - na slici je ona podešena na 1000kHz, što znači da će 1000 uzoraka biti generirano svake sekunde, tj jedan uzorak svaku 1 ms.

Multisim Logic Analyzer



Drugi koristan alat je instrument Logic Analyzer, prikazan na slici. Logički analizator je instrument koji snima i prikazuje sekvence digitalnih vrijednosti u vremenu, pri čemu su sekvence prikazane kao valni oblici, umjesto kao tabele brojeva.


Multisim Logic Analyzer instrument može snimiti do 16 signala.

Uzorci su trigerovani ili preko internog signala takta - N uzoraka po sekundi ili preko eksternog takta (clock).

Na slici je prikazan Logic Analyzer sa snimljena 3 ulaza i izlazom, kao što je nacrtano na šemi od Word Generatora. Prikazan je odziv na "Burst" vrijednosti koje su ranije definirane, plus interni clock.


Logički analizator mora biti podešen da hvata vrijednosti u ispravnim vremenskim trenucima. Ovo se izvršava pomoću tipke Set unutar logic analyzera, što otvara prozor "Clock Setup".

S obzirom da je Word Generator konfiguriran da generira uzorke u vremenu 1kHz, odabran je takt od 2kHz kako bismo osigurali da se snime dvije vrijednosti za svaki ulazni pattern.




ZADATAK 1

Korištenjem Karnoughovih mapa pokazati da je: ABC + AB'C + ABC' + ABC = AB + BC + AC




Simulirati rezultate .

Rješenje:



ZADATAK 2

Na slici je zadan 7-segmentni displej, pri čemu svaki od prekidača pali jedan segment od 3 diode – prikazan je broj 3.



Implementirati kolo koje binarne brojeve 0000-1001 pretvara u odgovarajući broj na 7.segmentnom displeju.






Tabela istinitosti:

	а	b	С	d	е	f	g	
0000	1	1	1	1	1	1	0	0
0001	0	1	1	0	0	0	0	1
0010	1	1	0	1	1	0	1	2
0011	1	1	1	1	0	0	1	3
0100	0	1	1	0	0	1	1	4
0101	1	0	1	1	0	1	1	5
0110	1	0	1	1	1	1	1	6
0111	1	1	1	0	0	1	0	7
1000	1	1	1	1	1	1	1	8
1001	1	1	1	1	0	1	1	9

Karnaughove mape za svaki od segmenata:



Primjer: Implementacija za segment e:



Ostale segmente ucrtati samostalno u Quartus simulator i testirati!

Decimal	Individual Segments Illuminated							
Digit	a	b	С	d	e	f	g	
0	×	×	×	×	×	×		
1		×	×					
2	×	×		×	×		×	
3	×	×	×	×			×	
4		×	×			×	×	
5	×		×	×		×	×	
6	×		×	×	×	×	×	
7	×	×	×					
8	×	×	×	×	×	×	×	
9	×	×	×			×	×	

