

EC de programmation des composants embarqués Langage VHDL

Rendu de projet


Fait par :


- NEMIR DOUAOUDA Chaima
- BELAIBOUDE Kahina


Supervisé par :

- Mr .Ali CHÉRIF

Exercice 01:







(On a utilisé une extension VHDL sur vscode pour la compilation on a utiliser le compilateur de ghdl en utilisant des ligne de commande sur un terminal et pour afficher les signaux et le waves on a utilisé GTKWave)

Ça se traduit en VHDL par:

À l'aide de la librairie ieee on a définit un seul composant 'Circuit 'avec 3 portes à l'aide des opérateurs logiques AND, OR et NOT.

Pour le tester et implimenter la simulation on a créer un fichier e1_test.vhdl à l'aide de la table de vérité,

```
## E e1_test.whdl > ② behavior (test_circuit) > ③ stimulus

## entity test_circuit is

## end test_circuit;

## component Circuit is

## port (

## A, B, C : in std_logic;

## with std_logic;

## with std_logic;

## component;

## signal A_t, B_t, C_t, M : std_logic;

## begin

## uut: Circuit port map (A_t, B_t, C_t, M);

## stimulus: process

## begin

## ## At <= '0'; B_t <= '0'; C_t <= '0'; wait for 100 ns;

## assert (M = '0');

## A_t <= '0'; B_t <= '1'; C_t <= '1'; wait for 100 ns;

## assert (M = '0');

## A_t <= '1'; B_t <= '1'; C_t <= '1'; wait for 100 ns;

## assert (M = '0');

## A_t <= '1'; B_t <= '1'; C_t <= '1'; wait for 100 ns;

## assert (M = '1');

## A_t <= '1'; B_t <= '0'; C_t <= '1'; wait for 100 ns;

## assert (M = '1');

## A_t <= '1'; B_t <= '0'; C_t <= '1'; wait for 100 ns;

## assert (M = '1');

## A_t <= '1'; B_t <= '0'; C_t <= '1'; wait for 100 ns;

## assert (M = '1');

## A_t <= '1'; B_t <= '1'; C_t <= '1'; wait for 100 ns;

## assert (M = '1');

## A_t <= '1'; B_t <= '1'; C_t <= '1'; wait for 100 ns;

## assert (M = '1');

## A_t <= '1'; B_t <= '1'; C_t <= '1'; wait for 100 ns;

## assert (M = '1');

## A_t <= '1'; B_t <= '1'; C_t <= '1'; wait for 100 ns;

## assert (M = '1');

## A_t <= '1'; B_t <= '1'; C_t <= '1'; wait for 100 ns;

## assert (M = '1');

## A_t <= '1'; B_t <= '1'; C_t <= '1'; wait for 100 ns;

## assert (M = '1');

## A_t <= '1'; B_t <= '1'; C_t <= '1'; wait for 100 ns;

## assert (M = '1');

## A_t <= '1'; B_t <= '1'; C_t <= '1'; wait for 100 ns;

## assert (M = '1');

## A_t <= '1'; B_t <= '1'; C_t <= '1'; wait for 100 ns;

## assert (M = '1');

## A_t <= '1'; B_t <= '1'; C_t <= '1'; wait for 100 ns;


## assert (M = '1');

## A_t <= '1'; B_t <= '1'; C_t <= '1'; wait for 100 ns;

## assert (M = '1');

## assert (M = '1');
```

le résulat du test de simulation :



Exercice 2:

Programmation de comparateur :

А	В	A>B	A <b< th=""><th>A=B</th></b<>	A=B
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1

On peut conclure de la table de vérité que l'on a 2 entrée A et B, et 3 sorties: A>B , A<B et A=B

Ça se traduit en VHDL par :

```
Users > chaimanemir > Desktop > ≡ e2.vhdl > ...
       library ieee;
       use ieee.std_logic_1164.all;
     entity COMPARATEUR is
         port(
           A,B : in std_logic;
           AsaB, AiaB, AeaB : out std_logic
  8
       );
      end COMPARATEUR;
  9
       architecture Archi_comp of comparateur is
 10
       begin
           asab <= '1' when a > b else '0';
 13
           aiab <= '1' when a < b else '0';
           aeab <= '1' when a = b else '0';</pre>
 14
       end Archi_comp;
```

À l'aide de la librairie ieee on a définit le comparateur avec 2 portes d'entrés A er B et 3 sorties : AsaB, AiaB et AeaB à l'aide des opérateurs de comparaison < , > et =.

Pour le tester et implimenter la simulation on a créer un fichier e2_test.vhdl à l'aide de la table de vérité donnée.

```
## entity test_comparateur is

## entity test_comparateur is

## entity test_comparateur is

## end test_comparateur is

## end test_comparateur is

## component comparateur is

## port (

## A, B : in std_logic;

## AsaB, AiaB, AeaB : out std_logic;

## end component;

## signal A_t, B_t, AsaB_t, AiaB_t, AeaB_t : std_logic;

## begin

## uut: comparateur port map (A_t, B_t, AsaB_t, AiaB_t, AeaB_t);

## stimulus: process

## begin

## A_t <= '0';

## wait for 100 ns;

## assert (AsaB_t = '0');

## assert (AsaB_t = '0');

## assert (AsaB_t = '1');

## A_t <= '0';


## assert (AsaB_t = '0');

## assert (AsaB_t = '1');

## assert (AsaB_t = '0');

## assert (AsaB_t
```

Le résultat de test de simulation:



Exercice 03:

```
on a un circuit complexe pour fautiter sa
manipulation on l'a découpé en 5 mini circulits
der minischaute contient 5 entrée A, B, C, D, E.
et 2 sortie B, B Du =
 Br = A xor (Bandc)
 Be = Bono (E).
generaline un cuit : unité Logique à entrées A.B
 et 3 sorties que l'on nomme s. s. s.
 Sn = A and B
 = A OR B
  S3 = NO B
3ºme Hin? Circuit Décodeur : 2 entrées Foet F.
 et 4 sorties D. D. D. D.
Dr= No (E) and No (E)
Dz = No (Fo) and F,
Da = Fo and No (E)
Du = Fo and FA.
4 eme Hinz Circuit "adoitionnem" - 4 entrées ABCD
et 2 Sortes A, A, A, B, and C and B) or ((A xor B) and C and B)
A2 = (A xor B) xor C
```

Dernier Hino Circuit Mutoplex em'= 8 ent rées et une Sente Sortie H:

M = (A and B) or (C and D) or (E and F) or (F and H)

Ça se traduit en VHDL en :

```
  E e5_test.vhdl U

  ■

  E e3.vhdl 9+, U

  ■
  E exo3.vhdl U

≡ exo3.vhdl > ...
         use ieee.std_logic_1164.all;
entity MiniCircuit1 is
         A,B,C,D,E : in std_logic;
B1, B2: out std_logic);
end MiniCircuit1;
         begin
         B1 <= A xor (B and C);
B2 <= D and E;
end arch_miniCircuit1;
         library ieee;
use ieee std_logic_1164.all;
entity UNITE_LOGIQUE is
13
14
               port(
                 A,B : in std_logic;
            S1, S2, S3 : out std_logic);
end UNITE_LOGIQUE;
             architecture arch_uni_log of UNITE_LOGIQUE is
21
             begin
                  S1 <= A and B;
S2 <= A or B;
S3 <= not B;
22
             end arch_uni_log;
            library ieee;
use ieee.std_logic_1164.all;
           port(
    F0, F1 : in std_logic;
    D1, D2, D3, D4 : out std_logic);
end DECODEUR;
30
```


```
≡ exo3.vhdl > ...
          end DECODEUR;
          architecture arch_dec of DECODEUR is
34
          begin
               D1 <= not F0 and not F1;
D2 <= not F0 and F1;
               D3 \leftarrow= F0 and not F1;
               D4 \le F0 and F1;
38
          end arch_dec;
          library ieee;
40
       use ieee std_logic_1164.all;
entity ADDIT is
43
         port(
            A,B,C,D : in std_logic;
A1, A2 : out std_logic);
46
       end ADDIT:
       architecture arch_add of ADDIT is
47
48
        begin
            A1 <= (A and B and D) or ((A xor B) and C and D);
A2 <= (A xor B) xor C;
49
50
       end arch_add;
       use ieee.std_logic_1164.all;
55
56
         port(
            A,B,C,D,E,F,G,H : in std_logic;
58
            M : out std_logic);
        end MULTIP:
59
60
            M \leftarrow (A \text{ and } B) \text{ or } (C \text{ and } D) \text{ or } (E \text{ and } F) \text{ or } (G \text{ and } H);
       end arch_mul;
```

```
architecture arch_Circuit_Complexe of MAIN is
           port( A,B,C,D,E : in std_logic;
                   B1, B2: out std_logic);
           end component;
           component UNITE_LOGIQUE is
           port( A: in std_logic;
                   B: in std_logic;
                   S1: out std_logic;
               S2: out std_logic;
                   S3: out std_logic );
           port( A,B,C,D : in std_logic;
                  A1, A2 : out std_logic);
           end component;
           component MULTIP is
 89
           90
           component DECODEUR is
           port( F0, F1 : in std_logic;
                  D1, D2, D3, D4 : out std_logic);
           signal B1, B2 : std_logic;
           signal UL1, UL2, UL3 : std_logic;
           signal D1, D2, D3, D4 : std_logic;
           signal A1 : std_logic;
           Porte1: MiniCircuit1 port map (A=>INVA, B=>A, C=>ENA, D=>B, E=>ENB, B1=>B1, B2=>B2);
Porte2: UNITE_LOGIQUE port map (A=>B1, B=>B2, S1=>UL1, S2=>UL2, S3=>UL3);
           Porte3: DECODEUR port map (F0=>F0, F1=>F1, D1=>D1, D2=>D2, D3=>D3, D4=>D4);
Porte4: ADDIT port map (A=>B1. B=>B2. C=>Cin. D=>D4. A1=>C out. A2=>A1):
104
```

Pour le tester:

```
≣ e3_test.vhdl > 分 behavior (CircuitComplex_test) > 😭 @line23
      entity CircuitComplex_test is
      end CircuitComplex_test;
      architecture behavior of CircuitComplex_test is
       signal A, B, Cin, F0, F1, INVA, ENA, ENB : std_logic;
        signal C_out, X : std_logic;
      begin
        uut: entity work.MAIN
11
           port map (
             A \Rightarrow A
             B => B,
14
             Cin => Cin,
16
             F0 \Rightarrow F0,
             F1 => F1,
             INVA => INVA,
             ENA => ENA,
             ENB => ENB,
             C_out => C_out,
21
             X => X);
23
        process
        begin
           A <= '0';
B <= '1';
           Cin <= '0';
27
           F0 <= '0';
           F1 <= '1';
           INVA <= '1';
30
           ENA <= '1';
           ENB <= '0';
           wait for 10 ns;
           report "C_out = " & std_logic'image(C_out);
report "X = " & std_logic'image(X);
34
35
36
           wait;
```

Le résultat de test:



Exercice 04:


Programmer un décompte circulaire front déscendant d'horloge de 20 à à ensuite de 0 à 20 :

On a défini un composant CompteurCirculaire contenant 'count_max 'qui définit la valeur 20' hlg 'qui représente l'horloge,' r' est une entrée de réintialisation et 'compteur' est la sortie qui représente la valeur actuelle de décompte.

Le processus 'Behavioral' gère le processus de décompte, une fois le compteur atteint 0, il est réinitaliser à la valeur maximal: 20.


Pour le tester :

Le résultat de test :



Exercice 05:

On a un circuit qui se compose de 3 entrées C2, C1 et C0 et 8 sortie S0, S1, ..,S7



Ça se traduit en VHDL par :

```
≡ e5.vhdl > 

    behavior (Circuit5)

      library IEEE;
      use IEEE.STD_LOGIC_1164.ALL;
     entity Circuit5 is
          Port (
              C2, C1, C0 : in std_logic;
              S0, S1, S2, S3, S4, S5, S6, S7 : out std_logic
 8
          );
      end Circuit5;
10
11
      architecture behavior of Circuit5 is
12
      begin
13
          S0 <= not C2 and not C1 and not C0;
          S1 <= not C2 and not C1 and C0;
14
          S2 <= not C2 and C1 and not C0;
15
16
          S3 <= not C2 and C1 and C0;
17
          S4 <= C2 and not C1 and not C0;
18
          S5 <= C2 and not C1 and C0;
          S6 <= C2 and C1 and not C0;
19
20
          S7 <= C2 and C1 and C0;
21
      end behavior;
```

Pour le tester :

Le résultat de simulation:

