



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2019년02월18일
(11) 등록번호 10-1949504
(24) 등록일자 2019년02월12일

- (51) 국제특허분류(Int. Cl.)
H01L 29/76 (2006.01) H01L 29/16 (2006.01)
H01L 29/43 (2006.01) H01L 29/66 (2006.01)
- (52) CPC특허분류
H01L 29/7613 (2013.01)
H01L 29/1606 (2013.01)
- (21) 출원번호 10-2017-0073360
(22) 출원일자 2017년06월12일
심사청구일자 2017년06월12일
- (65) 공개번호 10-2018-0135350
(43) 공개일자 2018년12월20일
- (56) 선행기술조사문헌
Jaewoo Shim et al., 'Phosphorene/rhenium disulfide heterojunction-based negative differential resistance device for multi-valued logic', NATURE COMMUNICATIONS, Vol.7, 13413 (2016.11.07.)*
Amirhasan Nourbakhsh et al., 'Transport Properties of a MoS2/WSe2 Heterojunction Transistor and Its Potential for Application', Nano Lett., Vol.16, pp 1359-1366 (2016.01.19.)*
Tania Roy et al., 'Dual-Gated MoS2/WSe2 van der Waals Tunnel Diodes and Transistors', ACS Nano, Vol.9, pp 2071-2079 (2015.01.19.)*
Jaewoo Shim et al., 'Light-Triggered Ternary Device and Inverter Based on Heterojunction of van der Waals Materials', ACS Nano, Vol.11, 6319-6327 (2017.06.13.)
*는 심사관에 의하여 인용된 문헌

- (73) 특허권자
성균관대학교산학협력단
경기도 수원시 장안구 서부로 2066 (천천동, 성균관대학교내)
- (72) 발명자
박진홍
경기도 화성시 동탄지성로 17, A-1303호 (반송동, 풍성 위버폴리스)
심재우
경기도 부천시 원미구 옥산로 33, 1420동 104호 (중동, 연화마을 대원아파트)
강동호
부산광역시 사하구 마하로31번길 48 (당리동)
- (74) 대리인
특허법인엠에이피에스

전체 청구항 수 : 총 14 항


심사관 : 안경민

(54) 발명의 명칭 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자 및 그 제조 방법

(57) 요약

본 발명의 일 실시예에 따른 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자는 기판, 기판 상에 형성된 게이트 전극, 게이트 전극상에 형성된 절연층, 절연층 상에 형성된 소스 전극 물질층, 절연층 상에 형성되고, 소스 전극 물질층과 이종 접합하도록 형성된 반도체 물질층, 소스 전극 물질층 상에 형성된 소스 전극 및 반도체 물질층 상 (뒷면에 계속)

대표도 - 도1



에 형성된 드레인 전극을 포함하되, 소스 전극 물질층은 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고, 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이다.

(52) CPC특허분류

H01L 29/432 (2013.01)

H01L 29/66772 (2013.01)

명세서

청구범위

청구항 1

삭제

청구항 2

부성 미분 전달컨덕턴스(negative differential transconductance) 특성을 갖는 반도체 소자에 있어서,
기판;

상기 기판 상에 형성된 게이트 전극;

상기 게이트 전극상에 형성된 절연층;

상기 절연층 상에 형성된 소스 전극 물질층;

상기 절연층 상에 형성되고, 상기 소스 전극 물질층과 이중 접합하도록 형성된 반도체 물질층;

상기 소스 전극 물질층 상에 형성된 소스 전극; 및

상기 반도체 물질층 상에 형성된 드레인 전극;을 포함하되,

상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,

상기 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이되,

상기 반도체 물질층은 p 형 반도체 물질로 이루어진 것이고,

상기 게이트 전압으로 양의 전압이 인가된 상태에서 상기 양의 전압 값이 감소하여 0에 가까워짐에 따라 상기 반도체 소자에 인가되는 광학신호에 의해 생성되는 전류가 증가하고,

상기 게이트 전압으로 음의 전압이 인가된 상태에서 상기 음의 전압 값이 감소함에 따라 상기 소스 전극 물질층과 상기 반도체 물질층 사이에 전위 장벽이 형성되어 상기 전류가 감소하여 상기 부성 미분 전달컨덕턴스 특성을 나타내는 것인 반도체 소자.

청구항 3

부성 미분 전달컨덕턴스(negative differential transconductance) 특성을 갖는 반도체 소자에 있어서,
기판;

상기 기판 상에 형성된 게이트 전극;

상기 게이트 전극상에 형성된 절연층;

상기 절연층 상에 형성된 소스 전극 물질층;

상기 절연층 상에 형성되고, 상기 소스 전극 물질층과 이중 접합하도록 형성된 반도체 물질층;

상기 소스 전극 물질층 상에 형성된 소스 전극; 및

상기 반도체 물질층 상에 형성된 드레인 전극;을 포함하되,

상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,

상기 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이되,

상기 반도체 물질층은 n 형 반도체 물질로 이루어진 것이고,

상기 게이트 전압으로 음의 전압이 인가된 상태에서 상기 음의 전압 값이 증가하여 0에 가까워짐에 따라 상기 반도체 소자에 인가되는 광학신호에 의해 생성되는 전류가 증가하고,

상기 게이트 전압으로 양의 전압이 인가된 상태에서 상기 양의 전압 값이 증가함에 따라 상기 소스 전극 물질층과 상기 반도체 물질층 사이에 전위 장벽이 형성되어 상기 전류가 감소하여 상기 부성 미분 전달컨덕턴스 특성을 나타내는 것인 반도체 소자.

청구항 4

제 2 항 또는 제 3 항에 있어서,

상기 소스 전극 물질층은 그래핀(graphene)으로 이루어지고,

상기 반도체 물질층은 실리콘(Si), 저마늄(Ge), 주기율표의 III-V 족 원소에 대한 화합물 반도체, 산화물 반도체, 폴리머(polymer) 반도체, 전이금속 칼코겐 화합물(transition metal dichalcogenide) 및 흑린(phosphorene) 중 적어도 하나로 이루어지는 것인 반도체 소자.

청구항 5

삭제

청구항 6

부성 미분 전달컨덕턴스(negative differential transconductance) 특성을 갖는 반도체 소자에 있어서,

기판;

상기 기판 상에 형성된 절연층;

상기 절연층 상에 형성되고, 서로 이종 접합된 소스 전극 물질층과 반도체 물질층;

상기 소스 전극 물질층과 반도체 물질층 상에 형성된 게이트 산화막;

상기 게이트 산화막 상에 형성된 게이트 전극;

상기 게이트 산화막 상에 형성되며, 상기 소스 전극 물질층과 접하도록 형성된 소스 전극; 및

상기 게이트 산화막 상에 형성되며, 게이트 전극 및 소스 전극과 이격되고 상기 반도체 물질층이 위치한 영역에 형성된 드레인 전극;을 포함하고,

상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,

상기 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이되,

상기 반도체 물질층은 p 형 반도체 물질로 이루어진 것이고,

상기 게이트 전압으로 양의 전압이 인가된 상태에서 상기 양의 전압 값이 감소하여 0에 가까워짐에 따라 상기 반도체 소자에 인가되는 광학신호에 의해 생성되는 전류가 증가하고,

상기 게이트 전압으로 음의 전압이 인가된 상태에서 상기 음의 전압 값이 감소함에 따라 상기 소스 전극 물질층과 상기 반도체 물질층 사이에 전위 장벽이 형성되어 상기 전류가 감소하여 상기 부성 미분 전달컨덕턴스 특성을 나타내는 것인 반도체 소자.

청구항 7

부성 미분 전달컨덕턴스(negative differential transconductance) 특성을 갖는 반도체 소자에 있어서,

기판;

상기 기판 상에 형성된 절연층;

상기 절연층 상에 형성되고, 서로 이종 접합된 소스 전극 물질층과 반도체 물질층;

상기 소스 전극 물질층과 반도체 물질층 상에 형성된 게이트 산화막;

상기 게이트 산화막 상에 형성된 게이트 전극;

상기 게이트 산화막 상에 형성되며, 상기 소스 전극 물질층과 접하도록 형성된 소스 전극; 및

상기 게이트 산화막 상에 형성되며, 게이트 전극 및 소스 전극과 이격되고 상기 반도체 물질층이 위치한 영역에 형성된 드레인 전극;을 포함하고,

상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,

상기 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이되,

상기 반도체 물질층은 n 형 반도체 물질로 이루어진 것이고,

상기 게이트 전압으로 음의 전압이 인가된 상태에서 상기 음의 전압 값이 증가하여 0에 가까워짐에 따라 상기 반도체 소자에 인가되는 광학신호에 의해 생성되는 전류가 증가하고,

상기 게이트 전압으로 양의 전압이 인가된 상태에서 상기 양의 전압 값이 증가함에 따라 상기 소스 전극 물질층과 상기 반도체 물질층 사이에 전위 장벽이 형성되어 상기 전류가 감소하여 상기 부성 미분 전달컨덕턴스 특성을 나타내는 것인 반도체 소자.

청구항 8

제 6 항 또는 제 7 항에 있어서,

상기 소스 전극 물질층은 그래핀(graphene)으로 이루어지고,

상기 반도체 물질층은 실리콘(Si), 저마늄(Ge), 주기율표의 III-V 족 원소에 대한 화합물 반도체, 산화물 반도체, 폴리머(polymer) 반도체, 전이금속 칼코겐 화합물(transition metal dichalcogenide) 및 흑린(phosphorene) 중 적어도 하나로 이루어지는 것인 반도체 소자.

청구항 9

3가지 논리 상태를 출력할 수 있는 3진법 인버터에 있어서,

전원 전압과 접지 단자 사이에 직렬 접속된 제 1 스위칭 소자 및 제 2 스위칭 소자를 포함하되,

상기 제 1 스위칭 소자 및 제 2 스위칭 소자의 게이트 전극으로는 입력 데이터가 인가되고,

상기 제 1 스위칭 소자 및 제 2 스위칭 소자의 접속 노드로는 출력 데이터가 출력되며,

상기 제 1 스위칭 소자 및 제 2 스위칭 소자 중 어느 하나는 상기 입력 데이터에 따라 2가지 범위의 채널 저항을 갖는 반도체 소자이고, 나머지 하나는 상기 입력 데이터에 따라 부성 미분 전달 컨덕턴스 특성을 나타내어, 3가지 범위의 채널 저항을 갖는 반도체 소자인 것이되,

상기 제 1 스위칭 소자는 PMOS 트랜지스터이고,

상기 제 2 스위칭 소자는 부성 미분 전달 컨덕턴스 특성을 갖는 스위칭 소자로서, 기판, 상기 기판 상에 형성된 게이트 전극, 상기 게이트 전극상에 형성된 절연층, 상기 절연층 상에 형성된 소스 전극 물질층, 상기 절연층 상에 형성되고 상기 소스 전극 물질층과 이중 접합하도록 형성된 반도체 물질층, 상기 소스 전극 물질층 상에 형성된 소스 전극 및 상기 반도체 물질층 상에 형성된 드레인 전극을 포함하고, 상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,

상기 입력 데이터가 제 1 전압 내지 제 2 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항은 상기 제 2 스위칭 소자의 채널 저항 보다 작게되어 상기 전원 전압이 상기 출력 데이터로서 출력되고,

상기 입력 데이터가 제 3 전압 내지 제 4 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항과 상기 제 2 스위칭 소자의 채널 저항은 동일 또는 유사하여 상기 전원 전압의 1/2에 해당하는 전압이 상기 출력 데이터로서 출력되고,

상기 입력 데이터가 제 5 전압 내지 제 6 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항은 상기 제 2 스위칭 소자의 채널 저항 보다 크게 되어 접지 전압이 상기 출력 데이터로서 출력되는 것이며,

상기 제 1 전압 내지 제 6 전압은 순차적으로 증가하는 관계에 있고, 제 1 전압 내지 제 3 전압은 음의 값이고, 제 4 전압 내지 제 6 전압은 양의 값인 3진법 인버터.

청구항 10

삭제

청구항 11

제 9 항에 있어서,

상기 제 1 스위칭 소자는 PMOS 트랜지스터이고,

상기 제 2 스위칭 소자는 부성 미분 전달 컨덕턴스 특성을 갖는 스위칭 소자로서, 기판, 상기 기판 상에 형성된 절연층, 상기 절연층 상에 형성되고, 서로 이종 접합된 소스 전극 물질층과 반도체 물질층, 상기 소스 전극 물질층과 반도체 물질층 상에 형성된 게이트 산화막, 상기 게이트 산화막 상에 형성된 게이트 전극, 상기 게이트 산화막 상에 형성되며, 상기 소스 전극 물질층과 접하도록 형성된 소스 전극 및 상기 게이트 산화막 상에 형성되며, 게이트 전극 및 소스 전극과 이격되고 상기 반도체 물질층이 위치한 영역에 형성된 드레인 전극을 포함하고, 상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,

상기 입력 데이터가 제 1 전압 내지 제 2 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항은 상기 제 2 스위칭 소자의 채널 저항 보다 작게되어 상기 전원 전압이 상기 출력 데이터로서 출력되고,

상기 입력 데이터가 제 3 전압 내지 제 4 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항과 상기 제 2 스위칭 소자의 채널 저항은 동일 또는 유사하여 상기 전원 전압의 1/2에 해당하는 전압이 상기 출력 데이터로서 출력되고,

상기 입력 데이터가 제 5 전압 내지 제 6 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항은 상기 제 2 스위칭 소자의 채널 저항 보다 크게 되어 접지 전압이 상기 출력 데이터로서 출력되는 것이며,

상기 제 1 전압 내지 제 6 전압은 순차적으로 증가하는 관계에 있고, 제 1 전압 내지 제 3 전압은 음의 값이고, 제 4 전압 내지 제 6 전압은 양의 값인 3진법 인버터.

청구항 12

제 9 항에 있어서,

상기 제 1 스위칭 소자는 NMOS 트랜지스터이고,

상기 제 2 스위칭 소자는 부성 미분 전달 컨덕턴스 특성을 갖는 스위칭 소자로서, 기판, 상기 기판 상에 형성된 게이트 전극, 상기 게이트 전극 상에 형성된 절연층, 상기 절연층 상에 형성된 소스 전극 물질층, 상기 절연층 상에 형성되고 상기 소스 전극 물질층과 이종 접합하도록 형성된 반도체 물질층, 상기 소스 전극 물질층 상에 형성된 소스 전극 및 상기 반도체 물질층 상에 형성된 드레인 전극을 포함하고, 상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,

상기 입력 데이터가 제 1 전압 내지 제 2 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항은 상기 제 2 스위칭 소자의 채널 저항 보다 크게되어 접지 전압이 상기 출력 데이터로서 출력되고,

상기 입력 데이터가 제 3 전압 내지 제 4 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항과 상기 제 2 스위칭 소자의 채널 저항은 동일 또는 유사하여 상기 전원 전압의 1/2에 해당하는 전압이 상기 출력 데이터로서 출력되고,

상기 입력 데이터가 제 5 전압 내지 제 6 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항은 상기 제 2 스위칭 소자의 채널 저항 보다 작게 되어 상기 전원 전압이 상기 출력 데이터로서 출력되는 것이며,

상기 제 1 전압 내지 제 6 전압은 순차적으로 증가하는 관계에 있고, 제 1 전압 내지 제 3 전압은 음의 값이고, 제 4 전압 내지 제 6 전압은 양의 값인 3진법 인버터.

청구항 13

제 9 항에 있어서,

상기 제 1 스위칭 소자는 NMOS 트랜지스터이고,

상기 제 2 스위칭 소자는 부성 미분 전달 컨덕턴스 특성을 갖는 스위칭 소자로서, 기판, 상기 기판 상에 형성된 절연층, 상기 절연층 상에 형성되고, 서로 이종 접합된 소스 전극 물질층과 반도체 물질층, 상기 소스 전극 물질층과 반도체 물질층 상에 형성된 게이트 산화막, 상기 게이트 산화막 상에 형성된 게이트 전극, 상기 게이트 산화막 상에 형성되며, 상기 소스 전극 물질층과 접하도록 형성된 소스 전극 및 상기 게이트 산화막 상에 형성되며, 게이트 전극 및 소스 전극과 이격되고 상기 반도체 물질층이 위치한 영역에 형성된 드레인 전극을 포함하고, 상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,

상기 입력 데이터가 제 1 전압 내지 제 2 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항은 상기 제 2 스위칭 소자의 채널 저항 보다 크게되어 상기 전원 전압이 상기 출력 데이터로서 출력되고,

상기 입력 데이터가 제 2 전압 내지 제 3 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항과 상기 제 2 스위칭 소자의 채널 저항은 동일 또는 유사하여 상기 전원 전압의 1/2에 해당하는 전압이 상기 출력 데이터로서 출력되고,

상기 입력 데이터가 제 3 전압 내지 제 4 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항은 상기 제 2 스위칭 소자의 채널 저항 보다 작게 되어 상기 전원 전압이 상기 출력 데이터로서 출력되는 것이며,

상기 제 1 전압 내지 제 6 전압은 순차적으로 증가하는 관계에 있고, 제 1 전압 내지 제 3 전압은 음의 값이고, 제 4 전압 내지 제 6 전압은 양의 값인 3진법 인버터.

청구항 14

부성 미분 전달컨덕턴스(negative differential transconductance) 특성을 갖는 반도체 소자의 제조 방법에 있어서,

기판 상에 게이트 전극을 형성하는 단계;

상기 게이트 전극 상에 절연층을 형성하는 단계;

상기 절연층 상에 소스 전극 물질층과 반도체 물질층을 형성하되, 서로 이종 접합되도록 형성하는 단계;

상기 소스 전극 물질층 상에 소스 전극을 형성하는 단계 및

상기 반도체 물질층 상에 드레인 전극을 형성하는 단계를 포함하되,

상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,

상기 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이되,

상기 반도체 물질층은 p 형 반도체 물질로 이루어진 것이고,

상기 게이트 전압으로 양의 전압이 인가된 상태에서 상기 양의 전압 값이 감소하여 0에 가까워짐에 따라 상기 반도체 소자에 인가되는 광학신호에 의해 생성되는 전류가 증가하고,

상기 게이트 전압으로 음의 전압이 인가된 상태에서 상기 음의 전압 값이 감소함에 따라 상기 소스 전극 물질층과 상기 반도체 물질층 사이에 전위 장벽이 형성되어 상기 전류가 감소하여 상기 부성 미분 전달컨덕턴스 특성을 나타내는 것인 반도체 소자의 제조 방법.

청구항 15

부성 미분 전달컨덕턴스(negative differential transconductance) 특성을 갖는 반도체 소자의 제조 방법에 있어서,

기판 상에 게이트 전극을 형성하는 단계;

상기 게이트 전극 상에 절연층을 형성하는 단계;

상기 절연층 상에 소스 전극 물질층과 반도체 물질층을 형성하되, 서로 이종 접합되도록 형성하는 단계;

상기 소스 전극 물질층 상에 소스 전극을 형성하는 단계 및

상기 반도체 물질층 상에 드레인 전극을 형성하는 단계를 포함하되,

상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,

상기 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이되,

상기 반도체 물질층은 n 형 반도체 물질로 이루어진 것이고,

상기 게이트 전압으로 음의 전압이 인가된 상태에서 상기 음의 전압 값이 증가하여 0에 가까워짐에 따라 상기 반도체 소자에 인가되는 광학신호에 의해 생성되는 전류가 증가하고,

상기 게이트 전압으로 양의 전압이 인가된 상태에서 상기 양의 전압 값이 증가함에 따라 상기 소스 전극 물질층과 상기 반도체 물질층 사이에 전위 장벽이 형성되어 상기 전류가 감소하여 상기 부성 미분 전달컨덕턴스 특성을 나타내는 것인 반도체 소자의 제조 방법.

청구항 16

부성 미분 전달컨덕턴스(negative differential transconductance) 특성을 갖는 반도체 소자의 제조 방법에 있어서,

기판 상에 절연층을 형성하는 단계;

상기 절연층 상에 소스 전극 물질층과 반도체 물질층을 형성하되, 서로 이종 접합되도록 형성하는 단계;

상기 소스 전극 물질층과 반도체 물질층 상에 게이트 산화막을 형성하는 단계;

상기 게이트 산화막 상에 게이트 전극을 형성하는 단계;

상기 게이트 산화막 상에 상기 소스 전극 물질층과 접하는 소스 전극을 형성하는 단계; 및

상기 게이트 산화막 상에서 상기 반도체 물질층이 위치한 영역, 상기 게이트 전극 및 소스 전극과 이격되도록 드레인 전극을 형성하는 단계;를 포함하되,

상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,

상기 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이되,

상기 반도체 물질층은 p 형 반도체 물질로 이루어진 것이고,

상기 게이트 전압으로 양의 전압이 인가된 상태에서 상기 양의 전압 값이 감소하여 0에 가까워짐에 따라 상기 반도체 소자에 인가되는 광학신호에 의해 생성되는 전류가 증가하고,

상기 게이트 전압으로 음의 전압이 인가된 상태에서 상기 음의 전압 값이 감소함에 따라 상기 소스 전극 물질층과 상기 반도체 물질층 사이에 전위 장벽이 형성되어 상기 전류가 감소하여 상기 부성 미분 전달컨덕턴스 특성을 나타내는 것인 반도체 소자의 제조 방법.

청구항 17

부성 미분 전달컨덕턴스(negative differential transconductance) 특성을 갖는 반도체 소자의 제조 방법에 있어서,

기판 상에 절연층을 형성하는 단계;

상기 절연층 상에 소스 전극 물질층과 반도체 물질층을 형성하되, 서로 이종 접합되도록 형성하는 단계;

상기 소스 전극 물질층과 반도체 물질층 상에 게이트 산화막을 형성하는 단계;

상기 게이트 산화막 상에 게이트 전극을 형성하는 단계;

상기 게이트 산화막 상에 상기 소스 전극 물질층과 접하는 소스 전극을 형성하는 단계; 및

상기 게이트 산화막 상에서 상기 반도체 물질층이 위치한 영역, 상기 게이트 전극 및 소스 전극과 이격되도록

드레인 전극을 형성하는 단계;를 포함하되,

상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,

상기 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이되,

상기 반도체 물질층은 n 형 반도체 물질로 이루어진 것이고,

상기 게이트 전압으로 음의 전압이 인가된 상태에서 상기 음의 전압 값이 증가하여 0에 가까워짐에 따라 상기 반도체 소자에 인가되는 광학신호에 의해 생성되는 전류가 증가하고,

상기 게이트 전압으로 양의 전압이 인가된 상태에서 상기 양의 전압 값이 증가함에 따라 상기 소스 전극 물질층과 상기 반도체 물질층 사이에 전위 장벽이 형성되어 상기 전류가 감소하여 상기 부성 미분 전달컨덕턴스 특성을 나타내는 것인 반도체 소자의 제조 방법.

발명의 설명

기술 분야

[0001] 본 발명은 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자 및 그 제조 방법에 관한 것이다.

배경 기술

[0002] 기존 2진법 논리회로 기반 컴퓨터는 대용량 정보처리를 위해 수많은 소자와 도선이 집적되어야 하며, 이로 인해 전력소모와 발열량이 굉장히 크다. 회로 구동 시 소모되는 전력을 줄이기 위해 다진법 논리회로 기술과 관련된 연구가 전 세계적으로 진행되고 있다. 다진법 논리회로란 “0”과 “1”을 사용하는 기존 2진법 체계를 넘어서서, “0”, “1”, “2”와 같이 3개 이상의 논리상태의 표현이 가능한 회로를 의미한다. 3진법 이상을 이해할 수 있는 논리회로 기반의 컴퓨팅 기술을 활용하면, 동일한 정보처리 기능을 더 적은 수의 소자 및 도선을 사용하여 적은 소비전력으로 수행할 수 있다.

[0003] 이와 같은, 다진법 반도체 소자는 특정 전압 구간에서 전압이 증가함에도 불구하고 전류가 감소하여 마치 여러 개의 문턱전압을 갖는 다이오드 특성을 보인다. 따라서 다진법 반도체 소자를 이용하여 다진법 논리회로를 구현할 수 있다. 이러한 다진법 반도체 소자는 일반적으로 에사키다이오드(Esaki diode), 공명터널소자(resonant tunneling diode), 단전자 트랜지스터(single electron transistor) 등에서 관찰되는 것으로 알려져 있다. 여기서 에사키다이오드는 고농도로 도핑된 PN접합을 기반으로 밴드간 터널링 현상을 통해 부성미분저항(negative differential resistance, NDR) 특성이 나타나기 때문에 2개 이상의 전류 피크를 얻기 어렵다.

[0004] 한편, 2개 이상의 전류 피크를 얻을 수 있는 소자로써 공명터널소자 및 단전자 트랜지스터 등이 있다. 공명터널소자는 채널 층에 형성된 특정 에너지 준위의 개수에 따라 전류 피크의 수가 결정되기 때문에 다중 전류 피크를 형성할 수 있지만, 공정이 매우 복잡한 단점이 있다. 단전자 트랜지스터도 공명터널소자와 비슷하게 다중 전류 피크를 확보할 수 있으나, 10nm 이하의 매우 작은 양자점을 형성시켜야 하기 때문에 공정이 매우 어려우며, 극저온에서만 부성미분저항 특성이 관찰되어, 회로에 적용하기 어렵다는 문제가 있다.

[0005] 이와 관련하여, 선행기술인 한국공개특허 제 2015-0056372호(발명의 명칭: 분리된 정션 컨택을 갖는 그래핀 소자 및 그 제조 방법)는 오프시 전류 특성이 향상되도록 분리된 정션 컨택을 갖는 그래핀 소자 및 그 제조 방법에 대해 개시하고 있다.

발명의 내용

해결하려는 과제

[0006] 본 발명은 전술한 문제점을 해결하기 위하여, 채널층과 소스 전극 사이의 전위장벽을 조절하여 빛이 소자에 조사되었을 때, 부성 미분 전달컨덕턴스 특성을 갖는 소자를 제작하는 방법을 제공하고자 한다. 또한, 제작된 부성 미분 전달컨덕턴스 특성을 갖는 소자와 p 또는 n채널 트랜지스터를 이용하여 2개의 소자로 3진법 인버터 회로를 구현하는 방법을 제공하고자 한다.

[0007] 다만, 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 더 존재할 수 있다.

과제의 해결 수단

- [0008] 상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 부성 미분 전달컨덕턴스(negative differential transconductance) 특성을 갖는 반도체 소자는 기판, 기판 상에 형성된 게이트 전극, 게이트 전극 상에 형성된 절연층, 절연층 상에 형성된 소스 전극 물질층, 절연층 상에 형성되고, 소스 전극 물질층과 이중 접합하도록 형성된 반도체 물질층, 소스 전극 물질층 상에 형성된 소스 전극 및 반도체 물질층 상에 형성된 드레인 전극을 포함하되, 소스 전극 물질층은 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고, 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이다.
- [0009] 또한, 본 발명의 일 실시예에 따른 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자는 기판, 기판 상에 형성된 절연층, 절연층 상에 형성되고, 서로 이중 접합된 소스 전극 물질층과 반도체 물질층, 소스 전극 물질층과 반도체 물질층 상에 형성된 게이트 산화막, 게이트 산화막 상에 형성된 게이트 전극, 게이트 산화막 상에 형성되며, 소스 전극 물질층과 접하도록 형성된 소스 전극 및 게이트 산화막 상에 형성되며, 게이트 전극 및 소스 전극과 이격되고 반도체 물질층이 위치한 영역에 형성된 드레인 전극을 포함하고, 소스 전극 물질층은 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고, 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이다.
- [0010] 본 발명의 다른 실시예에 따른 3가지 논리 상태를 출력할 수 있는 3진법 인버터는 전원 전압과 접지 단자 사이에 직렬 접속된 제 1 스위칭 소자 및 제 2 스위칭 소자를 포함하되, 제 1 스위칭 소자 및 제 2 스위칭 소자의 게이트 전극으로는 입력 데이터가 인가되고, 제 1 스위칭 소자 및 제 2 스위칭 소자의 접속 노드로는 출력 데이터가 출력되며, 제 1 스위칭 소자 및 제 2 스위칭 소자 중 어느 하나는 입력 데이터에 따라 2가지 범위의 채널 저항을 갖는 반도체 소자이고, 나머지 하나는 입력 데이터에 따라 부성 미분 전달 컨덕턴스 특성을 나타내어, 3가지 범위의 채널 저항을 갖는 반도체 소자인 것이다.
- [0011] 본 발명의 또 다른 실시예에 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 제조 방법은 기판 상에 게이트 전극을 형성하는 단계, 게이트 전극 상에 절연층을 형성하는 단계, 절연층 상에 소스 전극 물질층과 반도체 물질층을 형성하되, 서로 이중 접합되도록 형성하는 단계, 소스 전극 물질층 상에 소스 전극을 형성하는 단계 및 반도체 물질층 상에 드레인 전극을 형성하는 단계를 포함하되, 소스 전극 물질층은 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고, 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이다.
- [0012] 또한, 본 발명의 또 다른 실시예에 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 제조 방법은 기판 상에 절연층을 형성하는 단계, 절연층 상에 소스 전극 물질층과 반도체 물질층을 형성하되, 서로 이중 접합되도록 형성하는 단계, 소스 전극 물질층과 반도체 물질층 상에 게이트 산화막을 형성하는 단계, 게이트 산화막 상에 게이트 전극을 형성하는 단계, 게이트 산화막 상에 상기 소스 전극 물질층과 접하는 소스 전극을 형성하는 단계 및 게이트 산화막 상에서 반도체 물질층이 위치한 영역, 게이트 전극 및 소스 전극과 이격되도록 드레인 전극을 형성하는 단계를 포함하되, 소스 전극 물질층은 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고, 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이다.

발명의 효과

- [0013] 본 발명의 일 실시예는 게이트 전압을 통해 일함수를 조절할 수 있는 물질과 밴드갭을 갖는 반도체 물질을 이중 접합하여 쉽게 부성 미분 전달컨덕턴스 특성을 갖는 소자를 구현하는 방법을 제공할 수 있다. 또한, 부성 미분 전달컨덕턴스 특성을 갖는 소자와 p 또는 n채널 트랜지스터를 직렬로 연결하여 2개의 소자만으로 3개의 논리상태를 표현하는 3진법 인버터 회로를 구현할 수 있다. 이로 인해, 본 발명을 활용하여 기존의 고집적 전자회로에 필요한 소자의 개수를 획기적으로 줄일 수 있다.

도면의 간단한 설명

- [0014] 도 1은 본 발명의 일 실시예에 따른 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 단면도이다.
- 도 2는 본 발명의 다른 실시예에 따른 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 단면도이다.
- 도 3은 도 1의 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 제작 방법을 설명하기 위한 순서도이다.
- 도 4는 도 3의 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 제작 방법을 상세하게 설명하기 위한 세부

과정을 도시한 도면이다.

도 5는 도 2의 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 제작 방법을 설명하기 위한 순서도이다.

도 6은 도 5의 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 제작 방법을 상세하게 설명하기 위한 세부 과정을 도시한 도면이다.

도 7은 본 발명의 일 실시예에 따른 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 광학 현미경 사진을 도시한 것이다.

도 8은 도 7의 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 특성을 설명하기 위한 전기적 측정 결과를 도시한 도면이다.

도 9는 본 발명의 일 실시예에 따른 이중 접합된 소스 전극 물질층과 반도체 물질층의 동작 원리를 설명하기 위한 도면이다.

도 10은 본 발명의 일 실시예에 따른 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자인 3가지 논리 상태를 출력할 수 있는 3진법 인버터를 도시한 도면이다.

도 11은 도 10의 3가지 논리 상태를 출력할 수 있는 3진법 인버터의 특성을 설명하기 위한 전기적 측정 결과를 도시한 도면이다.

발명을 실시하기 위한 구체적인 내용

[0015] 아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

[0016] 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미하며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

[0017] 도 1은 본 발명의 일 실시예에 따른 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 단면도이다.

[0018] 이하에서 설명하고자 하는 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자는 본 발명의 하나의 다른 예에 불과하며, 구성 요소들을 기초로 하여 여러 가지 변형이 가능하다.

[0019] 도 1에 도시된 바와 같이, 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자는 기판(100), 기판(100) 상에 형성된 게이트 전극(104), 게이트 전극(104) 상에 형성된 절연층(102), 절연층(102) 상에 형성된 소스 전극 물질층(200), 절연층(102) 상에 형성되고, 소스 전극 물질층(200)과 이중 접합하도록 형성된 반도체 물질층(300), 소스 전극 물질층(200) 상에 형성된 소스 전극(400) 및 반도체 물질층(300) 상에 형성된 드레인 전극(402)을 포함한다. 이때, 소스 전극 물질층(200)은 게이트 전극(104)을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고, 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이다. 서로 이중 접합된 소스 전극 물질층(200)과 반도체 물질층(300)은, 도 1의 (a)에 도시된 바와 같이, 소스 전극 물질층(200)과 반도체 물질층(300)이 동일한 높이를 가지며 수직 접촉하도록 형성될 수 있다. 다른 예로, 도 1의 (b)에 도시된 바와 같이, 반도체 물질층(300)이 소스 전극 물질층(200)의 상부면의 일 영역을 커버하면서 소스 전극 물질층(200)과 수직 접촉하도록 형성될 수 있다.

[0020] 일 실시예로서, 반도체 물질층(300)은 p 형 반도체 물질로 이루어진 것이고, 게이트 전압으로 양의 전압이 인가된 상태에서 그 값이 감소하여 0에 가까워짐에 따라 반도체 소자에 인가되는 광학신호에 의해 생성되는 전류가 증가하고, 게이트 전압으로 음의 전압이 인가된 상태에서 그 값이 감소함에 따라 소스 전극 물질층(200)과 반도체 물질층(300) 사이에 전위 장벽이 형성되어 전류가 감소하여 부성 미분 전달컨덕턴스 특성을 나타낼 수 있다. 이와 같은, 부성 미분 전달컨덕턴스 특성에 대한 상세한 설명은 도 7 내지 도9를 참조하여 후술하도록 한다.

[0021] 다른 실시예로서, 반도체 물질층(300)은 n 형 반도체 물질로 이루어진 것이고, 게이트 전압으로 음의 전압이 인

가된 상태에서 그 값이 증가하여 0에 가까워짐에 따라 반도체 소자에 인가되는 광학신호에 의해 생성되는 전류가 증가하고, 게이트 전압으로 양의 전압이 인가된 상태에서 그 값이 증가함에 따라 소스 전극 물질층(200)과 반도체 물질층(300) 사이에 전위 장벽이 형성되어 전류가 감소하여 부성 미분 전달컨덕턴스 특성을 나타낼 수 있다.

[0022] 도 2는 본 발명의 다른 실시예에 따른 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 단면도이다.

[0023] 도 2를 참조하면 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자는 기판(100), 기판(100) 상에 형성된 절연층(102a), 절연층(102a) 상에 형성되고, 서로 이종 접합된 소스 전극 물질층(200a)과 반도체 물질층(300a), 소스 전극 물질층(200a)과 반도체 물질층(300a) 상에 형성된 게이트 산화막(140), 게이트 산화막(140) 상에 형성된 게이트 전극(104a), 게이트 산화막(140) 상에 형성되며, 소스 전극 물질층(200a)과 접하도록 형성된 소스 전극(400a) 및 게이트 산화막(140) 상에 형성되며, 게이트 전극(104a) 및 소스 전극(400a)과 이격되고 반도체 물질층(300a)이 위치한 영역에 형성된 드레인 전극(402a)을 포함한다. 소스 전극 물질층(200a)은 게이트 전극(104a)을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고, 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것일 수 있다. 예시적으로, 서로 이종 접합된 소스 전극 물질층(200a)과 반도체 물질층(300a)의 형상은 일 예로, 도 2의 (a)에 도시된 바와 같이, 반도체 물질층(300a)과 소스 전극 물질층(200a)이 동일한 높이를 가지며 수직 접촉하도록 형성될 수 있다. 다른 예로, 도 2의 (b)에 도시된 바와 같이, 소스 전극 물질층(200a)이 반도체 물질층(300a)의 상부면의 일 영역을 커버하면서 반도체 물질층(300a)과 수직 접촉하도록 형성될 수 있다.

[0024] 일 실시예로서, 반도체 물질층(300a)은 p 형 반도체 물질로 이루어진 것이고, 게이트 전압으로 양의 전압이 인가된 상태에서 그 값이 감소하여 0에 가까워짐에 따라 반도체 소자에 인가되는 광학신호에 의해 생성되는 전류가 증가하고, 게이트 전압으로 음의 전압이 인가된 상태에서 그 값이 감소함에 따라 소스 전극 물질층(200a)과 반도체 물질층(300a) 사이에 전위 장벽이 형성되어 전류가 감소하여 부성 미분 전달컨덕턴스 특성을 나타낼 수 있다.

[0025] 다른 실시예로서, 반도체 물질층(300a)은 n 형 반도체 물질로 이루어진 것이고, 게이트 전압으로 음의 전압이 인가된 상태에서 그 값이 증가하여 0에 가까워짐에 따라 반도체 소자에 인가되는 광학신호에 의해 생성되는 전류가 증가하고, 게이트 전압으로 양의 전압이 인가된 상태에서 그 값이 증가함에 따라 소스 전극 물질층(200a)과 반도체 물질층(300a) 사이에 전위 장벽이 형성되어 전류가 감소하여 부성 미분 전달컨덕턴스 특성을 나타낼 수 있다.

[0026] 이하에서는 본 발명의 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 제작 방법에 대하여 구체적으로 설명하도록 한다.

[0027] 도 3은 도 1의 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 제작 방법을 설명하기 위한 순서도이다.

[0028] 도 4는 도 3의 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 제작 방법을 상세하게 설명하기 위한 세부 과정을 도시한 도면이다.

[0029] 도 3 및 도 4를 참조하면 본 발명의 일 실시예에 따른 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 제조 방법은 기판(100) 상에 게이트 전극(104)을 형성하는 단계(S110), 게이트 전극(104) 상에 절연층(102)을 형성하는 단계(S120), 절연층(102) 상에 소스 전극 물질층(200)과 반도체 물질층(300)을 형성하되, 서로 이종 접합되도록 형성하는 단계(S130), 소스 전극 물질층(200) 상에 소스 전극(400)을 형성하는 단계(S140) 및 반도체 물질층(300) 상에 드레인 전극(402)을 형성하는 단계(S150)를 포함한다. 이때, 소스 전극 물질층(200)은 게이트 전극(104)을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고, 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타낸 것일 수 있다.

[0030] 예시적으로, 도 3 및 도 4를 참조하여 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 제조 방법을 설명하면, 도 4의 (a)에 도시된 바와 같이, S110 단계에서, 기판(100) 상에 게이트 전극(104)을 형성한다. 일 예로, 기판(100)은 이산화규소(SiO_2), 산화알루미늄(Al_2O_3), 산화하프늄(HfO_2)와 같은 절연층이 성장 또는 증착된 실리콘(Si), 저마늄(Ge) 기판, 유리(glass), PET 필름 중 적어도 하나로 이루어질 수 있으나 이에 한정된 것은 아니다.

[0031] 게이트 전극(104)은 티타늄(Ti), 백금(Pt), 금(Au), 팔라듐(Pd), 크롬(Cr), 몰리브덴(Mo), 초두랄루민(Sd) 등으로 이루어질 수 있으며, 이외에도 전도성을 갖는 모든 물질을 사용할 수 있다. 이러한 게이트 전극(104)은 전

자 빔 증착법 (e-beam evaporation), 열 증착법(thermal evaporator), 스퍼터링(sputtering) 등을 이용하여 형성될 수 있으나 이에 한정되지 않는다.

[0032] 이어서, 도 4의 (b)에 도시된 바와 같이, S120 단계에서, 게이트 전극(104) 상에 절연층(102)을 형성한다. 절연층(102)은 수 nm부터 수백 μm 까지 다양한 두께로 형성될 수 있으며, 이산화규소(SiO_2), 산화알루미늄(Al_2O_3), 산화하프늄(HfO_2)과 같은 물질을 게이트 전극(104) 상에 전자 빔 증착법(e-beam evaporation), 원자층 증착법(atomic layer deposition) 등을 이용하여 성장 성장 또는 증착하여 형성할 수 있다.

[0033] 다음으로, 도 4의 (c)에 도시된 바와 같이, S130단계에서, 소스 전극 물질층(200)과 반도체 물질층(300)을 형성하되, 서로 이종 접합되도록 형성한다. 이와 같이, 이종 접합되도록 형성하는 방법으로는 수평성장법이 대표적이며, 그 이외에 수직성장법, 물리적 전사기술, 폴리디메틸실록산(PDMS, Polydimethylsiloxane) 혹은 폴리 메틸 메타크릴레이트(PMMA, Poly(methylmethacrylate)) 등 투명하고 접착력을 지니는 물질을 이용한 전사기술 등에 의해 형성될 수 있다. 일 예로, 도 1의 (a)에 도시된 바와 같이, 소스 전극 물질층(200)과 반도체 물질층(300)이 동일한 높이를 가지며 수직 접촉하도록 형성될 수 있다. 다른 예로, 도 1의 (b)에 도시된 바와 같이, 반도체 물질층(300)이 소스 전극 물질층(200)의 상부면의 일 영역을 커버하면서 소스 전극 물질층(200)과 수직 접촉하도록 형성될 수 있다.

[0034] S130단계에서, 절연층(102) 상에 소스 전극 물질층(200)을 먼저 형성할 수 있으나 이에 한정되지 않으며, 반도체 물질층(300)을 절연층(102) 상에 먼저 형성한 후에 반도체 물질층(300)과 이종 접합되도록 소스 전극 물질층(200)을 형성할 수 도 있다.

[0035] 이러한 소스 전극 물질층(200)은 게이트 전압을 통해 일함수를 조절할 수 있는 물질이다. 이와 같은 소스 전극 물질층(200)의 물질은 바람직하게, 그래핀(Graphene)일 수 있으며, 이외에 게이트 전압을 통해 일함수를 조절할 수 있는 특성을 지니는 물질을 모두 포함할 수 있다. 소스 전극 물질층(200)을 형성하는 방법으로는 저기압 화학기상증착법(low-pressure chemical vapor deposition), 플라즈마 향상 화학기상증착법(plasma-enhanced chemical vapor deposition)과 같은 화학기상증착법이 대표적이며, 이를 포함하여 테이프를 이용한 박리법, 폴리머를 이용한 전사 방법, 용액형성기법(solution-process) 등에 의하여 형성될 수 있으며, 이에 한정되지 않는다.

[0036] 이어서, 소스 전극 물질층(200)과 서로 이종 접합되도록 반도체 물질층(300)을 형성한다. 예시적으로, 반도체 물질층(300)은 바람직하게, 실리콘(Si) 및 저마늄(Ge) 등의 반도체 물질로 이루어질 수 있다. 이외에 III-V 족 화합물 반도체, 산화물 반도체, 폴리머 반도체, 혹은 2차원 반도체 물질인 전이금속 칼코겐 화합물(transition metal dichalcogenide), 흑린(black phosphorus) 등의 반도체 물질을 사용할 수 있다. 또한 반도체 물질(300)을 형성하는 방법은 저기압 화학기상증착법(low-pressure chemical vapor deposition), 플라즈마 향상 화학기상증착법(plasma-enhanced chemical vapor deposition)과 같은 화학기상증착법이 대표적이며, 이를 포함하여 테이프를 이용한 박리법, 폴리머를 이용한 전사 방법, 용액형성기법(solution-process) 등에 의하여 형성될 수 있으며, 이에 한정되지 않는다.

[0037] 다음으로, 도 4의 (d)에 도시된 바와 같이, S140단계에서 소스 전극 물질층(200) 상에 소스 전극(400)을 형성하고, 도 4의 (e)에 도시된 바와 같이, S150단계에서, 반도체 물질층(300) 상에 드레인 전극(402)을 형성할 수 있다. 일 예로, 소스 전극(400) 및 드레인 전극(402)을 형성하는 방법으로는 포토레지스트(photoresist)를 이용하는 마스크 얼라이너(mask aligner), 전자빔 식각(e-beam lithography), 스테퍼(stepper) 등 전극 패턴을 형성할 수 있는 모든 방법을 포함할 수 있다. 이외에 전자빔 증착(e-beam evaporation), 열 증착법(thermal deposition), 물리 증착법(PVD, physical vapor deposition) 등의 사용되는 금속 물질을 증착하는 방법을 포함할 수 있다.

[0038] 또한, 소스 전극(400) 및 드레인 전극(402)의 물질은 티타늄(Ti), 백금(Pt), 금(Au), 팔라듐(Pd), 크롬(Cr), 몰리브덴(Mo), 초두랄루민(Sd) 등으로 이루어진 게이트 전극(104)의 게이트 전압에 의해 일함수가 조절이 가능한 소스 전극 물질층(200) 및 밴드갭을 갖는 반도체 물질층(300)과 접촉할 수 있는 모든 전극 물질을 포함할 수 있다.

[0039] 추가적으로, 도 4의 (e)에 도시된 바와 같이, 제작된 소자에 광학신호를 인가하여 부성 미분 전달컨덕턴스 특성을 확보할 수 있다. 인가된 광학신호의 파장은 자외선, 가시광선, 적외선 등과 같이 빛의 모든 영역의 파장을 포함하며, 빛의 세기는 1pW에서 1mW까지 포함할 수 있다. 또한, 소자에 주입하는 빛으로는 수소-네온 레이저가 대표적이며, 이외에 루비 레이저, 아르곤 레이저, 이산화탄소 레이저, 다이오드 레이저, 엑시머 레이저 등 일정

한 과정 및 세기를 지니는 빛을 내는 기계를 모두 포함할 수 있다.

- [0040] 이하에서는 상술한 도 3 및 도 4에 도시된 구성 중 동일한 기능을 수행하는 구성의 경우 설명을 생략하기로 한다.
- [0041] 도 5는 도 2의 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 제작 방법을 설명하기 위한 순서도이다.
- [0042] 도 6은 도 5의 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 제작 방법을 상세하게 설명하기 위한 세부 과정을 도시한 도면이다.
- [0043] 도 5 및 도 6을 참조하면 본 발명의 다른 실시예에 따른 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 제조 방법은 기판(100) 상에 절연층(102a)을 형성하는 단계(S210), 절연층(102a) 상에 소스 전극 물질층(200a)과 반도체 물질층(300a)을 형성하되, 서로 이종 접합되도록 형성하는 단계(S220), 소스 전극 물질층(200a)과 반도체 물질층(300a) 상에 게이트 산화막(140)을 형성하는 단계(S230), 게이트 산화막(140) 상에 게이트 전극(104a)을 형성하는 단계(S240), 게이트 산화막(140) 상에 소스 전극 물질층(200a)과 접하는 소스 전극(400a)을 형성하는 단계(S250) 및 게이트 산화막(140) 상에서 반도체 물질층(300a)이 위치한 영역의 상부에, 게이트 전극(104a) 및 소스 전극(400a)과 이격되도록 드레인 전극(402a)을 형성하는 단계(S260)를 포함한다., 소스 전극 물질층(200a)은 게이트 전극(104a)을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고, 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것일 수 있다.
- [0044] 예시적으로, 도 5 및 도 6을 참조하여 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 제조 방법을 설명하면, 도 6의 (a)에 도시된 바와 같이, S210 단계에서, 기판(100) 상에 절연층(102a)을 형성할 수 있다.
- [0045] 이어서, 도 6의 (b)에 도시된 바와 같이, S220단계에서, 절연층(102a) 상에 소스 전극 물질층(200a)과 반도체 물질층(300a)을 형성하되, 서로 이종 접합되도록 형성할 수 있다. 이와 같이, 이종 접합되도록 형성하는 방법으로는 수평성장법이 대표적이며, 그 이외에 수직성장법, 물리적 전사기술, 폴리디메틸실록산(PDMS, Polydimethylsiloxane) 혹은 폴리 메틸 메타크릴레이트(PMMA, Poly(methylmethacrylate)) 등 투명하고 접착력을 지니는 물질을 이용한 전사기술 등에 의해 형성될 수 있다. 일 예로, 도 2의 (a)에 도시된 바와 같이, 반도체 물질층(300a)과 소스 전극 물질층(200a)이 동일한 높이를 가지며 수직 접촉하도록 형성될 수 있다. 다른 예로, 도 2의 (b)에 도시된 바와 같이, 소스 전극 물질층(200a)이 반도체 물질층(300a)의 상부면의 일 영역을 커버하면서 반도체 물질층(300a)과 수직 접촉하도록 형성될 수 있다.
- [0046] S220단계에서, 절연층(102a) 상에 반도체 물질층(300a)을 먼저 형성할 수 있으나 이에 한정되지 않으며, 소스 전극 물질층(200a)을 절연층(102a) 상에 먼저 형성한 후에 소스 전극 물질층(200a)과 이종 접합되도록 반도체 물질층(300a)을 형성할 수도 있다.
- [0047] 이러한 반도체 물질층(300a)은 반도체 물질층(300)은 바람직하게, 실리콘(Si) 및 저마늄(Ge) 등의 반도체 물질로 이루어질 수 있다. 이외에 III-V 족 화합물 반도체, 산화물 반도체, 폴리머 반도체, 혹은 2차원 반도체 물질인 전이금속 칼코겐 화합물(transition metal dichalcogenide), 흑린(black phosphorus) 등의 반도체 물질을 사용할 수 있다. 또한 반도체 물질(300a)을 형성하는 방법은 저기압 화학기상증착법(low-pressure chemical vapor deposition), 플라즈마 향상 화학기상증착법(plasma-enhanced chemical vapor deposition)과 같은 화학기상증착법이 대표적이며, 이를 포함하여 테이프를 이용한 박리법, 폴리머를 이용한 전사 방법, 용액형성기법(solution-process) 등에 의하여 형성될 수 있으며, 이에 한정되지 않는다.
- [0048] 이어서, 반도체 물질층(300a)과 서로 이종 접합되도록 소스 전극 물질층(200a)을 형성할 수 있다. 즉, 밴드갭을 가지며, 게이트 전압에 의해 일함수를 조절할 수 있는 소스 전극 물질층(200a)은 반도체 물질층(300a)과 수직으로 접촉하도록 형성될 수 있다. 예시적으로, 소스 전극 물질층(200a)은 게이트 전압을 통해 일함수를 조절할 수 있는 물질일 수 있다. 이와 같은 소스 전극 물질층(200)의 물질은 바람직하게, 그래핀(Graphene)일 수 있으며, 이외에 게이트 전압을 통해 일함수를 조절할 수 있는 특성을 지니는 물질을 모두 포함할 수 있다. 소스 전극 물질층(200)을 형성하는 방법으로는 저기압 화학기상증착법(low-pressure chemical vapor deposition), 플라즈마 향상 화학기상증착법(plasma-enhanced chemical vapor deposition)과 같은 화학기상증착법이 대표적이며, 이를 포함하여 테이프를 이용한 박리법, 폴리머를 이용한 전사 방법, 용액형성기법(solution-process) 등에 의하여 형성될 수 있으며, 이에 한정되지 않는다.
- [0049] 다음으로, 도 6의 (c)에 도시된 바와 같이, S230단계에서, 소스 전극 물질층(200a)과 반도체 물질층(300a) 상에 게이트 산화막 및 절연체(140)를 형성할 수 있다. 이러한 산화막 및 절연체(140)로는 이산화규소(SiO₂), 산화

알루미늄(Al_2O_3), 산화하프늄(HfO_2), 이온-겔 (ion-gel), h-BN 등이 사용될 수 있으며, 이외에 게이트 전압을 인가하는 데에 사용할 수 있는 절연체를 모두 포함할 수 있다. 산화막 및 절연체(140)를 형성하는 방법으로는 e-beam 증발법 (e-beam evaporation), 열 증발법(thermal evaporation), 화학기상증착법 (chemical vapor deposition), 스퍼터링 (sputtering), 원자층 증착법(atomic layer deposition) 등에 의하여 형성될 수 있으며, 이에 한정되지 않는다.

[0050] 이어서, 도 6의 (d)에 도시된 바와 같이, S240 단계에서, 게이트 산화막(140) 상에 게이트 전극(104a)을 형성한다. 게이트 전극(104a)은 티타늄(Ti), 백금(Pt), 금(Au), 팔라듐(Pd), 크롬(Cr), 몰리브덴(Mo), 초두랄루민(Sd) 등으로 이루어질 수 있으며, 이외에도 전도성을 갖는 모든 물질로 이루어질 수 있다. 다음으로, 도 6의 (e)에 도시된 바와 같이, S250단계에서, 게이트 산화막(140) 상에 소스 전극 물질층(200a)과 접하는 소스 전극(400a)을 형성할 수 있다. 이어서, 도 6의 (f)에 도시된 바와 같이, S260 단계에서, 게이트 산화막(140) 상에서 반도체 물질층(300a)이 위치한 영역의 상부에, 게이트 전극(104a) 및 소스 전극(400a)과 이격되도록 드레인 전극(402a)을 형성할 수 있다. 이에 따라, 소스 전극(400a)과 드레인 전극(402a) 사이에 게이트 전극(104a)이 위치하는 형상을 갖게된다.

[0051] 추가적으로, 도 6의 (f)에 도시된 바와 같이, 제작된 소자에 광학신호를 인가하여 부성 미분 전달컨덕턴스 특성을 확보할 수 있다. 인가된 광학신호의 파장은 자외선, 가시광선, 적외선 등과 같이 빛의 모든 영역의 파장을 포함하며, 빛의 세기는 1pW에서 1mW까지 포함할 수 있다.

[0052] 이하에서는 도 7 내지 도 9를 참조하여 2차원 물질을 기반으로 한 부성 미분 전달컨덕턴스 특성을 갖는 소자의 동작 원리를 설명하도록 한다.

[0053] 도 7은 본 발명의 일 실시예에 따른 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 광학 현미경 사진을 도시한 것이다.

[0054] 도 8은 도 7의 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 특성을 설명하기 위한 전기적 측정 결과를 도시한 도면이다.

[0055] 도 9는 본 발명의 일 실시예에 따른 이중 접합된 소스 전극 물질층과 반도체 물질층의 동작 원리를 설명하기 위한 도면이다.

[0056] 도 7은 본 발명의 일 실시예에 따라 제작된 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자의 광학 현미경 사진이다. 소스 전극 물질층(200, 200a)은 게이트 전압에 의해 일함수를 조절할 수 있는 2차원 물질 중 그래핀(Graphene)을 사용하였고, 반도체 물질층(300, 300a)은 2차원 반도체 물질 중 이셀레늄화텅스텐(WSe_2)를 사용하였다. 예시적으로 그래핀은 화학증착법을 통해 형성되었으며, 이셀레늄화텅스텐은 테이프를 이용한 물리적 박리법을 이용하여 기판 상에 전사되었다. 형성된 이셀레늄화텅스텐은 물리적 전사 기법을 활용하여 그래핀 상에 수직전사 되었다. 다음으로, 형성된 그래핀-이셀레늄화텅스텐 이중접합 구조에 컨택 얼라이너(contact aligner) 기법을 활용하여 소스 전극(400, 400a)과 드레인 전극(402, 402a)을 형성하였다.

[0057] 도 8은 형성된 그래핀-이셀레늄화텅스텐 층(소스 전극 물질층, 반도체 물질층)에 일정한 드레인 전압을 인가한 후, 게이트 전압(V)을 30V 부터 -30V 까지 인가하여 전류(A)를 측정한 결과를 나타낸 것이다. 이와 같은 조건에 520nm 파장(λ)의 레이저(Laser)를 소자의 표면에 주입하여 전기측정을 한 결과, 그래핀-이셀레늄화텅스텐 이중접합 기반 소자에서 게이트 전압(V)이 음의 방향으로 증가함에도 불구하고, 전류(A)가 감소하는 부성 미분 전달컨덕턴스 특성이 확인되었다.

[0058] 이셀레늄화텅스텐은 p형 반도체로 대체될 수 있으며, 그래핀-p형 반도체 이중접합 기반 소자의 동작원리를 도 9를 참조하여 설명하도록 한다.

[0059] 도 9를 참조하면, 양의 게이트 전압이 인가된 경우, 인가된 광학신호에 의해 생성된 전자와 정공이 각각 소스(그래핀)와 드레인(금속) 전극에서 수집된다. 인가된 게이트 전압이 감소함에 따라, 채널에 강한 전기장이 형성되어, 광학신호에 의해 생성된 전자와 정공이 더 많이 수집되며, 전류가 증가하게 된다. 음의 게이트 전압이 인가된 경우, 소스(그래핀)와 채널(p형 반도체) 사이에 전위장벽이 형성된다. 이 전위장벽으로 인해, 광학신호에 의해 생성된 전자는 더 이상 소스(그래핀) 전극에서 수집될 수 없게 되며, 따라서 게이트 전압이 음의 방향으로 증가함에도 불구하고, 전류가 감소하는 현상이 관찰된다.

[0060] 반대로, 그래핀-n형 반도체 이중접합 기반 소자의 동작 원리를 설명하면, 음의 게이트 전압이 인가된 경우, 인가된 광학신호에 의해 생성된 전자와 정공이 각각 드레인(금속)과 소스(그래핀) 전극에서 수집된다. 인가된 게

이트 전압이 증가함에 따라, 채널에 강한 전기장이 형성되어, 광학신호에 의해 생성된 전자와 정공이 더 많이 수집되며, 전류가 증가하게 된다. 양의 게이트 전압이 인가된 경우, 소스(그래핀)와 채널(n형 반도체) 사이에 전위장벽이 형성된다. 이 전위장벽으로 인해, 광학신호에 의해 생성된 정공은 더 이상 소스(그래핀) 전극에서 수집될 수 없게 되며, 따라서 게이트 전압이 양의 방향으로 증가함에도 불구하고, 전류가 감소하는 현상이 관찰된다.

[0061] 이하에서는 본 발명의 일 실시예에 따른 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자인 3가지 논리 상태를 출력할 수 있는 3진법 인버터에 대하여 설명하도록 한다.

[0062] 도 10은 본 발명의 일 실시예에 따른 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자인 3가지 논리 상태를 출력할 수 있는 3진법 인버터를 도시한 도면이다.

[0063] 도 11은 도 10의 3가지 논리 상태를 출력할 수 있는 3진법 인버터의 특성을 설명하기 위한 전기적 측정 결과를 도시한 도면이다.

[0064] 도 10을 참조하면, 3가지 논리 상태를 출력할 수 있는 3진법 인버터(1)는 전원 전압(30)과 접지 단자(40) 사이에 직렬 접속된 제 1 스위칭 소자(10) 및 제 2 스위칭 소자(20)를 포함하되, 제 1 스위칭 소자(10) 및 제 2 스위칭 소자(20)의 게이트 전극으로는 입력 데이터가 인가되고, 제 1 스위칭 소자(10) 및 제 2 스위칭 소자(20)의 접속 노드로는 출력 데이터가 출력되며, 제 1 스위칭 소자(10) 및 제 2 스위칭 소자(20) 중 어느 하나는 입력 데이터에 따라 2가지 범위의 채널 저항을 갖는 반도체 소자이고, 나머지 하나는 입력 데이터에 따라 부성 미분 전달 컨덕턴스 특성을 나타내어, 3가지 범위의 채널 저항을 갖는 반도체 소자인 것일 수 있다.

[0065] 도 1 및 도 10을 참조하면, 제 1 스위칭 소자(10)는 PMOS 트랜지스터이고, 제 2 스위칭 소자(20)는 부성 미분 전달 컨덕턴스 특성을 갖는 스위칭 소자일 수 있다. 이때, 제 2 스위칭 소자(20)는 앞서 도 1 을 통해 설명한 바와 같이, 기판(100), 기판(100) 상에 형성된 게이트 전극(104), 게이트 전극(104)상에 형성된 절연층(102), 절연층(102) 상에 형성된 소스 전극 물질층(200), 절연층(102) 상에 형성되고 소스 전극 물질층(200)과 이중 접합하도록 형성된 반도체 물질층(300), 소스 전극 물질층(200) 상에 형성된 소스 전극(400) 및 반도체 물질층(300) 상에 형성된 드레인 전극(402)을 포함하고, 소스 전극 물질층(200)은 게이트 전극(104)을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것일 수 있다. 이때, 입력 데이터가 제 1 전압 내지 제 2 전압 범위에 의하여 정의되는 것인 경우, 제 1 스위칭 소자(10)의 채널 저항은 제 2 스위칭 소자(20)의 채널 저항 보다 작게 되어 전원 전압(30)이 출력 데이터로서 출력되고, 입력 데이터가 제 3 전압 내지 제 4 전압 범위에 의하여 정의되는 것인 경우, 제 1 스위칭 소자(10)의 채널 저항과 제 2 스위칭 소자(20)의 채널 저항은 동일 또는 유사하여 전원 전압(30)의 1/2에 해당하는 전압이 출력 데이터로서 출력되고, 입력 데이터가 제 5 전압 내지 제 6 전압 범위에 의하여 정의되는 것인 경우, 제 1 스위칭 소자(10)의 채널 저항은 제 2 스위칭 소자(20)의 채널 저항 보다 크게 되어 접지 전압(40)이 출력 데이터로서 출력되는 것이며, 제 1 전압 내지 제 6 전압은 순차적으로 증가하는 관계에 있고, 제 1 전압 내지 제 3 전압은 음의 값이고, 제 4 전압 내지 제 6 전압은 양의 값인 것일 수 있다. 예를 들어, 도 11에 도시된 바와 같이, 제 1 전압은 -30 V, 제 2 전압은 -15V, 제 3 전압은 -5V, 제 4 전압은 5V, 제 5전압은 15V, 제 6 전압은 30V 일 수 있다.

[0066] 또한, 제 1 스위칭 소자(10)는 NMOS 트랜지스터이고, 제 2 스위칭 소자(20)는 부성 미분 전달 컨덕턴스 특성을 갖는 스위칭 소자로서, 기판(100), 기판(100) 상에 형성된 게이트 전극(104), 게이트 전극(104)상에 형성된 절연층(102), 절연층(102) 상에 형성된 소스 전극 물질층(200), 절연층(102) 상에 형성되고 소스 전극 물질층(200)과 이중 접합하도록 형성된 반도체 물질층(300), 소스 전극 물질층(200) 상에 형성된 소스 전극(400) 및 반도체 물질층(300) 상에 형성된 드레인 전극(402)을 포함하고, 소스 전극 물질층(200)은 게이트 전극(104)을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것일 수 있다. 이때, 입력 데이터가 제 1 전압 내지 제 2 전압 범위에 의하여 정의되는 것인 경우, 제 1 스위칭 소자(10)의 채널 저항은 제 2 스위칭 소자(20)의 채널 저항 보다 작게되어 접지 전압(40)이 출력 데이터로서 출력되고, 입력 데이터가 제 3 전압 내지 제 4 전압 범위에 의하여 정의되는 것인 경우, 제 1 스위칭 소자(10)의 채널 저항과 제 2 스위칭 소자(20)의 채널 저항은 동일 또는 유사하여 전원 전압(30)의 1/2에 해당하는 전압이 출력 데이터로서 출력되고, 입력 데이터가 제 5 전압 내지 제 6 전압 범위에 의하여 정의되는 것인 경우, 제 1 스위칭 소자(10)의 채널 저항은 제 2 스위칭 소자(20)의 채널 저항 보다 작게 되어 전원 전압(30)이 출력 데이터로서 출력되는 것이며, 제 1 전압 내지 제 6 전압은 순차적으로 증가하는 관계에 있고, 제 1 전압 내지 제 3 전압은 음의 값이고, 제 4 전압 내지 제 6 전압은 양의 값인 것이다.

[0067] 도 2 및 도 10을 참조하면, 제 1 스위칭 소자(10)는 PMOS 트랜지스터이고, 제 2 스위칭 소자(20)는 부성 미분

전달 컨덕턴스 특성을 갖는 스위칭 소자로서, 기판(100), 기판(100) 상에 형성된 절연층(102a), 절연층(102a) 상에 형성되고, 서로 이중 접합된 소스 전극 물질층(200a)과 반도체 물질층(300a), 소스 전극 물질층(200a)과 반도체 물질층(300a) 상에 형성된 게이트 산화막(140), 게이트 산화막(140) 상에 형성된 게이트 전극(104a), 게이트 산화막(140) 상에 형성되며, 소스 전극 물질층(200a)과 접하도록 형성된 소스 전극(400a) 및 게이트 산화막(140) 상에 형성되며, 게이트 전극(104a) 및 소스 전극(400a)과 이격되고 반도체 물질층(300a)이 위치한 영역에 형성된 드레인 전극(402a)을 포함하고, 소스 전극 물질층(200a)은 게이트 전극(104a)을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고, 입력 데이터가 제 1 전압 내지 제 2 전압 범위에 의하여 정의되는 것인 경우, 제 1 스위칭 소자(10)의 채널 저항은 제 2 스위칭 소자(20)의 채널 저항 보다 작게되어 전원 전압(30)이 출력 데이터로서 출력되고, 입력 데이터가 제 2 전압 내지 제 3 전압 범위에 의하여 정의되는 것인 경우, 제 1 스위칭 소자(10)의 채널 저항과 제 2 스위칭 소자(20)의 채널 저항은 동일 또는 유사하여 전원 전압(30)의 1/2에 해당하는 전압이 출력 데이터로서 출력되고, 입력 데이터가 제 3 전압 내지 제 4 전압 범위에 의하여 정의되는 것인 경우, 제 1 스위칭 소자(10)의 채널 저항은 제 2 스위칭 소자(20)의 채널 저항 보다 크게 되어 접지 전압(40)이 출력 데이터로서 출력되는 것이며, 제 1 전압 내지 제 6 전압은 순차적으로 증가하는 관계에 있고, 제 1 전압 내지 제 3 전압은 음의 값이고, 제 4 전압 내지 제 6 전압은 양의 값인 것일 수 있다.

[0068] 또한, 제 1 스위칭 소자(10)는 NMOS 트랜지스터이고, 제 2 스위칭 소자(20)는 부성 미분 전달 컨덕턴스 특성을 갖는 스위칭 소자로서, 기판(100), 기판(100) 상에 형성된 절연층(102a), 절연층(102a) 상에 형성되고, 서로 이중 접합된 소스 전극 물질층(200a)과 반도체 물질층(300a), 소스 전극 물질층(200a)과 반도체 물질층(300a) 상에 형성된 게이트 산화막(140), 게이트 산화막(140) 상에 형성된 게이트 전극(104a), 게이트 산화막(140) 상에 형성되며, 소스 전극 물질층(200a)과 접하도록 형성된 소스 전극(400a) 및 게이트 산화막(140) 상에 형성되며, 게이트 전극(104a) 및 소스 전극(400a)과 이격되고 반도체 물질층(300a)이 위치한 영역에 형성된 드레인 전극(402a)을 포함하고, 소스 전극 물질층(200a)은 게이트 전극(104a)을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고, 입력 데이터가 제 1 전압 내지 제 2 전압 범위에 의하여 정의되는 것인 경우, 제 1 스위칭 소자(10)의 채널 저항은 제 2 스위칭 소자(20)의 채널 저항 보다 크게되어 전원 전압(30)이 출력 데이터로서 출력되고, 입력 데이터가 제 2 전압 내지 제 3 전압 범위에 의하여 정의되는 것인 경우, 제 1 스위칭 소자(10)의 채널 저항과 제 2 스위칭 소자(20)의 채널 저항은 동일 또는 유사하여 전원 전압(30)의 1/2에 해당하는 전압이 출력 데이터로서 출력되고, 입력 데이터가 제 3 전압 내지 제 4 전압 범위에 의하여 정의되는 것인 경우, 제 1 스위칭 소자(10)의 채널 저항은 제 2 스위칭 소자(20)의 채널 저항 보다 작게 되어 전원 전압(30)이 출력 데이터로서 출력되는 것이며, 제 1 전압 내지 제 6 전압은 순차적으로 증가하는 관계에 있고, 제 1 전압 내지 제 3 전압은 음의 값이고, 제 4 전압 내지 제 6 전압은 양의 값인 것이다.

[0069] 전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.

[0070] 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

부호의 설명

[0071] 1: 3진법 인버터

10: 제 1 스위칭 소자

20: 제 2 스위칭 소자

100: 기판

104, 104a: 게이트 전극

102, 102a: 절연층

140: 산화막

200, 200a: 소스 전극 물질층


300, 300a: 반도체 물질층

400, 400a: 소스 전극


402, 402a: 드레인 전극

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8



도면9



도면10



도면11

