



등록특허 10-2982359



(19) 대한민국 지식재산청(KR)

(12) 등록특허공보(B1)

(45) 공고일자 2026년06월26일

(11) 등록번호 10-2982359

(24) 등록일자 2026년06월22일

(51) 국제특허분류(Int. Cl.)
H10F 30/24 (2025.01) G06N 3/067 (2006.01)
H10F 77/20 (2025.01)

(52) CPC특허분류
H10F 30/245 (2025.01)
G06N 3/067 (2013.01)

(21) 출원번호 10-2024-0077416

(22) 출원일자 2024년06월14일

심사청구일자 2024년06월14일

(65) 공개번호 10-2025-0177104

(43) 공개일자 2025년12월23일

(56) 선행기술조사문헌

KR1020220155699 A*

*는 심사관에 의하여 인용된 문헌

(73) 특허권자

광주과학기술원

광주광역시 북구 첨단과기로 123 (오룡동)

(72) 발명자

강동호

광주광역시 북구 첨단과기로 123 광주과학기술원
전기전자컴퓨터공학부

윤혜진

광주광역시 북구 첨단과기로 123 광주과학기술원
전기전자컴퓨터공학부

박소은

광주광역시 북구 첨단과기로 123 광주과학기술원
전기전자컴퓨터공학부

(74) 대리인

특허법인지원

전체 청구항 수 : 총 11 항

심사관 : 배준석


(54) 발명의 명칭 양극성 광 시냅스 디바이스

(57) 요약

본 발명은 양극성 광 시냅스 디바이스에 관한 것으로, 보다 상세하게는 광신호만으로 동작 가능한 양극성 광 시냅스 디바이스에 관한 것이다.

대표도 - 도7

10



(52) CPC특허분류

H10F 77/206 (2025.01)

이 발명을 지원한 국가연구개발사업

과제고유번호	1711202882
과제번호	2023-DD-UP-0015-01
부처명	과학기술정보통신부
과제관리(전문)기관명	(재단)연구개발특구진흥재단
연구사업명	지역혁신메가프로젝트(R&D)
연구과제명	슈퍼비전 AI를 위한 겹눈 모방 뉴로모픽 반도체
과제수행기관명	광주과학기술원
연구기간	2023.04.01 ~ 2023.12.31

이 발명을 지원한 국가연구개발사업

과제고유번호	1711197481
과제번호	00252653
부처명	과학기술정보통신부
과제관리(전문)기관명	한국연구재단
연구사업명	개인기초연구(과기정통부)
연구과제명	리모트 도핑 활용 초고성능 편광민감 반데르발스 광검출기 제작
과제수행기관명	광주과학기술원
연구기간	2023.06.01 ~ 2024.05.31

명세서

청구범위

청구항 1

하부 전극;

상기 하부 전극 상에 형성되며, 바이어스 전압이 인가되는 가중치 조절층;

상기 가중치 조절층 상에 형성되며, 상기 바이어스 전압에 따라 페르미 준위(fermi level)의 부호가 변화하는 반도체 채널층; 및

적어도 하나 이상은 상기 반도체 채널층에 형성되는 상부 전극을 포함하며,

상기 반도체 채널층은 제1 반도체 채널층과 제2 반도체 채널층을 포함하며,

상기 제1 반도체 채널층은 ReS_2 를 포함하며,

상기 제2 반도체 채널층은 WSe_2 를 포함하는 것인,

양극성 광 시냅스 디바이스.

청구항 2

제 1 항에 있어서,

상기 가중치 조절층은 절연 소재 및 강유전 특성 소재를 포함하는 것인,

양극성 광 시냅스 디바이스.

청구항 3

제 2 항에 있어서,

상기 절연 소재는 $> 2 \text{ eV}$ 이상의 밴드갭(bandgap)을 가지면서 전하를 포획할 수 있는 트랩층을 포함하는 것인,

양극성 광 시냅스 디바이스.

청구항 4

제 2 항에 있어서,

상기 강유전 특성 소재는 전기 내지 자기장에 의하여 물질 내 전기 분극을 제어할 수 있는 것인,

양극성 광 시냅스 디바이스.

청구항 5

제 1 항에 있어서,

상기 반도체 채널층은 상기 가중치 조절층에 의하여 페르미 준위의 제어가 가능한 소재로 구성되는 것인,

양극성 광 시냅스 디바이스.

청구항 6

제 1 항에 있어서,
상기 상부 전극은 제1 상부 전극과 제2 상부 전극으로 구성되는 것이며,
상기 제1 상부 전극과 제2 상부 전극은 서로 이격되어 상기 반도체 채널층 상에 형성되는 것인,
양극성 광 시냅스 디바이스.

청구항 7

삭제

청구항 8

제 1 항에 있어서,
상기 제1 반도체 채널층은 페르미 준위 피닝(fermi level pinning)에 대한 영향이 상기 제2 반도체 채널층의 페르미 준위 피닝에 대한 영향보다 상대적은 작은 물질로 구성되는 것인,
양극성 광 시냅스 디바이스.

청구항 9

제 6 항에 있어서,
상기 제1 상부 전극은 상기 제1 반도체 채널층 상에 형성되며,
상기 제2 상부 전극은 상기 제2 반도체 채널층 상에 형성되는 것인,
양극성 광 시냅스 디바이스.

청구항 10

제 9 항에 있어서,
상기 제1 반도체 채널층과 상기 제2 반도체 채널층은 동일 평면에서 수평으로 배치되는 것인,
양극성 광 시냅스 디바이스.

청구항 11

제 9 항에 있어서,
상기 제1 반도체 채널층과 상기 제2 반도체 채널층은 서로 적층되어 수직으로 배치되는 것인,
양극성 광 시냅스 디바이스.

청구항 12

제 10 항에 있어서,
상기 제2 반도체 채널층은 상기 제1 반도체 채널층 상에 형성되는 것인,
양극성 광 시냅스 디바이스.

발명의 설명

기술 분야

[0001] 본 발명은 양극성 광 시냅스 디바이스에 관한 것으로, 보다 상세하게는 광신호만으로 동작 가능한 양극성 광 시냅스 디바이스에 관한 것이다.

배경 기술

[0003] 최근 폭증하는 데이터 처리 요구량을 충족시키기 위해, 인간의 뇌 신경망을 모사한 뉴로모픽 컴퓨팅 하드웨어(Neuromorphic computing hardware) 기술이 크게 각광받고 있다. 뉴로모픽 컴퓨팅 하드웨어는 크게 뉴런 회로(Neuron circuit) 및 시냅스 소자(Synapse device)로 구분될 수 있다. 시냅스 소자는 각 입력 신호의 중요도를 학습하여 가중치를 정하는 역할을 하며, 양/음 피드백(positive/negative feedback)을 통해 가중치를 재조정할 수 있다.

[0004] 그러나, 기 개발된 시냅스 소자는 양의 가중치 값만 가질 수 있는 단극성 소자이므로, 양/음 가중치를 하드웨어로 구현하기 위해 2개의 시냅스 소자 및 이의 가중치 값을 비교할 수 있는 회로(subtractor)가 필수적이다.

[0005] 또한, 뉴로모픽 컴퓨팅 하드웨어 구현 시 데이터를 수집하는 센서부에서 데이터를 처리, 분석 및 저장하여 실시간에 가까운 빠른 분석 및 응답을 가능하게 하기 위해, 광 및 열, 압전 등 다른 방식의 입력 신호를 통해 구동할 수 있는 시냅스 소자의 개발이 필요한 실정이다.

선행기술문헌

특허문헌

[0007] (특허문헌 0001) 대한민국 특허공개공보 제10-2024-0066801호

발명의 내용

해결하려는 과제

[0008] 본 발명의 목적은 양 및 음의 가중치를 가지면서 빛으로 동작 가능한 양극성 광 시냅스 소자를 제공하는 것이다.

[0009] 또한, 본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

과제의 해결 수단

[0011] 상기 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 양극성 광 시냅스 디바이스는 하부 전극; 상기 하부 전극 상에 형성되며, 바이어스 전압이 인가되는 가중치 조절층; 상기 가중치 조절층 상에 형성되며, 상기 바이어스 전압에 따라 페르미 준위(fermi level)의 부호가 변화하는 반도체 채널층; 및 적어도 하나 이상은 상기 반도체 채널층에 형성되는 상부 전극을 포함한다.

[0012] 상기 가중치 조절층은 절연 소재 및 강유전 특성 소재를 포함할 수 있다.

[0013] 상기 절연 소재는 $> 2 \text{ eV}$ 이상의 밴드갭(bandgap)을 가지면서 전하를 포획할 수 있는 트랩층을 포함할 수 있다.

[0014] 상기 강유전 특성 소재는 전기 내지 자기장에 의하여 물질 내 전기 분극을 제어할 수 있는 것일 수 있다.

[0015] 상기 반도체 채널층은 상기 가중치 조절층에 의하여 페르미 준위의 제어가 가능한 소재로 구성될 수 있다.

[0016] 상기 상부 전극은 제1 상부 전극과 제2 상부 전극으로 구성되는 것이며, 상기 제1 상부 전극과 제2 상부 전극은 서로 이격되어 상기 반도체 채널층 상에 형성되는 것일 수 있다.

[0017] 상기 반도체 채널층은 제1 반도체 채널층과 제2 반도체 채널층을 포함할 수 있다.

- [0018] 상기 제1 반도체 채널층은 페르미 준위 피닝(fermi level pinning)에 대한 영향이 상기 제2 반도체 채널층의 페르미 준위 피닝에 대한 영향보다 상대적은 작은 물질로 구성되는 것일 수 있다.
- [0019] 상기 제1 상부 전극은 상기 제1 반도체 채널층 상에 형성되며, 상기 제2 상부 전극은 상기 제2 반도체 채널층 상에 형성되는 것일 수 있다.
- [0020] 상기 제1 반도체 채널층과 상기 제2 반도체 채널층은 동일 평면에서 수평으로 배치되는 것일 수 있다.
- [0021] 상기 제1 반도체 채널층과 상기 제2 반도체 채널층은 서로 적층되어 수직으로 배치되는 것일 수 있다.
- [0022] 상기 제2 반도체 채널층은 상기 제1 반도체 채널층 상에 형성되는 것일 수 있다.

발명의 효과

- [0024] 상기와 같은 본 발명에 따르면, 소자 동작 전압을 인가하지 않고 광신호로 인한 광발전 효과(Photovoltaic effect) 만으로 소자를 동작시킬 수 있어, 매우 낮은 전력 소모를 달성할 수 있는 효과가 있다.
- [0025] 또한, 페르미 레벨 피닝 현상에 비교적 영향을 덜 받는 물질을 가중치 조절층 위에 배치시킴으로써, 가중치 조절에 따른 소자의 전류 값을 양과 음의 양극성으로 도출할 수 있어, 기존 두 개의 시냅스 소자를 포함하는 가중치 회로보다 에너지 효율을 큰 폭으로 개선할 수 있는 효과가 있다.

도면의 간단한 설명

- [0027] 도 1은 본 발명의 일례에 따른 양극성 광 시냅스 디바이스의 구조도를 도시한 것이다.
- 도 2는 도 1의 양극성 광 시냅스 디바이스의 제작과정을 도시한 것이다.
- 도 3은 본 발명의 다른예에 따른 양극성 광 시냅스 디바이스의 구조도를 도시한 것이다.
- 도 4는 도 3의 양극성 광 시냅스 디바이스의 제작과정을 도시한 것이다.
- 도 5는 본 발명의 또다른예에 따른 양극성 광 시냅스 디바이스의 구조도를 도시한 것이다.
- 도 6은 도 5의 양극성 광 시냅스 디바이스의 제작과정을 도시한 것이다.
- 도 7은 본 발명의 또다른예에 따른 양극성 광 시냅스 디바이스의 구조도를 도시한 것이다.
- 도 8은 도 7의 양극성 광 시냅스 디바이스의 제작과정을 도시한 것이다.
- 도 9 및 도 10은 양극성 광 시냅스 디바이스에 대한 양의 전류 및 음의 전류 인가 시의 가중치 원리를 도시한 것이다.
- 도 11은 양극성 광 시냅스 디바이스에 대하여 양의 가중치 및 음의 가중치에 따른 전압 및 전류 변화를 도시한 것이다.
- 도 12는 양극성 광 시냅스 디바이스에 대하여 시간(Time)에 따른 컨덕턴스(conductance)를 도시한 것이다.

발명을 실시하기 위한 구체적인 내용

- [0028] 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
- [0030] 본 발명의 일 실시예에 따른 양극성 광 시냅스 디바이스(10)는 하부 전극(110); 가중치 조절층(120); 반도체 채널층(130); 상부 전극(140)을 포함한다.
- [0032] 하부 전극(110)은 가중치 조절 전극으로서, 게이트 펄스(pulse) 형태로 가중치 조절 신호가 인가되고, 이를 통해 발생하는 전계 효과(field-effect)로 전류의 세기를 조절하는 것일 수 있다. 하부 전극(110)은 금(Au), 백금(Pt), 티타늄(Ti), 크롬(Cr), 팔라듐(Pd) 및 구리(Cu) 중 어느 하나 이상을 포함하는 것일 수 있다.
- [0033] 가중치 조절층(120)은 하부 전극(110)에서 가중치 조절 신호가 인가됨에 따라 가중치 조절량을 저장할 수 있는 것일 수 있으며, 가중치 조절량은 전하량이거나 전기 분극일 수 있다. 이에 따라, 가중치 조절층(120)은 가중치 조절량을 저장할 수 있는 절연 소재 및 강유전 특성 소재를 포함할 수 있다.

- [0034] 상기 절연 소재는 가중치 조절량을 저장하는 것으로 보다 구체적으로는 전하량 및 전기 분극을 저장하는 것일 수 있다. 상기 절연 소재는 > 2 eV 이상의 밴드갭(bandgap)을 가지면서 전하를 포획할 수 있는 트랩층을 포함할 수 있으며, 상기 절연 소재는 산화막을 형성하는 물질로서, 질소산화물(NO_x), 붕소산화물($(\text{BO})_x$), SiO_2 , Al_2O_3 , HfO_2 , ZrO_2 및 Ta_2O_5 으로 이루어진 군에서 선택되는 1 또는 2 이상의 물질일 수 있다.
- [0035] 상기 강유전 특성 소재는 전기 내지 자기장에 의하여 물질 내 전기 분극을 제어하는 것일 수 있으며, 상기 강유전 특성 소재는 $\text{P}(\text{VDF-TrFE})$, $\text{CIPS}(\text{CuInP}_2\text{S}_6)$ 또는 In_2Se_3 일 수 있다.
- [0037] 반도체 채널층(130)는 가중치 조절층(120)에 인가되는 상기 바이어스 전압에 따라 페르미 준위(fermi level)의 제어가 가능한 것일 수 있으며, 보다 구체적으로 가중치 조절층(130) 내 저장된 가중치 조절량으로 반도체 채널층 내 페르미 준위의 위치에 따라 채널 내에 형성된 내부 전계(built-in field)의 방향이 결정되며, 이에 따라 양(positive) 또는 음(negative)의 전류 값을 갖는 것일 수 있다.
- [0038] 반도체 채널층(130)은 가중치 조절층(120) 내 저장된 전하량에 의하여 페르미 준위의 조절이 가능한 물질일 수 있으며, 보다 구체적으로, 반도체 채널층(130)은 Si , Ge , MoS_2 , WSe_2 , ReS_2 및 ReSe_2 으로 이루어지 군에서 선택되는 1 또는 2 이상의 물질일 수 있다.
- [0039] 반도체 채널층(130)은 제1 반도체 채널층(131)과 제2 반도체 채널층(132)으로 구성될 수 있으며, 제1 반도체 채널층(131)과 제2 반도체 채널층은 페르미 준위 피닝(fermi level pinning)에 영향을 정도가 상이한 것으로 구분되는 것일 수 있으며, 보다 구체적으로 제1 반도체 채널층(131)과 제2 반도체 채널층(132) 중 어느 하나는 페르미 준위 피닝(fermi level pinning)에 대한 영향이 나머지 하나의 페르미 준위 피닝에 대한 영향보다 상대적으로 작은 물질로 구성되는 것일 수 있다. 일례로서, 제1 반도체 채널층(131)이 제2 반도체 채널층(132) 보다 페르미 준위 피닝(fermi level pinning)에 대한 영향이 상대적으로 작은 것으로 구성되는 경우, 제1 반도체 채널층(131)은 WSe_2 및/또는 ReSe_2 을 포함하며, 제2 반도체 채널층(132)은 MoS_2 및/또는 ReS_2 을 포함하는 것일 수 있다.
- [0041] 상부 전극(140)은 반도체 채널층(130)의 전류 값을 읽을 수 있는 것일 수 있다. 상부 전극(140)은 제1 상부 전극(141)과 제2 상부 전극(142)으로 구성되는 것일 수 있다. 제1 상부 전극(141)과 제2 상부 전극(142)은 소스(source) 전극 또는 드레인(drain) 전극일 수 있으며, 제1 상부 전극(141)과 제2 상부 전극(142)은 각각 (Au), 백금(Pt), 티타늄(Ti), 크롬(Cr), 팔라듐(Pd) 및 구리(Cu) 중 어느 하나 이상을 포함하는 것일 수 있다.
- [0043] 도 1은 본 발명의 일례에 따른 양극성 광 시냅스 디바이스(10)의 구조도를 도시한 것으로, 도 1을 참조하면, 양극성 광 시냅스 디바이스(10)는 하부 전극(110); 하부 전극(110) 상에 형성되며, 바이어스 전압이 인가되는 가중치 조절층(120); 가중치 조절층(120) 상에 형성되며, 상기 바이어스 전압에 따라 페르미 준위(fermi level)의 부호가 제어되는 반도체 채널층(130); 및 적어도 하나 이상은 상기 반도체 채널층에 형성되는 상부 전극(140)을 포함할 수 있다.
- [0044] 도 1을 참조하면, 상부 전극(140)은 제1 상부 전극(141)과 제2 상부 전극(142)으로 구성되는 것이며, 제1 상부 전극(141)은 가중치 조절층(120) 상에 형성되며, 제2 상부 전극(142)은 반도체 채널층(130) 상에 형성되는 것일 수 있다. 이때, 제1 상부 전극(141)은 반도체 채널층(130)과의 관계에서 측면 전극으로 구형하는 것일 수 있으며, 반도체 채널층(130)의 일부는 제1 상부 전극(141)과 접하는 것일 수 있다.
- [0045] 도 1에 따른 양극성 광 시냅스 디바이스(10)는 도 2에 따른 순서로 제작되는 것일 수 있다. 도 2를 참조하면, 하부 전극(110)이 마련되고, 하부 전극(110) 상에 가중치 조절층(120)이 형성된다. 이후, 가중치 조절층(120) 상에 상부 제1 전극(141)이 형성되며, 가중치 조절층(120) 상에 상부 제1 전극(141)과 접하도록 반도체 채널층(130)이 형성되며, 최종적으로 반도체 채널층(130) 상에 제2 상부 전극(142)이 형성됨으로써 양극성 광 시냅스 디바이스(10)를 제작한다.
- [0047] 도 3은 본 발명의 다른예에 따른 양극성 광 시냅스 디바이스(10)의 구조도를 도시한 것으로, 도 3을 참조하면, 상부 전극(140)으로서 제1 상부 전극(141)과 제2 상부 전극(142)은 반도체 채널층(130) 상에 형성하는 것이며, 제1 상부 전극(141)과 제2 상부 전극(142)은 반도체 채널층(130)의 상의 동일 평면에서 서로 이격되어 형성되는 것일 수 있다.
- [0048] 도 3에 따른 양극성 광 시냅스 디바이스(10)는 도 4에 따른 순서로 제작되는 것일 수 있다. 도 4를 참조하면, 하부 전극(110)이 마련되고, 하부 전극(110) 상에 가중치 조절층(120)이 형성된다. 이후, 가중치 조절층(120)

상에 반도체 채널층(130)이 형성되며 최종적으로 반도체 채널층(130) 상에 상부 제1 전극(141)과 제2 상부 전극(142)이 서로 이격되어 형성됨으로써 양극성 광 시냅스 디바이스(10)를 제작한다.

[0050] 도 5는 본 발명의 또다른예에 따른 양극성 광 시냅스 디바이스(10)의 구조도를 도시한 것으로, 도 5를 참조하면, 반도체 채널층(130)은 제1 반도체 채널층(131)과 제2 반도체 채널층(132)으로 구성되는 것으로, 제1 반도체 채널층(131)과 제2 반도체 채널층(132)은 가중치 조절층(120) 상의 동일 평면에 형성됨으로써, 제1 반도체 채널층(131)과 제2 반도체 채널층(132)은 서로 수평 구조를 형성하는 것일 수 있다. 이때, 상부 전극(140)으로서 제1 상부 전극(141)은 제1 반도체 채널층(131) 상에 형성되며, 제2 상부 전극(142)은 제2 반도체 채널층(132) 상에 형성되는 것일 수 있다.

[0051] 도 5에 따른 양극성 광 시냅스 디바이스(10)는 도 6에 따른 순서로 제작되는 것일 수 있다. 도 6을 참조하면, 하부 전극(110)이 마련되고, 하부 전극(110) 상에 가중치 조절층(120)이 형성된다. 이후, 가중치 조절층(120) 상에 제1 반도체 채널층(131)이 형성되며, 가중치 조절층(120) 상에 제1 반도체 채널층(131)과 동일 평면에 대하여 제2 반도체 채널층(132)이 형성되며, 최종적으로 제1 반도체 채널층(131) 상에 상부 제1 전극(141)이 형성되고, 제2 반도체 채널층(132) 상에 제2 상부 전극(142)이 형성됨으로써 양극성 광 시냅스 디바이스(10)를 제작한다.

[0053] 도 7은 본 발명의 또다른예에 따른 양극성 광 시냅스 디바이스(10)의 구조도를 도시한 것으로, 도 7을 참조하면, 반도체 채널층(130)에서 제1 반도체 채널층(131)은 가중치 조절층(120) 상에 형성되며, 제2 반도체 채널층(132)은 제1 반도체 채널층(131) 상에 형성되는 것일 수 있으며, 이에 따라 제1 반도체 채널층(131)과 제2 반도체 채널층(132)은 서로 수직 구조를 형성하는 것일 수 있다. 또한, 제1 반도체 채널층(131)은 페르미 준위 피닝(fermi level pinning)에 대한 영향이 제2 반도체 채널층(132)의 페르미 준위 피닝에 대한 영향보다 상대적으로 작은 물질로 구성되는 것일 수 있으며, 제1 반도체 채널층(131)은 WSe_2 및/또는 $ReSe_2$ 을 포함하며, 제2 반도체 채널층(132)은 MoS_2 및/또는 ReS_2 을 포함하는 것일 수 있다. 이때, 상부 전극(140)으로서 제1 상부 전극(141)은 제1 반도체 채널층(131) 상에 형성되며, 제2 상부 전극(142)은 제2 반도체 채널층(132) 상에 형성되는 것일 수 있다.

[0054] 도 7에 따른 양극성 광 시냅스 디바이스(10)는 도 8에 따른 순서로 제작되는 것일 수 있다. 도 8을 참조하면, 하부 전극(110)이 마련되고, 하부 전극(110) 상에 가중치 조절층(120)이 형성된다. 이후, 가중치 조절층(120) 상에 제1 반도체 채널층(131)이 형성되며, 제1 반도체 채널층(131) 상에 제2 반도체 채널층(132)이 형성되어 수직 구조를 형성하며, 최종적으로 제1 반도체 채널층(131) 상에 상부 제1 전극(141)이 형성되고, 제2 반도체 채널층(132) 상에 제2 상부 전극(142)이 형성됨으로써 양극성 광 시냅스 디바이스(10)를 제작한다.

[0056] 이하, 본 발명에 대한 실시예를 통하여 보다 구체적으로 설명하고자 한다. 이하의 실시예는 본 발명의 이해를 돕기 위한 하나의 예시일 뿐이며, 본 발명은 제한하는 것은 아니다. 또한, 이하의 실시예를 통하여 본 발명의 기술적 특징을 보다 쉽게 이해하여, 본 발명의 기술적 특징을 포함하는 발명까지 권리범위가 확장되는 것이다.

[0058] 실시예. 양극성 광 시냅스 디바이스의 제작

[0059] 도 7과 같은 구조를 갖는 양극성 광 시냅스 디바이스(10)를 제작하였으며, 하부전극(110); 제1 상부 전극(141); 및 제2 상부 전극(142) 모두 백금(Pt)으로 구성하였다. 가중치 조절층(120)으로 h-BN(hexagonal Boron Nitride)의 O_2 plasma 처리(470 mTorr, O_2 flow rate: 5 sccm)를 통하여 산화층(NO_x 및 $(BO)_x$)으로 구성하였다. 또한, 반도체 채널층(130)으로서 제1 반도체 채널층(131)은 ReS_2 로 구성되며, 제2 반도체 채널층(132)은 WSe_2 로 구성하였다.

[0061] 실험예.

[0062] 상기 실시예에 제작한 양극성 광 시냅스 디바이스(10)에 대하여 양의 전류(양의 가중치) 및 음의 전류(음의 가중치)를 적용하였을 때, 양극성 광 시냅스 디바이스(10)에서의 작동 원리를 도 9 및 도 10에 도시하였다.

[0063] 도 9를 참조하면, 우선 광(light) 신호가 제1 반도체 채널층(131) 및 제2 반도체 채널층(132) 상에 조사되었을 시, 채널 내부에 전자-홀 쌍(electron-hole pair)이 생성되며, 채널 내부의 내부 전계로 인해 광발전 효과가 발생하여 제1 상부 전극(141)과 제2 상부 전극(142) 사이에 흐르는 전류를 발생시키게 된다. 이후 양극성 광 시냅스 디바이스(10)의 하부 전극(110)에 대하여 양의 전압 펄스(양의 가중치)가 적용되는 경우, 제1 반도체 채널층(131) 내에서 흐르는 전자가 포획(Electron trapped)되며 제1 반도체 채널층(131) 및 제2 반도체 채널층(132)의 전자의 일부는 가중치 조절층(120) 내에 저장되게 되며, 나머지 전자는 제1 상부 전극(141)으로 이동한다.

이와 동시에, 제1 반도체 채널층(131) 및 제2 반도체 채널층(132)에 정공(hole)이 형성되며, 정공은 제2 상부 전극(142)으로 이동한다.

[0064] 도 10을 참조하면, 광 신호가 제1 반도체 채널층(131) 및 제2 반도체 채널층(132) 상에 조사되었을 시, 채널 내부에 전자-홀 쌍(electron-hole pair)이 생성되며, 채널 내부의 내부 전계로 인해 광발전 효과가 발생하여 제1 상부 전극(141)과 제2 상부 전극(142) 사이에 흐르는 전류를 발생시키게 된다. 이후 양극성 광 시냅스 디바이스(10)의 하부 전극(110)에 대하여 음의 전압 펄스(음의 가중치)가 적용되는 경우, 제1 반도체 채널층(131)에서는 정공이 포획(Hele trapped)되며 제1 반도체 채널층(131)의 정공의 일부는 가중치 조절층(120) 내에 저장되게 되고, 나머지 정공은 제1 상부 전극(141)으로 이동한다. 이와 동시에, 제1 반도체 채널층(131) 및 제2 반도체 채널층(132)에 전자(electron)이 형성되며, 전자는 제2 상부 전극(142)으로 이동한다.

[0066] 상기 실시예에 제작한 양극성 광 시냅스 디바이스(10)에 대하여, 하부 전극에 양의 전압 및 음의 전압이 인가되었을 시 제1 반도체 채널층(131)과 제2 반도체 채널층(132)에 흐르는 양의 전류 및 음의 전류를 전압(Drain voltage) 및 전류(Drain current)에 따라 측정하였으며, 그 결과를 도 11에 도시하였다. 도 11을 참조하면, 하부 전극(110)에 0 ~ 5 V의 양의 전압이 인가되었을 시 양의 전류가 흐르며, 특히 전압의 세기가 증가할 수록 양의 전류값이 양의 방향으로 증가하는 강화(potential)가 확인되었다. 이는 하부 전극(110)에 인가된 양의 전압이 높을 수록 더 많은 양의 양(positive)의 전류가 흐르는 것을 의미한다. 반대로 하부 전극(110)에 0 ~ -5 V의 음의 전압이 인가되었을 시 음(negative)의 전류가 흐르며, 특히 전압의 세기가 증가할 수록 음의 전류값이 음의 방향으로 증가하는 약화(depression)가 확인되었다. 이는 하부 전극(110)에 인가된 음의 전압이 높을 수록 더 많은 양의 음의 전류가 흐르는 것을 의미한다.

[0068] 상기 실시예에 제작한 양극성 광 시냅스 디바이스(10)에 대한 시간(Time)에 따른 컨덕턴스(conductance)를 측정하였으며, 측정 결과를 도 12에 도시하였다. 동작 전압(drain voltage)을 인가하지 않은 상태에서, 레이저 신호를 조사하였을 시 광발전 효과로 인해 제1 상부 전극(141) 및 제2 상부 전극(142) 간에 전류가 흐르는 것을 관측하였다. 이후 하부 전극(110)에 양의 게이트 펄스와 음의 게이트 펄스를 반복적으로 인가하였다. 양극성 광 시냅스 디바이스(10)의 컨덕턴스 값을 시간에 따라 측정하였을 시, 양의 게이트 펄스가 인가되었을 시 컨덕턴스의 값이 음에서 양으로 순차적으로 증가하였으며, 이는 시냅스 가소성(plasticity) 중 장기강화작용(Long-term Potentiation; LTP)를 성공적으로 모사한 것이다. 반대로 음의 게이트 펄스가 인가되었을 시 컨덕턴스의 값이 양에서 음으로 순차적으로 감소하였으며, 이는 시냅스 가소성 중 장기약화작용(Long-term Depression; LTD)를 성공적으로 모사한 것이다.

[0070] 이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

부호의 설명

[0072] 10 : 양극성 광 시냅스 디바이스

110 : 하부 전극

120 : 가중치 조절층


130 : 반도체 채널층

140 : 상부 전극


도면

도면1

10




도면2




도면3


10




도면4



도면5




도면6




도면7

10




도면8


10




도면9




도면10



도면11



도면12



【심사관 직권보정사항】

【직권보정 1】

【보정항목】 청구범위

【보정세부항목】 청구항 9

【변경전】

제 1 항에 있어서,

상기 제1 상부 전극은 상기 제1 반도체 채널층 상에 형성되며,

상기 제2 상부 전극은 상기 제2 반도체 채널층 상에 형성되는 것인,

양극성 광 시냅스 디바이스.

【변경후】

제 6 항에 있어서,

상기 제1 상부 전극은 상기 제1 반도체 채널층 상에 형성되며,

상기 제2 상부 전극은 상기 제2 반도체 채널층 상에 형성되는 것인,

양극성 광 시냅스 디바이스.