

Análisis y Cálculo Teórico: Espejo de Corriente NMOS con Escalamiento W/L y Degeneración de Fuente

Electrónica 2

1. Parámetros Tecnológicos del Proceso CMOS

Los transistores NMOS integrados comparten los siguientes parámetros físicos de modelo SPICE (Nivel 1):

- Tensión umbral: $V_{TH} = 0.7 \text{ V}$.
- Parámetro de transconductancia de proceso: $K_p = \mu_n C_{ox} = 200 \mu\text{A}/\text{V}^2$.
- Modulación de longitud de canal: $\lambda = 0.02 \text{ V}^{-1}$ (equivalente a $V_A = 1/\lambda = 50 \text{ V}$).
- Tensión de alimentación: $V_{DD} = 3.3 \text{ V}$.
- Corriente de referencia nominal: $I_{REF} = 50 \mu\text{A}$.
- Resistencia base de degeneración: $R_s = 1 \text{ k}\Omega$.

2. Punto 4.2: Espejo NMOS Base ($1\times$) y Resistencia de Salida R_o

2.1. Cálculo del Punto de Operación de la Rama de Referencia (Q_1)

El transistor de referencia Q_1 está diodo-conectado ($V_{DS1} = V_{GS1}$). Para una corriente drenador-fuente $I_{D1} = I_{REF} = 50 \mu\text{A}$ y dimensiones $W_1 = 10 \mu\text{m}$, $L_1 = 1 \mu\text{m} \implies (W/L)_1 = 10$:

La corriente en saturación viene dada por:

$$I_{D1} = \frac{1}{2} K_p \left(\frac{W}{L} \right)_1 (V_{GS1} - V_{TH})^2 = \frac{1}{2} K_p \left(\frac{W}{L} \right)_1 V_{OV1}^2 \quad (1)$$

Despejando la tensión de sobremarcha (overdrive) V_{OV1} :

$$V_{OV1} = \sqrt{\frac{2I_{D1}}{K_p(W/L)_1}} = \sqrt{\frac{2 \times 50 \times 10^{-6} \text{ A}}{(200 \times 10^{-6} \text{ A/V}^2)(10)}} = \sqrt{0.05} \approx 0.2236 \text{ V} \quad (2)$$

Por consiguiente, la tensión compuerta-fuente es:

$$V_{GS1} = V_{TH} + V_{OV1} = 0.7000 \text{ V} + 0.2236 \text{ V} = 0.9236 \text{ V} \quad (3)$$

Considerando la caída en la resistencia de degeneración de fuente $R_{s1} = 1 \text{ k}\Omega$:

$$V_{S1} = I_{D1} \cdot R_{s1} = (50 \mu\text{A})(1 \text{ k}\Omega) = 50.0 \text{ mV} = 0.050 \text{ V} \quad (4)$$

$$V_G = V_{S1} + V_{GS1} = 0.050 \text{ V} + 0.9236 \text{ V} = 0.9736 \text{ V} \quad (5)$$

2.2. Deducción de la Resistencia de Salida con Degeneración (R_o)

Los parámetros intrínsecos de pequeña señal del transistor Q_1 son:

$$g_{m1} = \frac{2I_{D1}}{V_{OV1}} = \frac{2 \times 50 \mu\text{A}}{0.2236 \text{ V}} \approx 447.2 \mu\text{S} \quad (6)$$

$$r_{o1} = \frac{1}{\lambda I_{D1}} = \frac{1}{(0.02 \text{ V}^{-1})(50 \mu\text{A})} = 1.000 \text{ M}\Omega \quad (7)$$

Al incorporar la resistencia de fuente R_s , se introduce una realimentación negativa de corriente serie-serie. La resistencia de salida vista desde el drenador R_o es:

$$R_o = r_{o1} + R_s + g_{m1}r_{o1}R_s \approx r_{o1} (1 + g_{m1}R_s) + R_s \quad (8)$$

Sustituyendo los valores numéricos:

$$\begin{aligned} R_o &\approx 1.000 \text{ M}\Omega \cdot [1 + (447.2 \times 10^{-6} \text{ S})(1000 \Omega)] + 1000 \Omega \\ R_o &\approx 1.000 \text{ M}\Omega \cdot (1 + 0.4472) + 0.001 \text{ M}\Omega \\ R_o &\approx \mathbf{1.448 \text{ M}\Omega} \quad (\text{Simulado en LTspice: } \mathbf{1.488 \text{ M}\Omega}) \end{aligned} \quad (9)$$

3. Punto 4.2.2: Escalamiento $(W/L)_2 = 2 \cdot (W/L)_1$ ($2\times$)

3.1. Principio de Escalamiento de Corriente en VLSI

Para duplicar la corriente en la rama de salida respecto a la rama de referencia:

$$\left(\frac{W}{L}\right)_2 = 2 \cdot \left(\frac{W}{L}\right)_1 = 2 \cdot 10 = 20 \implies W_2 = 20 \mu\text{m}, \quad L_2 = 1 \mu\text{m} \quad (10)$$

Para que la relación de corrientes dependa exclusivamente de las dimensiones geométricas de los transistores:

$$\frac{I_{D2}}{I_{D1}} = \frac{(W/L)_2}{(W/L)_1} = 2 \quad (11)$$

es condición necesaria que ambos transistores operen bajo la misma tensión compuerta-fuente efectiva ($V_{GS2} = V_{GS1}$). Puesto que sus compuertas están cortocircuitadas en el nodo común V_G , se requiere que las tensiones de fuente sean idénticas:

$$V_{S2} = V_{S1} \implies I_{D2}R_{s2} = I_{D1}R_{s1} \quad (12)$$

Dado que $I_{D2} = 2I_{D1}$:

$$(2I_{D1})R_{s2} = I_{D1}R_{s1} \implies \mathbf{R_{s2}} = \frac{\mathbf{R_{s1}}}{2} = \frac{\mathbf{1 \text{ k}\Omega}}{2} = \mathbf{500 \Omega} \quad (13)$$

(Físicamente en diseño VLSI, esto equivale a colocar en paralelo dos celdas unitarias idénticas compuestas cada una por un NMOS de $W = 10 \mu\text{m}$ y una resistencia $R_s = 1 \text{ k}\Omega$).

3.2. Cálculo de la Corriente y Resistencia de Salida $2\times$

$$I_{D2} = 2 \cdot I_{\text{REF}} = 2 \cdot 50 \mu\text{A} = \mathbf{100 \mu\text{A}} \quad (\text{Simulado: } \mathbf{100.71 \mu\text{A}}) \quad (14)$$

$$r_{o2} = \frac{1}{\lambda I_{D2}} = \frac{1}{(0.02 \text{ V}^{-1})(100 \mu\text{A})} = 500 \text{ k}\Omega \quad (15)$$

$$g_{m2} = 2 \cdot g_{m1} \approx 894.4 \mu\text{S} \quad (16)$$

$$R_{o2} \approx r_{o2}(1 + g_{m2}R_{s2}) \approx 500 \text{ k}\Omega \cdot (1 + 0.4472) \approx \mathbf{723.6 \text{ k}\Omega} \quad (\text{Simulado: } \mathbf{743.9 \text{ k}\Omega}) \quad (17)$$

4. Punto 4.2.3: Adición de M_3 con $(W/L)_3 = 3 \cdot (W/L)_1$ ($3\times$)

4.1. Dimensionamiento de la Tercera Rama

Se integra el transistor Q_3 compartiendo el mismo bus de polarización V_G :

$$\left(\frac{W}{L}\right)_3 = 3 \cdot \left(\frac{W}{L}\right)_1 = 3 \cdot 10 = 30 \implies W_3 = 30 \mu\text{m}, \quad L_3 = 1 \mu\text{m} \quad (18)$$

Para mantener la condición de equipotencialidad de fuentes ($V_{S3} = V_{S1}$):

$$I_{D3}R_{s3} = I_{D1}R_{s1} \implies (3I_{D1})R_{s3} = I_{D1}R_{s1} \implies \mathbf{R_{s3}} = \frac{\mathbf{R_{s1}}}{\mathbf{3}} = \frac{\mathbf{1000 \Omega}}{\mathbf{3}} \approx \mathbf{333.33 \Omega} \quad (19)$$

4.2. Corriente Resultante de la Rama 3

$$I_{D3} = 3 \cdot I_{\text{REF}} = 3 \cdot 50 \mu\text{A} = \mathbf{150 \mu\text{A}} \quad (\text{Simulado en LTspice: } \mathbf{151.07 \mu\text{A}}) \quad (20)$$

El factor de multiplicación relativo respecto a la referencia es:

$$\text{Ratio}_3 = \frac{I_{D3}}{I_{\text{REF}}} = \frac{151.07 \mu\text{A}}{50.00 \mu\text{A}} = \mathbf{3.021} \approx \mathbf{3.0} \quad (21)$$

—