

Методы верификации кэша второго уровня графического процессора общего назначения

Кулевич Анастасия Юрьевна

Научный руководитель: Козлов Вячеслав Константинович

Научный консультант: Маслов Максим Владимирович

Московский Физико-Технический Институт

2026

Функциональная верификация

Вызовы

- ▶ Количество состояний системы
- ▶ Отсутствие способа доказать полную корректность
- ▶ Ограниченные сроки

Постановка задачи

Ведётся разработка первого отечественного GPGPU.
L2 кэш – один из ключевых компонентов.

Цель работы:

- ▶ Изучение различных методов верификации
- ▶ Реализация методов для L2 кэша
- ▶ Сравнение методов

Методы, основанные на симуляции

Походы:

- ▶ Направленное тестирование
- ▶ Ограниченное случайное тестирование
- ▶ Трассы




Рис. 1: Общая структура тестбенча.

Ключевые особенности

- ▶ Покрытие:
 - ▶ Функциональное
 - ▶ Кодовое
- ▶ Требуется много тестов
- ▶ Универсальность

Формальная верификация

Алгоритм:

0. Имеем формальное свойство ϕ и RTL-модуль M
1. Создаем проверяющий автомат для $\neg\phi$.
2. Извлекаем из M конечный автомат J .
3. Считаем произведение J и ϕ .
4. Произведение содержит какой-либо путь (т.е. не пусто)
 $\Rightarrow$ ошибка, найденный путь – контрпример.
5. Если произведение пусто, то считаем, что M удовлетворяет ϕ .

Проблема комбинаторного взрыва

Причины:

- ▶ Последовательная логика
- ▶ Транспортировка данных
- ▶ Трансформация данных
- ▶ Параметры

Решения:

- ▶ Бинарная диаграмма решений
- ▶ Задача выполнимости булевых формул
- ▶ Редукция конуса влияния

Ключевые особенности

SystemVerilog Assertions (SVA):

- ▶ `assert()`
- ▶ `assume()`
- ▶ `cover()`

Формальное покрытие:

- ▶ Стимульное покрытие (stimuli coverage)
- ▶ Покрытие проверок (checker coverage)

Устройство L2 кэша




Рис. 2: Партиция L2 кэша GPGPU.

D-stage

Формальная верификация:

- ▶ Проблема: массивный блок памяти
- ▶ Решение: замещение на модель
- ▶ Время: 4694 минут (≈ 3 суток)

Симуляция:




Рис. 3: Процент кодового покрытия в зависимости от количества транзакций для D-stage

T-stage

Формальная верификация:

- ▶ Проблема: сложная последовательная логика
- ▶ Решение: разделение блока на части
- ▶ Время: 3752 минут (≈ 2.5 суток)

Симуляция:




Рис. 4: Процент кодового покрытия в зависимости от количества транзакций для T-stage

Q-stage

Формальная верификация:

- ▶ Проблема: много очередей (FIFO)
- ▶ Решение: разделение блока на части + дополнительная логика
- ▶ Время: 720 минут (12 часов)

Симуляция:




Рис. 5: Процент кодового покрытия в зависимости от количества транзакций для Q-stage.

Сравнение методов

Блок	D-stage	C-stage	DD-stage	T-stage	Q-stage
$N_{\text{триггеров}}$	374 086	22 457	1788	79 936	35 906
$N_{\text{лог. вентилях}}$	1 074 060	142 640	34 599	271 233	195 514
$N_{\text{транзакций}}$	45	150	18	2000	390
$t_{\text{сим}}, \text{с}$	10	12	10	201	19
$t_{\text{форм}}, \text{мин}$	4694	1031	46	3752	720

Таблица 1: Время, затраченное на верификацию блоков используя методы формальной верификации и UVM-тестирования.

Выводы

Преимущества симуляции:

- ▶ универсальность
- ▶ относительно низкий порог входа
- ▶ быстрота получения результатов для больших систем

Преимущества формальной верификации:

- ▶ исчерпывающая проверка
- ▶ улучшенная локальность обнаружения ошибки
- ▶ быстрота получения результатов для малых систем

Заключение

Реализованы методы формальной верификации и симуляции для L2 кэша GPGPU:

- ▶ симуляция – универсальный метод
- ▶ формальная верификация сталкивается с трудностями, но
- ▶ эффективнее в рамках применимости

Дальнейшее развитие:

- ▶ более углубленное изучение формальной верификации
- ▶ расширение исследования на другие компоненты