


次世代計算基盤に係る調査研究新計算原理チーム



概要

- 量子コンピューティングとスーパーコンピューティングの融合計算を 行う「量子スーパーコンピューティング」の調査
 - アーキテクチャ、システムソフトウェア、アルゴリズムについての調査







量子・疑似量子アニーリングマシンについての性能調査

- 性能評価・性能分析を通じたアニーリングマシンの調査
 - アニーリングマシンおよびその評価方法の調査
 - 評価向けベンチマークの開発
 - ・ さまざまなアニーリングマシンの性能比較


量子・疑似量子アニーリング技術の活用調査

- 研究開発状況
- 活用事例





○機関代表者 ☆若手(40歳以下)







量子未来社会ビジョン (内閣府) 量子技術イノベーション拠点 量子ソリューション

サイバー サイエンスセンター

○小松 一彦





横川 三津夫

大学院情報科学研究科

☆小野田 誠

☆佐藤 雅之

☆青山 佳穂

☆熊谷 政仁

Huang Chu-Yuan



連携

(分担機関) 日本電気株式会社



NEC

○百瀬 真太郎

☆伴内 光太郎

千嶋 博

☆中曽 根才将

量子・疑似量子アニーリングマシンについての性能調査 [QCE23, Komatsu]

背景



ビッグデータ処理への要求

- センサーやシミュレーションなどから得られる膨大なデータ
- データを最適化する組み合わせ最適化問題
 - 解の組み合わせが膨大となり、ノイマン型計算機での処理は現実的ではない

新たな計算原理による処理方式への期待

- ・イジングマシン
 - 磁性体の動作を表す統計力学のイジングモデルを活用
 - 組み合わせ最適化問題の効率的な解法
 - 新たな科学技術の創造、革新技術の発見、社会問題の解決への貢献





イジングマシンの実現方式

- 量子アニーリング
 - 量子効果を用いたアナログ回路
 - D-Wave Systems, Incの超伝導量子回路を用いたQA
- ・疑似量子アニーリング
 - CPU, GPU, VEなどのデジタルプロセッサを活用
 - D-wave Neal, Fixstars Amplify Engine, Vector Annealer, など多数
 - CMOSやFPGAなどのデジタル専用回路によるアニーリング
 - ・ Hitachi CMOS Annealer, など.
- ・疑似分岐マシン
 - 解の近傍を分岐して探索することで目的関数を探索
 - 東芝SQBMなど

イジングマシンのスペック



Machines	Hardware	Max # bits	# bits fully	Connectivity	Bit precision	Services
D-wave 2000Q	Quantum circuit QPU	2,048	64	Chimera graph	Analog 5 bits	Cloud
D-wave Advantage	Quantum circuit QPU	5,760	124	Pegasus graph	Analog 5 bits	Cloud
D-wave Advantage2	Quantum circuit QPU	563		Zephyr graph	Analog 5 bits	Cloud
D-wave Leap Hybrid	QPU + Digital circuit	N/A	N/A	N/A	N/A	Cloud
D-wave Neal	CPU	N/A	N/A	Fully	Digital 64 bits	Local
NEC Vector Annealer	VE Type 20B	100,000+	100,000+	Fully	Digital 32 bits	Local
Fixstars Amplify Annealing Engine	Nvidia A100	262,144	131,072	Fully	Digital	Cloud
Hitachi CMOS Annealer	GPU	61,952	176	King graph	Digital 3bits	Cloud
Toshiba SBM	GPUs	10,000,000	10,000,000	Fully	Digital	Cloud

組み合わせ最適化問題



QUBO (Quadratic Unconstrained Binary Optimization)問題


- ・ 2値変数で構成される2次形式の制約なし最適化問題
 - $H = \sum_{i=1}^{N} \sum_{j=1}^{N} Q_{ij} x_i x_j$ x: バイナリ変数
- イジングモデルと相互に変換可能
- QAやSA, DAによって、ハミルトニアンHの低い状態がバイナリ変数の組み合わせとして出力

アニーリングによるQUBO問題

- 量子アニーリング
 - 量子力学的な量子ゆらぎによる探索
 - 量子ビットの量子論的な振る舞いにより局所解を抜け出し大域最適解の探索
- 疑似量子アニーリング
 - 温度パラメータTを用いた熱揺らぎによる確率的な探索
 - $\mathbf{\tilde{q}} = \exp(-\frac{\Delta H}{T})$

評価ベンチマーク: 組合せクラスタリング





• 組合せクラスタリングの目的関数

$$H = \frac{1}{2} \sum_{a=1}^{K} \sum_{C(i)=C_a} \sum_{C(i')=C_a} d(x_i, x_{i'})$$

• QUBO関数

$$H = \sum_{i < j} a_{i,j} q_i q_j + \sum_i b_i q_i^2$$

 $q_i = 0$ or 1 全ての項が2バイナリ変数積


• 組合せクラスタリングのQUBO関数[1][2]

$$H = \frac{1}{2} \sum_{i,j=1}^{N} d(x_i, x_j) \sum_{a=1}^{K} q_a^i q_a^j + \sum_{i=1}^{N} \lambda_i (\sum_{a=1}^{K} q_a^i - 1)^2$$

目的関数

制約関数

$$q_a^i = \begin{cases} 1 \ (C(i) = C_a) \\ 0 \ (C(i) \neq C_a) \end{cases}$$




- λ_iはラグランジュの未定乗数法により決定
 - $d(x_i, x_{i'})$ は正規化する時, $\lambda_i = (N K)$
- [1] Vaibhaw Kumar, Gideon Bass, Casey Tomlin, and Joseph Dulny. Quantum annealing for combinatorial clustering. Quantum Information Processing, 17(2):39, 2018. [2] Kumagai, M., Komatsu, K., Takano, F., Araki, T., Sato, M. and Kobayashi, H.: An External Definition of the One-Hot Constraint and Fast QUBO Generation for

High-Performance Combinatorial Clustering, International Journal of Networking and Computing, Vol. 11, No. 2, pp. 463–491 (2021).

組合せクラスタリングにおける 求解の困難さ










人工データ

- クラスタ数 3, データ点数 8~4096点まで2のべき乗ごとにより作成
- 生成時のクラスタリングラベルを正解として扱う

試行回数: 各マシン, 各データ点ごとに100回



評価指標



TTS(Time to solution)

- 同じ精度の解に到達するまでの実行時間
 - TTS = $\gamma_{anneal}R + T_{others}$
 - γ_{anneal}: 1回のアニーリング時間
 - R: 基準解を得るまでのアニーリング回数 $R = \frac{In(1-p_R)}{In(1-p_{success})}$
 - p_{success}: 1回で基準解以上の品質の解が得られる確率
 - 100回の試行のうち、基準解以上の品質の解を得た回数で計算
 - p_R: R回のうち少なくとも1回基準解以上の品質の解を得る確率 (一般に0.99)
 - T_{others} : QUBO生成などアニーリング以外にかかる時間
- 本実験では基準解は得られた解のうち最良の物


Cost (精度)

- 同一クラスタ内距離総和を全てのクラスタでたしあわせた値
- 値が低いほど解の品質が高い

実行時間




可視化結果 (16データ点数時)



2024/5/29 新計算原理チーム報告会 15








- VA < AE < Neal < 2000Q < Leap < Advantage < CMOS
 - 高い精度のクラスタリングと速い実行時間

- データ数が多い場合、TTSが算出不可
 - ビット数の不足 (2000Q, Advantage, CMOS)
 - 解の精度不足 (Leap, Neal)

正規化コスト



■2000Q ■Advantage ■Advatage2 proto ■Hybrid ■CQM ■Neal ■VA ■Amplify ■SQBM+ ■CMOS




Number of data points

- VA, AE: 基準解と同等のCostかつ少ないバラツキ
- ・ 他: バラツキが大きい

- データ点数16以上
 - 基準解Answerに達成しない
 - ビット不足による実行不可のため、プロットなし

TOHOKU

違反率



- ・疑似量子マシン
 - ほとんど違反なし


- D-wave 量子マシン, Hitachi CMOS
 - ・ 違反が発生

Qubit間の接続方式が違反に影響



実行時間





まとめ



量子・疑似量子アニーリングマシンについての性能調査

- ・国内外の国内外の量子アニーリングマシン、疑似量子アニーリングマシン、 疑似分岐マシンを用いた性能比較
 - D-wave, NEC, Fixstars, Toshiba, Hitachi
- 評価ベンチマーク
 - イジングマシンに基づくクラスタリングを採用
 - データ点数に応じて、解くのが困難になる問題
- 評価指標
 - TTS、精度、制約違反率、 実行時間
- 評価ポイント
 - ビット数、ビット精度、接続方式、局所解からの脱出能力・脱出機構