实验报告成绩: 成绩评定日期:

# 2024~2025 学年秋季学期 《**计算机系统》必修课** 课程实验报告



班级:人工智能 2202

组长: 张浩岚

组员: 代诗博

报告日期: 2025.1.4

## 目录

1.	实验设计	3
	1.1 小组成员工作量划分	3
	1.2 总体设计	3
	1.3 运行环境及工具	3
2.	流水线各个阶段的说明	4
	2.1 IF 模块错误! 未定义书签	
	2.2 ID 模块错误! 未定义书签	
	2.3 EX 模块	7
	2.4 MEM 模块	9
	2.5 WB 模块	<b>1</b> 0
	2.6 CTRL 模块	<b>1</b> 1
	2.7 HILO 寄存器模块	<b>1</b> 2
3.	实验感受及建议	<b>1</b> 3
	3.1 张浩岚部分	<b>1</b> 3
	3.2 代诗博部分	<b>1</b> 3
4.	参考资料	<b>1</b> 3

# 1. 实验设计

#### 1.1 小组成员工作量划分

姓名	任务分工	任务量占比
张浩岚	添加算术运算,逻辑运算,位移指令	50%
代诗博	添加分支跳转,数据移动,访存指令	50%

#### 1.3 运行环境及工具

运行环境: 装有 Vivado 的 Linux 服务器。 FPGA 的 Family 为 Artix 7, Package 为 fbg676, 型号为 xc7a200tfbg676-2。

编程工具:使用 VSCode 编写代码,使用 Vivado 模拟仿真,使用 git 进行版本管理,使用 GitHub 搭建项目仓库。

## 1.2 总体设计

项目包括 IF.v, ID.v, EX.v, MEM.v, WB.v, hi\_lo\_reg.v, mycpu\_core.v, mycpu\_top.v, 这部分搭建了一条流水线的基本框架; 及位于/lib 目录下的 alu.v, decoder\_2\_4.v, decoder\_5\_32.v, decoder\_6\_64.v, defines.vh, div.v, mmu.v, regfile.v, 这部分构建了 ALU 和寄存器, 定义了包含总线宽度信息在内的头文件; 及位于/lib/mul 目录下的 add.v, fa.v, mul.v, 这部分实现了乘法的运算。





图 1 CPU 流水线示意图

## 2. 流水线各个阶段的说明

## 2.1 IF 模块详细说明

#### 功能:

指令取指模块(IF 模块)是 CPU 流水线的第一个阶段,其主要任务是从指令存储器中取出指令,并为后续的指令译码和执行做准备。此外,它还负责处理指令延迟槽和跳转指令,以确保指令的正确顺序执行.



#### 主要操作:

输入时钟和复位信号: IF 模块接收来自时钟源的时钟信号,以同步其操作。同时,它还接收复位信号,当复位信号为高时,程序计数器 (PC)的值会被清零,以便从指令存储器的第一个地址开始取指.

检查暂停信号(stall): 在每个时钟周期, IF 模块都会检查暂停信号的状态。如果暂停信号为 1,表示流水线需要暂停,此时 IF 模块会保持 PC 值不变,不从指令存储器中取指,以等待后续阶段的数据相关性问题得到解决.

处理分支跳转信号(br\_bus): 当遇到分支跳转指令时,IF 模块会根据分支跳转信号的状态来决定是否更新 PC 值。如果分支跳转信号指示需要跳转,则 IF 模块会将新的目标地址加载到 PC 中,从而实现指令流的跳转;否则,PC 值会按照顺序递增,继续取指下一条指令.

从指令内存中获取指令:在正常情况下, IF 模块会根据当前 PC 值从指令存储器中读取指令,并将其发送至指令译码段(ID 段),以便进行后续的指令译码和执行操作.

#### 接口:

IF 模块的接口包括时钟信号、复位信号、暂停信号、分支跳转信号、数据总线等。通过这些接口, IF 模块能够与 CPU 的其他模块进行通信和数据交换, 以实现指令的正确取指和流水线的协调运行.

表 1 IF 模块输入输出

序号	接口名	宽度	输入/输出	作用
1	clk	1	输入	时钟信号
2	rst	1	输入	复位信号
3	stall	6	输入	暂停信号,控制指令是否暂停
4	br_bus	33	输入	分支跳转信号,控制延迟槽是否跳转
5	if_to_id_bus	33	输出	IF 段到 ID 段的数据总线
6	inst_sram_en	1	输出	读写使能信号
7	inst_sram_wen	4	输出	写使能信号
8	inst_sram_addr	32	输出	存放指令寄存器的地址
9	inst sram wdata	32	输出	存放指令寄存器的数据

#### 2.2 ID 模块详细说明

#### 功能:

指令译码模块 (ID 模块) 是 CPU 流水线的第二个阶段, 其主要任务是对从 IF 模块传来的指令进行译码,确定 指令的类型、操作数以及执行所需的控制信号。此外, ID 模块还负责处理寄存器的读写操作,并解决可能出 现的数据相关性问题,以确保指令能够正确地执行.

#### stallreg rst id hi lo busstall ex hi lo busid\_load\_bus\_ -if\_to\_id\_bus-ID模块 id save bus\_ inst sram rdataex\_idstallreq\_for\_bru\_ -wb\_to\_rf\_bus-.id\_to\_ex\_bus\_ ex to rf busbr\_bus\_ -mem\_to\_rf\_bus-

#### 主要操作:

接收 IF 段的数据: ID 模块接收来自 IF 模块的指令数据,

包括指令的二进制编码以及相关的地址信息等。通过对这些数据进行译码, ID 模块能够识别出指令的操作类型、操作数来源以及目标寄存器等信息.

处理数据相关性:在指令译码过程中,ID模块会检查是否存在数据相关性问题,即后续指令所需要的操作数是否依赖于前面指令的执行结果。如果检测到数据相关性,ID模块可能会发出暂停信号,要求流水线暂停,直到相关数据可用为止,以避免指令执行错误.

确定操作数来源: ID 模块根据指令的类型和操作数的来源, 从寄存器堆中读取相应的操作数。对于立即数指令, 操作数直接从指令中提取; 对于寄存器间操作的指令, 则从寄存器堆中读取操作数的值.

设置 ALU 操作:根据指令的类型和操作数,ID 模块会生成相应的控制信号,设置 ALU (算术逻辑单元)的操作类型,如加法、减法、逻辑运算等,以便在后续的执行阶段中进行正确的运算操作.

准备数据和控制信号: ID 模块将译码后的指令信息、操作数以及相关的控制信号打包, 传递给执行段(EX 段), 为后续的指令执行做好准备.

#### 接口:

ID 模块的接口包括时钟信号、复位信号、暂停信号、数据总线、寄存器读写信号等。通过这些接口,ID 模块能够与IF 模块、EX 模块以及寄存器堆等其他模块进行数据交换和通信。以实现指令的正确译码和数据的准确传递。

表 2 ID 模块输入输出

序号	接口名	宽度	输入/输	作用
1	clk	1	输入	时钟信号
2	rst	1	输入	复位信号
3	stall	6	输入	暂停信号,控制指令是否暂停
4	stallreq	1	输出	暂停请求信号
5	if_to_id_bus	33	输入	IF 段到 ID 段的数据总线
6	inst_sram_rdata	1	输入	读写使能信号
7	ex_id	1	输入	写使能信号
8	wb_to_rf_bus	38	输入	WB 段存放进寄存器的数据
9	ex_to_rf_bus	38	输入	EX 段存放进寄存器的数据
10	mem_to_rf_bus	38	输入	MEM 段存放进寄存器的数据
11	ex_hi_lo_bus	66	输入	EX 段存放进 hilo 寄存器的数据的总
12	id_hi_lo_bus	72	输出	ID 段存放进 hilo 寄存器的数据的总
13	id_load_bus	5	输出	ID 段执行 load 命令的数据总线
14	id_save_bus	3	输出	ID 段执行 save 命令的数据总线
15	stallreq_for_bru	1	输出	执行 load 命令时的暂停请求
16	id_to_ex_bus	159	输出	ID 段到 EX 段的数据总线
17	br_bus	33	输出	分支跳转信号,控制延迟槽是否跳转

## 2.3 EX 模块详细说明

## 功能:

执行模块(EX 模块)是 CPU 流水线的第三个阶段,其主要任务是根据 ID 模块传来的指令信息和操作数,执行相应的算术或逻辑运算操作。此外,EX 模块还负责计算内存访问指令的地址,并处理 ALU 运算的结果,为后续的内存访问和写回操作提供数据支持.

#### ex\_to\_mem\_bus clk ex to rf bus stallreq\_for\_ex--rstex\_hi\_lo\_bus -stall--data\_sram\_en--id\_to\_ex\_bus-EX模块 data\_sram\_wen -id\_load\_bus -data\_sram\_addr id\_save\_bus data\_sram\_wdataex\_id -id\_hi\_1o\_bus--data\_ram\_se1--ex\_1oad\_bus--

## 主要操作:

从 ID/EX 寄存器读取操作数: EX 模块会从 ID/EX 寄存器中读取来自 ID 模块的操作数和指令信息。ID/EX 寄存器是一个缓冲寄存器,用于在 ID 模块和 EX 模块之间传递数据,确保数据在流水线中的正确流动.

执行 ALU 运算:根据指令的类型和操作数,EX 模块会控制 ALU 进行相应的运算操作。 ALU 是 CPU 的核心部件之一,能够执行各种算术运算(如加法、减法、乘法等)和逻辑 运算(如与、或、非等)。EX 模块会将运算结果暂存在一个临时寄存器中,以供后续 使用.

处理访存指令:对于内存访问指令(如 load 和 store 指令), EX 模块会根据指令的类型和操作数,计算出内存访问的地址。对于 load 指令, EX 模块会将计算出的地址传递给内存模块,以便从内存中读取数据;对于 store 指令,则会将数据和地址传递给内存模块,以便将数据写入内存.

将结果传递给 MEM 段: EX 模块将 ALU 运算的结果以及内存访问的地址等信息传递给内存访问段(MEM 段),为后续的内存访问操作和写回操作提供数据支持.

## 接口:

EX 模块的接口包括时钟信号、复位信号、暂停信号、数据总线、内存控制信号等。通过这些接口, EX 模块能够与 ID 模块、MEM 模块以及 ALU 等其他模块进行数据交换和通信,以实现指令的正确执行和数据的准确传递.


表 4 EX 模块输入输出

	₩ □ Þ	क्र के	<i>t</i> A ) / <i>t</i> A ili	/ <del>-</del> П
序号	接口名	宽度	输入/输出	作用
1	c1k	1	输入	时钟信号
2	rst	1	输入	复位信号
3	stall	6	输入	控制暂停信号
4	id_to_ex_bus	169	输入	ID 段传给 EX 段的数据
5	id_load_bus	5	输入	ID 段传递读的数据
6	id_save_bus	3	输入	ID 段传递写的数据
7	ex_to_mem_bus	80	输出	EX 段传给 MEM 段的数据
8	ex_to_rf_bus	38	输出	EX 段传给 regfile 段的数据
9	id_hi_lo_bus	72	输入	ID 段传给 hilo 段的数据
10	ex_hi_lo_bus	66	输出	EX 段传给 hilo 段的数据
11	stallreq_for_ex	1	输出	对 EX 段的 stall 请求
12	data_sram_en	1	输出	内存数据的读写使能信号
13	data_sram_wen	4	输出	内存数据的写使能信号
14	data_sram_addr	32	输出	内存数据存放的地址
15	data_sram_wdata	32	输出	要写入内存的数据
16	ex_id	38	输出	EX 段传给 ID 段的数据
17	data_ram_sel	4	输出	内存数据的选择信号
18	ex_load_bus	5	输出	EX 段读取的数据

#### 2.4 MEM 模块详细说明

#### 功能:

内存访问模块 (MEM 模块) 是 CPU 流水线的第四个阶段, 其主要任务是执行内存访问操作,包括读取内存中的数据和将数据写入内存。MEM 模块根据 EX 模块传来的地址和控制信号,与内存进行交互,以完成指令的内存访问需求.



#### 主要操作:

从 EX/MEM 寄存器获取地址: MEM 模块会从 EX/MEM 寄存器中获取来自 EX 模块的内存访问地址和指令信息。EX/MEM 寄存器是一个缓冲寄存器,用于在 EX 模块和 MEM 模块之间传递数据,确保数据在流水线中的正确流动.

访问内存: 根据指令的类型和地址, MEM 模块会向内存发送相应的读写请求。对于 load 指令, MEM 模块会从内存中读取数据, 并将其暂存在一个临时寄存器中; 对于 store 指令,则会将数据写入指定的内存地址.

处理 load 和 store 指令: MEM 模块会根据指令的类型,选择相应的数据进行写回。对于 load 指令,MEM 模块会将从内存中读取的数据传递给写回段(WB 段),以便将数据写回寄存器堆;对于 store 指令,则不需要进行写回操作.

## 接口:

MEM 模块的接口包括时钟信号、复位信号、暂停信号、数据总线、内存读写信号等。 通过这些接口,MEM 模块能够与 EX 模块、WB 模块以及内存等其他模块进行数据交换 和通信,以实现指令的正确内存访问和数据的准确传递.

序号	接口名	宽度	输入/输出	作用
1	c1k	1	输入	时钟信号
2	rst	1	输入	复位信号
3	stall	6	输入	控制暂停信号
4	ex_to_mem_bus	80	输入	EX 传给 MEM 段的数据
5	data_sram_rdata	32	输入	从内存中读出来要写入 寄存器的
6	data_ram_sel	4	输入	内存数据的选择信号
7	ex_load_bus	5	输入	EX 段读取的数据
8	stallreq_for_load	1	输出	对 EX 段的 stall 请求


表 5 MEM 模块输入输出

9	mem_to_wb_bus	70	输出	MEM 传给 WB 段的数据
10	mem_to_rf_bus	38	输出	MEM 段传给 regfile 段的数据

#### 2.5 WB 模块详细说明

#### 功能:

写回模块(WB 模块)是 CPU 流水线的最后一个阶段,其主 \_\_\_\_stall\_\_\_要任务是将执行结果写回到寄存器堆中。WB 模块根据 MEM模块传来的数据和控制信号,将数据写入指定的寄存器,从 \_\_mem\_to\_wb\_bus\_而完成指令的执行过程.



#### 主要操作:

从 MEM/WB 寄存器读取数据: WB 模块会从 MEM/WB 寄存器中读取来自 MEM 模块的 执行结果和指令信息。MEM/WB 寄存器是一个缓冲寄存器,用于在 MEM 模块和 WB 模块之间传递数据,确保数据在流水线中的正确流动。

将数据写回寄存器堆:根据指令的目标寄存器地址,WB模块会将执行结果写入寄存器堆中的相应寄存器。寄存器堆是CPU中的一个重要部件,用于存储指令执行过程中产生的中间结果和最终结果.

## 接口:

WB 模块的接口包括时钟信号、复位信号、暂停信号、数据总线、调试信号等。通过这些接口,WB 模块能够与 MEM 模块、寄存器堆等其他模块进行数据交换和通信,以实现指令的正确写回和数据的准确存储.


衣	ь	WB	悮玐	୩八	.制出

序号	接口名	宽度	输入/输出	作用
1	clk	1	输入	时钟信号
2 rst		1	输入	复位信号
3	stall	6	输入	控制暂停信号
4	mem_to_wb_bus	70	输入	MEM 传给 WB 的数据
5	wb_to_rf_bus	38	输出	WB 传给 rf 的数据
6	debug_wb_pc	32	输出	用来 debug 的 pc 值
7	debug_wb_rf_wen	4	输出	用来 debug 的写使能信号
8	debug_wb_rf_wnum	5	输出	用来 debug 的写寄存器地址
9	debug_wb_rf_wdata	32	输出	用来 debug 的写寄存器数据

#### 2.6 CTRL 模块详细说明

#### 功能:

控制模块(CTRL 模块)是 CPU 流水线的控制中心,其主要任务是控制流水线各阶段的运行,确保指令的正确取指、译码、执行、内存访问和写回。CTRL 模块根据各阶段的状态和请求信号,生成相应的控制信号,以协调流水线的运行.



#### 主要操作:

接收各段的请求信号: CTRL 模块会接收来自流水线各阶段的请求信号, 如暂停请求信号、跳转请求信号等。这些请求信号反映了各阶段的运行状态和需求, CTRL 模块需要根据这些信号来做出相应的控制决策.

生成暂停信号: 当流水线出现数据相关性、资源冲突等问题时, CTRL 模块会生成暂停信号, 控制流水线暂停。暂停信号会传递给流水线的各个阶段, 使它们暂时停止操作, 等待相关问题得到解决后再继续执行.

## 接口:

CTRL 模块的接口包括时钟信号、暂停请求信号、暂停信号等。通过这些接口,CTRL 模块能够与流水线的各个阶段进行通信和协调,以实现流水线的正确控制和高效运行.


序号 接口名 宽 输入/输出 作用 时钟信号 输入 c1k1 2 执行阶段的指令是否请求流水线暂停 stallreq for ex 1 输入 stallreq\_for\_bru 输入 Load 命令是否请求流水线暂停 6 输出 暂停信号 stall

表 7 CTRL 模块输入输出

## 2.7 HILO 寄存器模块详细说明

#### 功能:

HILO 寄存器模块是 CPU 中用于处理乘法和除法运算的辅助寄存器模块。它们不存在通用寄存器内,其主要任务是提供 hi 和 lo 两个寄存器,用于存储乘法和除法运算的中间结果和最终结果,以便在后续的指令执行中使用.



#### 主要操作:

读写 hi 和 lo 寄存器: HILO 寄存器模块能够根据指令的要求, 对 hi 和 lo 寄存器进行读写操作。对于乘法运算, hi 寄存器存储乘积的高位部分, lo 寄存器存储乘积的低位部分; 对于除法运算, hi 寄存器存储商, lo 寄存器存储余数.

支持独立读写和执行阶段的数值获取: HILO 寄存器模块支持对 hi 和 lo 寄存器的独立读写操作,以便在不同的指令执行阶段中获取所需的数值。例如,在执行乘法指令时,可以在执行阶段读取 hi 和 lo 寄存器的值,以获取乘积的完整结果;在执行除法指令时,可以在写回阶段读取 hi 寄存器的值,以获取商的结果.

#### 接口:

HILO 寄存器模块的接口包括时钟信号、暂停信号、写使能信号、读写数据等。通过这些接口,HILO 寄存器模块能够与 CPU 的其他模块进行数据交换和通信,以实现乘法和除法运算的正确执行和结果的准确存储.

序号	接口名	宽度	输入/输出	作用
1	clk	1	输入	时钟信号
2	stall	6	输入	控制暂停信号
3	hi_we	1	输入	hi 寄存器的写使能信号
4	lo_we	1	输入	lo 寄存器的写使能信号
5	hi_wdata	32	输出	Hi 寄存器写的数据
6	lo_wdata	32	输出	Lo 寄存器写的数据
7	hi_rdata	32	输出	Hi 寄存器读的数据
8	lo_rdata	32	输出	Lo 寄存器读的数据

## 实验感受及建议

#### 3.1 张浩岚部分

在实验中我熟练的掌握了 GitHub 的使用,能够用它搭建仓库、审阅代码、管理版本,极大的提高了我们的工作效率。

除此之外我借鉴之前学长的工作成果实现了算数运算指令,逻辑运算指令, 位移指令的构建,在这个实验之中我明白了 cpu 流水线工作的具体情况以及流程, 体会到了团队合作的重要性。

## 3.2 代诗博部分

本次实验我深入了解了流水线的整体运行过程,把课堂中学习到的知识真正代入到了实践中。

本次实验我在借鉴学长的工作成果的条件下实现了分支跳转指令,访存指令, 数据移动指令。

这次实验同时也让我明白了团队合作的重要性,要想使任务完成的更加成功, 必须要分工明确并且和队友多多交流,体现出团队的价值。

总之,这次实验让我了解并学习了一门新的编程方法,更加深入的探究了流 水线的运行逻辑和具体细节,领悟到了团队的强大力量。

## 4. 参考资料

- 1、张晨曦 著《计算机体系结构》(第二版) 高等教育出版社
- 2、雷思磊 著《自己动手写 CPU》 电子工业出版社