

MIMXRT1170HDUG

MIMXRT1160/1170 处理器硬件开发指南

Rev. 5 — 2023年7月3日

用户指南

文档信息

信息	内容
关键词	MIMXRT1170, tightly-coupled memory (TCM), on-chip RAM (OCRAM)
摘要	本《指南》的目标是帮助硬件工程师进行基于 MIMXRT1170 处理器的设计和测试。它提供了电路板布局建议和设计检查清单等信息，力保一次成功，避免电路板初次启动问题的发生。



1 介绍

本《指南》的目标是帮助硬件工程师进行基于 MIMXRT1170 处理器的设计和测试。它提供了电路板布局建议和设计检查清单等信息，力保一次成功，避免电路板初次启动问题的发生。本《指南》配合恩智浦网站（nxp.com）上的相 关器件专用硬件文档（如数据手册、参考手册和应用笔记等）一起发布。

注：

RT1160 与 RT1170 采用相同的设计，因此工程师也可以将本《指南》用于RT1160。

2 背景

i.MX RT1170 是一个新的处理器系列，在恩智浦的先进技术中整合进了高性能的 Arm Cortex-M7 内核和高能效的 Arm Cortex-M4 内核。它同时提供了高性能的 CPU 与实时的响应。

i.MX RT1170 共有 2 MB 的片上 RAM，其中包括一个 512 kB 的 RAM，可灵活配置为紧耦合内存（TCM），也可以配置为通用片上 RAM（OCRAM）。i.MX RT1170 集成了先进的电源管理模块，包括 DC-DC 和 LDO，可降低外接电源的复杂性，简化上电顺序。

它提供多种存储器接口，包括 SDRAM、Raw NAND FLASH、NOR FLASH、SD/eMMC、四线 SPI、Hyper RAM/FLASH 接口。此外，还提供种类繁多的其他接口，用于连接各种外设，如 WLAN、蓝牙、GPS、显示器和摄像头传感器。与其他 i.MX 处理器一样，i.MX RT1170 还具有丰富的音频和视频功能，包括 MIPI CSI/DSI、LCD 显示、图形加速器、摄像头接口、S/PDIF 和 I2S 音频接口。

i.MX RT1170 应用处理器可用于工业 HMI、物联网、高端音频设备、低端仪表盘、零售终端（PoS）、电机控制和家用电器等领域。

3 电源

有关电源电压规格，请参见芯片数据手册中的“工作范围”表。有关电源去耦的建议，请参见表 1和表 2。

注：本节中的图 1适用于RT1170 芯片，表格未包含片上LDO 的输出规格，有关信息请参见芯片数据手册。

表 1. 使用片上DC/DC 稳压器时的处理器电源电容

电源轨	0.1 μF ^[1]	0.22 μF ^[1]	1 μF ^[1]	2.2 μF ^[1]	4.7 μF ^[1]	22 μF ^[1]	备注
DCDC_IN	1				1	1	将 0402 放置在 M5、N5 球下方，将 0603 放置在尽可能靠近处理器的位置。
DCDC_ANA				1			放置在 M7 球下方
DCDC_ANA_SENSE	1						放置在 M6 球下方
DCDC_DIG				1		1	将 0402 放置在 K8 球下方，将 0603 放置在尽可能靠近处理器的位置。
DCDC_DIG_SENSE	1						放置在 L7 球下方
VDDA_1P8_IN			1				放置在 L11 球下方
VDD_SOC_IN_X	1		2		2	1	将 0402 放置在 H8、H10、J8、J10、K10 球下

表 1. 使用片上DC/DC 稳压器时的处理器电源电容...续上页

电源轨	0.1 μ F ^[1]	0.22 μ F ^[1]	1 μ F ^[1]	2.2 μ F ^[1]	4.7 μ F ^[1]	22 μ F ^[1]	备注
							方，将 0603 放置在尽可能靠近处理器的位置。
VDD_LPSR_IN					1		放置在 R12 球下方
VDD_LPSR_ANA					1		放置在 P12 球下方
VDD_LPSR_DIG				1			放置在 P11 球下方
VDD_SNVS_IN			1				放置在 U12 球下方
VDD_SNVS_ANA				1			放置在 U14 球下方
VDD_SNVS_DIG		1					放置在 T14 球下方
VDD_USB_1P8			1				放置在 H12 球下方，通过串联铁氧体磁珠与1V8 电源隔开（120 Ω @100MHz）
VDD_USB_3P3			1				放置在G12 球下方，通过串联铁氧体磁珠与3V3 电源隔开（120 Ω @100MHz）
VDDA_ADC_1P8			1				放置在 K15 球下方
VDDA_ADC_3P3			1				放置在 J13 球下方
VDDA_1P0				1			放置在 N11 球下方
VDD_MIPI_1P8			1				放置在 F9 球下方，通过串联铁氧体磁珠与 1V8 电源隔开（120 Ω @100 MHz）
VDD_MIPI_1P0			1				放置在 F10 球下方，电源为片上LDO 稳压器VDDA_1P0
NVCC_SD1				1			放置在 D14 球下方
NVCC_SD2				1			放置在 G13 球下方
NVCC_EMC1_X				1	1		将 2.2 μ F 放置在 F6、F7 球下方
NVCC_EMC2_X				1	1		将 2.2 μ F 放置在 H6、H7 球下方
NVCC_GPIO				1	1		将 2.2 μ F 放置在 M12 球下方
NVCC_DISP1				1			放置在 D12 球下方
NVCC_DISP2				1			放置在 E7 球下方
NVCC_LPSR				1			放置在 P7 球下方
NVCC_SNVS	1						放置在 U11 球下方
ADC_VREFH ^[2]				1			放置在 G16 球下方
USB1_VBUS			1				放置在 D17 球下方
USB2_VBUS			1				放置在 D16 球下方

[1] 0.1、0.22、1、2.2、4.7 μ F 是尺寸为0402、型号为X5R 的产品。22 uF 是尺寸为0603、型号为X5R 的产品。

[2] 尽量避免使用内部DCDC/LDO输出作为ADC参考电压，使用外部电压作为参考会更加准确。

表 2. 使用外部 PMIC 或稳压器时的处理器电源电容（不使用片上 DC/DC 稳压器）

电源轨	0.1 μF ^[1]	0.22 μF ^[1]	1 μF ^[1]	2.2 μF ^[1]	4.7 μF ^[1]	22 μF ^[1]	备注
VDD_SOC_IN_x			2		3	1	将 0402 放置在 H8、J8、J9、J10、K10 球下方
VDD_LPSR_IN					1		放置在 R12 球下方
VDD_LPSR_ANA					1		放置在 P12 球下方
VDD_LPSR_DIG				1			放置在 P11 球下方
VDDA_ADC_3P3	1		1				将 1 μF 放置在 J13 球下方，将 0.1 μF 放置在 J13 球附近，通过串联铁氧体磁珠与 3V3 电源隔开（120 Ω @100 MHz）
ADC_VREFH ^[2]				1			放置在 G16 球下方
VDDA_ADC_1P8			1		1		将 1 μF 放置在 K15 球下方，将 4.7 μF 放置在 K15 球附近，通过串联铁氧体磁珠与 1V8 电源隔开（120 Ω @100 MHz）
VDDA_1P8_IN			1				放置在 M11 球下方
VDDA_1P0				1			放置在 N11 球下方
VDD_SNVS_IN			1				放置在 U12 球下方
VDD_SNVS_ANA				1			放置在 U14 球下方
VDD_SNVS_DIG		1					放置在 T14 球下方
NVCC_SNVS	1						放置在 U11 球下方
NVCC_LPSR				1			放置在 P7 球下方
NVCC_GPIO				1	1		将 2.2 μF 放置在 M12 球下方
NVCC_SD1				1			放置在 D14 球下方
NVCC_SD2				1			放置在 G13 球下方
NVCC_DISP1				1			放置在 D12 球下方
NVCC_DISP2				1			放置在 E7 球下方
NVCC_EMC1_X				1	1		放置在 F7、G6 球下方
NVCC_EMC2_X				1	1		放置在 H6、J6 球下方
VDD_MIPI_1P8			1				放置在球 F9 下方，用串联铁氧体磁珠与 1V8 电源隔开（120 Ω @100 MHz）
VDD_MIPI_1P0			1				放置在 F10 球下方，电源为片上 LDO 稳压器 VDDA_1P0
VDD_USB_1P8			1				放置在 H12 球下方，通过串联铁氧体磁珠与 1V8 电源隔开（120 Ω @100MHz）

表 2. 使用外部 PMIC 或稳压器时的处理器电源电容（不使用片上 DC/DC 稳压器）...续上页

电源轨	0.1 μF ^[1]	0.22 μF ^[1]	1 μF ^[1]	2.2 μF ^[1]	4.7 μF ^[1]	22 μF ^[1]	备注
VDD_USB_3P3			1				放置在 G12 球下方，通过串联铁氧体磁珠与 3V3 电源隔开（120 Ω @100MHz）
USB1_VBUS			1				放置在 D17 球下方
USB2_VBUS			1				放置在 D16 球下方

[1] 0.1 μF 、0.22 μF 、1 μF 、2.2 μF 和 4.7 μF 尺寸为 0402，22 μF 尺寸为 0805。X6S 型号用于汽车仪表盘，具有扩展温度范围。

[2] 尽量避免使用内部 DCDC/LDO 输出作为 ADC 参考电压，使用外部电压作为参考会更加准确。

表 3. 电源和 SNVS 域信号

项目	建议	说明
上电顺序	遵守上电/断电顺序指南（如数据手册中所述），确保芯片可靠地运行。	不符合这些顺序可能导致以下情况： - 上电阶段电流过大 - 阻碍芯片启动 - 对处理器造成不可逆的损坏（最坏情况）
SNVS 域信号	作为 VDD_SNVS_IN 的备用电源，切勿使纽扣电池过载。 请注意，这些 I/O 与 VDD_SNVS_IN 相关（大多数输入都有内置上拉电阻，不需要外部电阻）： - PMIC_STBY_REQ — 可配置输出 - PMIC_ON_REQ — 推挽输出 - TEST_MODE — 内部下拉 - POR — 内部上拉 - WAKEUP — 在 SNVS 模式下唤醒 SoC 的 GPIO - GPIO_SNVS_XX — 内部下拉	对 i.MX RT1170 的影响： - 芯片内部 LDO VDD_SNVS_ANA 输出功率容量为 1 mA，应与 NVCC_SNVS 连在一起。 - 由于 SNVS GPIO 的驱动非常弱，请小心使用 SNVS 信号驱动外部负载，如需了解详细信息，请参见 i.MX RT1170 数据手册。 - 默认情况下，GPIO_SNVS_XX 引脚的功能由型号决定。只有防篡改功能开启的型号才能使用此功能，而对于不支持防篡改功能的型号，它们只有 GPIO 的功能。在这两种情况下，都必须配置 MUX_MODE 来选择其功能。 - 即使在支持 GPIO 功能的型号上，GPIO_SNVS_XX 引脚在 SNVS 模式下也会自动切换到防篡改功能。如需了解详细信息，请参见 ERR051122。 - 由于模块的 32 kHz 时钟源，GPIO_SNVS_xx 信号的访问会出现延迟。
电源纹波	最大纹波电压限值。	纹波噪声的通常限值应小于电源电压平均 Vp-p 值的 5%。受影响的相关电源轨包括 VDD_XXX、VDD_XXX_IN、VDDA_1P0、VDD_XXX_ANA、VDD_XXX_DIG。
供电电流	最大供电电流符合数据手册中规定的最大供电电流 ^[1] 。	对 i.MX RT1170 的影响： - DCDC_DIG_X 的输出功率容量为 850 mA，DCDC_ANA_X 的输出功率容量为 150 mA。 - 切勿使用 DCDC_ANA_X 驱动高于 150mA 的负载。 - 对于高于 600 MHz 至 800 MHz 的频率，请参见 i.MX RT1170 汽车产品数据手册中的 CM7 电源指南表格。

[1] 请参见 i.MX RT1170 Crossover Processors Data Sheet for Industrial Products（文档 [IMXRT1170IEC](#)）第 9 节）。

上电顺序要求:

如需了解上电顺序的要求, 请参见 i.MX RT1170 Crossover Processors Data Sheet for Industrial Products (文档 [IMXRT1170IEC](#)) 第 4.2.1 节)。

IMXRT1170 EVK 板的电源控制逻辑如 [图 1](#) 所示:

- 首先启动 SNVS, 然后产生 PMIC_REQ_ON 信号, 使能外部 DC/DC 为其他电源域供电。
- ON/OFF 按钮用于开关 PMIC_REQ_ON 信号以控制供电模式。
- RESET (复位) 按钮和WDOG 输出用于重置系统电源。




图 1. 电源控制框图

3.1 内置 DC/DC 模块

RT1170 的内部 DC/DC 有两个输出, 一个输出 (VDD_DIG) 的典型值为 0.7 V ~ 1.15 V, 另一个输出 (VDD_ANA) 典型值为 1.8 V, 其开关频率约为 1.5 MHz。

DC/DC 需要外部电感器和电容器, 如 [图 2](#) 所示, 请注意以下事项:

- 外接电感器的建议值约为 4.7 μ H, 饱和电流 > 1.5 A, ESR < 0.1 Ω 。
- 外接大容量电容的总和约为 66 μ F, 其中包括 DCDC_DIG_X 和 VDD_SOC_IN 上使用的所有电容。
- DCDC_PSWITCH 应相对于 DCDC_IN 延迟 1 ms, 以确保 DCDC_IN 在 DC/DC 启动之前处于稳定状态。
- 如果要旁路内部 DC/DC, 须将 DCDC_PSWITCH 和 DCDC_MODE 进行接地, 其他信号 (例如 DCDC_IN、DCDC_LP、DCDC_LN、DCDC_ANA、DCDC_ANA_SENSE、DCDC_DIG 和 DCDC_DIG_SENSE) 可以浮空。
- 尽可能使 DC/DC 电流回路保持最小, 以避免 EMI 问题。




图 2. DC-DC 功能框图

注:

该处理器的内置 DC-DC 稳压器适用于高达 105 °C 的消费者类应用和工业应用。对于汽车应用，请联系您的恩智浦代表。

4 时钟

时钟配置见[表 4](#)。EVK 设计使用了 32.768 kHz 和 24 MHz 振荡器。对于 RT1170，硬件设计需要使用 32.768 kHz 和 24 MHz 的晶振。

表 4. 时钟配置

信号名称	连接建议	说明
RTC_XTALI/RTC_XTALO	对于高精度32.768 kHz 的振荡器，将晶体连接在RTC_XTALI 和RTC_XTALO之间。选择ESR（等效串联电阻）最大为100 k 的晶体，并遵循制造商的负载电容建议。无需使用外接偏置电阻，因为芯片内置了偏置电阻。	考虑电路板和芯片的寄生效应，要得到准确的振荡频率，必须减少板电容。集成的振荡放大器是自偏置的，但相对较弱。须注意限制 RTC_XTALI 和 RTC_XTALO 对电源或地产生的寄生漏电流（> 100 M）。这会削弱放大器的偏置，并降低启动裕度。
	对于外部kHz 时钟源（如果将外部时钟馈送到芯片），RTC_XTALI 可以直流耦合驱动，同时RTC_XTALO 浮空，或由一个互补信号驱动。	如果要将外部低频时钟馈送到RTC_XTALI，RTC_XTALO 引脚须悬空，或由一个互补信号驱动。该强制时钟的逻辑电平一定不能超出VDD_SNVS_DIG 的电平，而且在典型情况下的频率应 < 100 kHz。
	芯片内置了约为 32 kHz 的容差环形振荡器。如果 RTC_XTALI 连接到 GND而且 RTC_XTALO 浮空，则片上振荡器会自动介入。	当不需要高精度实时时钟时，系统便可使用内置的 32 kHz 振荡器。容差为 ±25 %。环形振荡器的启动速度比外部晶振快，可一直使用环形振荡器直到外部晶振达到稳定振荡。如果在RTC_XTALI上没有检测到时钟，环形振荡器也会自动启动。
XTALI/XTALO	对于高精度 24 MHz 振荡器，在 XTALI 和 XTALO 之间连接基频模式晶体。可	SDK 软件要求XTALI/XTALO 的频率为 24 MHz。

表 4. 时钟配置...续上页

信号名称	连接建议	说明
	接受额定最大驱动能力为 250 μ W 的典型值 80 ESR 的晶体。 或者，也可以使用额定最大驱动能力为 200 μ W 的典型值 50 ESR 的晶体。 对于 RT1170 的 24 MHz 振荡器，ESR 越小，启动就越快，功耗也越低。要使用高功率模式，请在 XTALI 和 XTALO 之间采用 1 M Ω 的电阻。 采用小于 100 Ω 的 ESR 晶体和不大于 16 pF 的电容器用于启动。	如果系统中有一个外部 24 MHz 振荡器，则可以取消晶体。在这种情况下，请参见 i.MX RT1170 Processor Reference Manual（文档 IMXRT1170RM ）中的“旁路配置（24 MHz）”章节。对于旁路模式的引脚连接，可以从 EXTAL 引脚输入外部旁路时钟，XTALO 则可以用作其他功能。该强制时钟的逻辑电平不得超过 VDD_LPSR_ANA 的电平。 如果将该时钟用作 USB 和以太网的参考时钟，则有严格的频率误差和抖动要求。以太网需要 ± 50 ppm 的精度，而 USB 需要 ± 100 ppm 的精度。如需了解详细信息，请参见 i.MX RT1170 Processor Reference Manual（文档 IMXRT1170RM ）中的 OSC24M 章节和相关接口规范章节。
CLK1_P/CLK1_N	仅供内部使用	这些引脚用于恩智浦内部测试。CLK1_P 和 CLK1_N 引脚对应保持浮空。

5 调试和编程

本节提供了 JTAG 接口的综述，以及 JTAG、SWD 调试和串行下载 I/O 的使用建议。

注：

默认情况下，RT1170 芯片可以按 Arm 拼接顺序使用 SWD 和 JTAG 两种模式。RT1170EVK 板默认使用 SWD 调试，无需对电路板进行任何修改。如果要使用 JTAG 调试，须焊掉 R187、R208、R195 和 R78，因为一些 JTAG 信号复用于其他功能。

MIMXRT1170-EVK 上还配有 FreeLink 电路，无需外部调试器即可更方便地进行调试。

表 5. JTAG 接口一览

JTAG 信号	I/O 类型	片上端接 ^[1]	外部端接
JTAG_TCK	输入	下拉	不需要
JTAG_TMS	输入	上拉	不需要；可以采用 10 k Ω 上拉
JTAG_TDI	输入	下拉	不需要；可以采用 10 k Ω 上拉
JTAG_TDO	3 态输出	无	无需采用上拉或下拉
JTAG_TRSTB	输入	上拉	对于 JTAG_TRSTB 引脚，推荐在量产阶段添加一个 4.7 Ω 的下拉电阻。在研发阶段时，这一电阻可以被移除。若要使用这一引脚的其他功能（例如 GPIO，定时器等），首先切换 JTAG_TCK 和 JTAG_TMS 的设置，并且在接下来切换 JTAG_TRSTB 的设置。
JTAG_MOD	输入	下拉	采用 4.7 k Ω 下拉或连接到 GND

[1] 有关片上端接取值，请参见 i.MX RT1170 Crossover Processors Data Sheet for Industrial Products（文档 [IMXRT1170IEC](#)）表115。

表 6. JTAG 建议

信号	建议	描述
JTAG_TDO	切勿在JTAG_TDO 上添加外部上拉或下拉电阻。	JTAG 接口综述见 表5 。该I/O 有一个片上保持电路（keeper circuit），可避免浮空的状况。
JTAG TDO 和 JTAG MOD 以外的 JTAG 信号	如果外部电阻与 JTAG 信号一起使用（JTAG_TDO 除外），需遵循内部上拉/下拉配置。例如，不要对具有内部上拉电阻的输入采用外部下拉。	外部电阻可用于除JTAG_TDO 之外的所有JTAG 信号，但不是必需的。JTAG 接口综述见 表5 。
JTAG_MOD	JTAG_MOD 在某些文档中被称为SJC_MOD。这两个名称指的是同一个信号。为了系统的正常运行，JTAG_MOD 应在外连接至GND。也可以通过一个外部下拉电阻端接到 GND。可采用 4.7 kΩ 的电阻。	当 JTAG_MOD 为低电平时，JTAG 接口被配置为通用软件调试，将所有系统 TAP 添加到信号链中。 当 JTAG_MOD 为低电平时，JTAG 接口也被配置为符合 IEEE 1149.1 标准的模式。

表 7. SWD 建议

信号	建议	说明
SWD_DIO	与 JTAG_TMS 的做法相同	在 RT1170EVK 板上，默认使用 SWD 调试端口。还有一个使用 SWD 端口的低成本板载 Freelink 调试器。
SWD_CLK	与 JTAG_CLK 的做法相同	

在 ROM 的串行下载模式下，可通过 USB 或 UART 串行连接将程序镜像下载到芯片。在这种模式下，主机 PC 通常可以使用串行下载协议与 ROM 引导加载程序进行通信。恩智浦的 ROM flashloader 也使用这些串行连接。

强烈建议所有电路板至少提供一个串行下载端口（USB1 或 UART1），以便能够使用恩智浦的镜像和 fuse 编程支持工具。

表 8. 串行下载 I/Os 表

信号	建议	说明
UART1 USB1	在串行下载模式下，可通过 USB 和 UART 串行连接将程序镜像下载到芯片。在该模式下，如果 WDOG_ENABLE 的 eFuse 为 1，ROM 会对 WDOG1 进行编程，写入 WDOG 超时选择 fuse 指定的超时时间（如需了解详细信息，请参见 i.MX RT1170 Processor Reference Manual（文档 IMXRT1170RM ）中的 fuse 章节），并持续轮询 USB 和 UART 连接。如果在USB OTG1 和 UART1 上未发现任何活动且看门狗计时器超时，则 Arm 内核将复位。	ROM 循环轮询 UART1 和 USB1 活动，直到 ROM 从 UART RXD 获得了 0x5A、0xA6，或从USB 总线获得了第一个 HID 报告。当找到一个活跃的连接端口后，ROM 会使用其进行 PC 下载。

6 启动, 复位及其他

如需了解启动、复位及其他配置，如ON/OFF、TEST_MODE、NC 引脚等，请参见 [表9](#)。

表 9. 启动配置

项目	建议	说明
BOOT_CFG[11:0]	对于正常功能和操作，BOOT_CFG 信号是所必需的，如果未配置 BOOT_	如需了解正确的启动配置，请参见芯片参考手册 ^[1] 中的“系统启动”章节。

表 9. 启动配置...续上页

项目	建议	说明
	CFG fuse 和 BT_FUSE_SEL，在开发过程中不应浮空。	注： 设置不正确可能会导致错误的启动顺序。 在量产时使用 fuse 的 boot_CFG 进行启动配置，需要相应地配置 BT_FUSE_SEL 和 BOOT_CFG 这两个 fuse。
BOOT_MODE[1:0]	对于逻辑 0： • 通过 100 K 外部电阻连接至GND 对于逻辑 1： • 通过4.7K 外部电阻连接到NVCC_LPSR 电源域	BOOT_MODE1 和 BOOT_MODE0 都有标称值为 35 kΩ 的内置下拉器件。当片上 fuse 确定了启动配置后，这两个启动模式输入脚都可以断开。
BOOT_CFG 和 BOOT_MODE 信号与 RGMII 信号复用	由于 BOOT_CFG 引脚与 RGMII 信号复用，建议增加 22 K 隔离电阻以避免故障。 对于 BOOT_MODE 引脚，建议添加 4.7 K 隔离电阻。	请参考 EVK 设计，避免在布板中出现短截线。

[1] i.MX RT1170 Processor Reference Manual (文档 [IMXRT1170RM](#))




图 3. 启动模式设置

表 10. 复位及其他建议

项目	建议	说明
POR_B	POR_B 输入（如使用）必须在上电时立即钳位，并保持钳位，直到最后一个电源轨达到其工作电压。在没有外部复位信号馈送到 POR_B 输入的情况下，内部 POR 模块将获得控制权。如需了解更多详细信息，请参见《i.MX RT1170 参考手册》 ^[1] ，确保满足所有必需的要求。	如需了解正确的启动配置，请参见芯片参考手册 ^[1] 中的“系统启动”章节。 注： 设置不正确可能导致错误的启动顺序。 POR_B 信号有内部 100 K 上拉电阻上拉至 SNVS 域，如果需要添加外部上拉电阻器，则应上拉至 VDD_SNVS_ANA，否则在 SNVS 模式下会导致额外的漏电流。 建议在电路中添加外部复位 IC，确保在上电/断电期间能够正确处理 POR_B，详情请参见 EVK 设计。 注： 1. 由于 DCDC_IN 的低电压检测阈值为 2.6 V，复位 IC 的复位阈值必须高于 2.6 V，然后在内部 DC/DC 模块复位之前对整个芯片进行复位，以保证芯片在断电期间的安全。 2. 对于上电复位，在任何情况下都需要确保 DCDC_PSWITCH 引脚上的电压在上电前低于 0.5 V。
ON/OFF	对于便携式应用，ON/OFF 输入可以连接到 ON/OFF 单刀单掷按钮。提供内置去抖动功能，且该输入具有内部上拉。如果不使用，可以不连接 ON/OFF。当漏电流比较严重时，可采用 4.7 kΩ 至 10 kΩ 的串联电阻。	在 OFF 模式下短暂连接 GND 会导致内部电源管理状态机将状态改为 ON。在 ON 模式下，短暂连接 GND 会产生中断（用于软件控制的断电）。与 GND 连接大约 5 秒（及以上）会导致强制关闭。
TEST_MODE	TEST_MODE 输入在内部连接到内置下拉器件。可以浮空该信号，也可以将其连接到 GND。	此输入保留供恩智浦生产使用。

[1] i.MX RT1170 Processor Reference Manual（文档 [IMXRT1170RM](#)）

表 11. ROM 引导加载程序外设引脚复用

外设	序列	端口（IO 功能）	PAD	模式	备注
LPUART	1	LPUART1_TX	GPIO_AD_24	ALT0	可用于串行下载模式。如需了解更多信息，请参见《参考手册》 ^[1] 中的“串行下载”部分。
		LPUART1_RX	GPIO_AD_25	ALT0	
LPSPI	1	LPSPI1_SCK	GPIO_AD_28	ALT0	连接到一个 LPSPI 端口的串行 NOR/EEPROM 可用作恢复设备。 如需了解更多信息，请参见《参考手册》 ^[1] 中的“串行下载”部分。
		LPSPI1_PCS0	GPIO_AD_29	ALT0	
		LPSPI1_SDO	GPIO_AD_30	ALT0	
		LPSPI1_SDI	GPIO_AD_31	ALT0	
	2	LPSPI2_SCK	GPIO_SD_B2_07	ALT6	中的“恢复设备”部分。

表 11. ROM 引导加载程序外设引脚复用...续上页

外设	序列	端口（IO 功能）	PAD	模式	备注
		LPSPi2_PCS0	GPIO_SD_B2_08	ALT6	注： 恢复设备的启动在默认状态下是关闭的。必须将 fuse 熔断才能启用和配置该选项。
		LPSPi2_SDO	GPIO_SD_B2_09	ALT6	
		LPSPi2_SDI	GPIO_SD_B2_10	ALT6	
	3	LPSPi3_SCK	GPIO_DISP_B1_04	ALT9	
		LPSPi3_PCS0	GPIO_DISP_B1_07	ALT9	
		LPSPi3_SDO	GPIO_DISP_B1_06	ALT9	
		LPSPi3_SDI	GPIO_DISP_B1_05	ALT9	
	4	LPSPi4_SCK	GPIO_DISP_B2_12	ALT9	
		LPSPi4_PCS0	GPIO_DISP_B2_15	ALT9	
		LPSPi4_SDO	GPIO_DISP_B2_14	ALT9	
		LPSPi4_SDI	GPIO_DISP_B2_13	ALT9	
SEMC NAND	N/A	SEMC_DATA00	GPIO_EMC_B1_00	ALT0	连接到 SEMC 的并行 NAND 闪存是主启动选项。如需了解更多信息，请参见《参考手册》 ^[1] 中的“通过 SEMC 用并行 NAND 闪存启动”部分。
		SEMC_DATA01	GPIO_EMC_B1_01	ALT0	
		SEMC_DATA02	GPIO_EMC_B1_02	ALT0	
		SEMC_DATA03	GPIO_EMC_B1_03	ALT0	
		SEMC_DATA04	GPIO_EMC_B1_04	ALT0	
		SEMC_DATA05	GPIO_EMC_B1_05	ALT0	
		SEMC_DATA06	GPIO_EMC_B1_06	ALT0	
		SEMC_DATA07	GPIO_EMC_B1_07	ALT0	
		SEMC_DATA08	GPIO_EMC_B1_30	ALT0	
		SEMC_DATA09	GPIO_EMC_B1_31	ALT0	
		SEMC_DATA10	GPIO_EMC_B1_32	ALT0	
		SEMC_DATA11	GPIO_EMC_B1_33	ALT0	
		SEMC_DATA12	GPIO_EMC_B1_34	ALT0	
		SEMC_DATA13	GPIO_EMC_B1_35	ALT0	
		SEMC_DATA14	GPIO_EMC_B1_36	ALT0	
		SEMC_DATA15	GPIO_EMC_B1_37	ALT0	
		SEMC_ADDR09	GPIO_EMC_B1_18	ALT0	
		SEMC_ADDR11	GPIO_EMC_B1_19	ALT0	
		SEMC_ADDR12	GPIO_EMC_B1_20	ALT0	
		SEMC_BA1	GPIO_EMC_B1_22	ALT0	
		SEMC_CSX0	GPIO_EMC_B1_41	ALT0	
uSDHC	1	USDHC1_CD_B	GPIO_AD_32	ALT4	连接到某个 USDHC 端口的 eMMC/MMC 或 SD/eSD 是主启动选项。如需了解更多信息，请参见《参考手册》 ^[1] 中的“扩展设备”部分。
		USDHC1_WP	GPIO_AD_33	ALT4	
		USDHC1_VSELECT	GPIO_AD_34	ALT4	
		USDHC1_RESET_B	GPIO_AD_35	ALT4	

表 11. ROM 引导加载程序外设引脚复用...续上页

外设	序列	端口（IO 功能）	PAD	模式	备注
		USDHC1_CMD	GPIO_SD_B1_00	ALT0	
		USDHC1_CLK	GPIO_SD_B1_01	ALT0	
		USDHC1_DATA0	GPIO_SD_B1_02	ALT0	
		USDHC1_DATA1	GPIO_SD_B1_03	ALT0	
		USDHC1_DATA2	GPIO_SD_B1_04	ALT0	
		USDHC1_DATA3	GPIO_SD_B1_05	ALT0	
	2	USDHC2_CD_B	GPIO_AD_26	ALT11	
		USDHC2_WP	GPIO_AD_27	ALT11	
		USDHC2_VSELECT	GPIO_AD_28	ALT11	
		USDHC2_DATA3	GPIO_SD_B2_00	ALT0	
		USDHC2_DATA2	GPIO_SD_B2_01	ALT0	
		USDHC2_DATA1	GPIO_SD_B2_02	ALT0	
		USDHC2_DATA0	GPIO_SD_B2_03	ALT0	
		USDHC2_CLK	GPIO_SD_B2_04	ALT0	
		USDHC2_CMD	GPIO_SD_B2_05	ALT0	
		USDHC2_RESET_B	GPIO_SD_B2_06	ALT0	
		USDHC2_DATA4	GPIO_SD_B2_08	ALT0	
		USDHC2_DATA5	GPIO_SD_B2_09	ALT0	
		USDHC2_DATA6	GPIO_SD_B2_10	ALT0	
		USDHC2_DATA7	GPIO_SD_B2_11	ALT0	
FlexSPI1	1	FLEXSPI1_B_DATA3	GPIO_SD_B2_00	ALT1	连接到 FlexSPI 的 QSPI 存储器是主启动选项。如需了解更多信息，请参见《参考手册》中的“通过 FlexSPI 用串行 NOR 闪存启动”部分。ROM 将读取 512 字节的 FlexSPI NOR 配置参数，其在《参考手册》 ^[1] 中的“FlexSPI 串行 NOR 闪存启动操作”部分以非斜体字进行了描述。 注： 这些引脚是 FlexSPI 串行 NOR 闪存启动的备用引脚选项。
		FLEXSPI1_B_DATA2	GPIO_SD_B2_01	ALT1	
		FLEXSPI1_B_DATA1	GPIO_SD_B2_02	ALT1	
		FLEXSPI1_B_DATA0	GPIO_SD_B2_03	ALT1	
		FLEXSPI1_B_SCLK	GPIO_SD_B2_04	ALT1	
		FLEXSPI1_B_DQS	GPIO_SD_B1_05	ALT8	
		FLEXSPI1_B_SS0_B	GPIO_SD_B1_04	ALT8	
		FLEXSPI1_B_SS1_B	GPIO_SD_B1_03	ALT9	
		FLEXSPI1_A_DQS	GPIO_SD_B2_05	ALT1	
		FLEXSPI1_A_SS0_B	GPIO_SD_B2_06	ALT1	
		FLEXSPI1_A_SS1_B	GPIO_SD_B1_02	ALT9	

表 11. ROM 引导加载程序外设引脚复用...续上页

外设	序列	端口（IO 功能）	PAD	模式	备注
		FLEXSPI1_A_SCLK	GPIO_SD_B2_07	ALT1	
		FLEXSPI1_A_DATA0	GPIO_SD_B2_08	ALT1	
		FLEXSPI1_A_DATA1	GPIO_SD_B2_09	ALT1	
		FLEXSPI1_A_DATA2	GPIO_SD_B2_10	ALT1	
		FLEXSPI1_A_DATA3	GPIO_SD_B2_11	ALT1	
		FLEXSPI1_A_DQS	GPIO_EMC_B2_18	ALT6	第二选项
FlexSPI2 (QSPI / HyperFLASH)	2	FLEXSPI2_B_DATA7	GPIO_EMC_B1_41	ALT4	连接到 FlexSPI 的八线串行 NOR 存储器是主启动选项。如需了解更多信息，请参见《参考手册》^[1]中的“通过FlexSPI用串行 NOR 闪存启动”部分。ROM 将读取512字节的 FlexSPI NOR 配置参数，其在《参考手册》^[1]中的“FlexSPI 串行NOR 闪存启动操作”部分以非斜体字进行了描述。 对于 8 位宽度的存储器，可将 FLEXSPI_B_DATA[3:0] 引脚与 FLEXSPI_A_DATA[3:0] 线相结合，获得完整的 8 位端口。 注： ROM 可根据所提供的 FlexSPI NOR 配置参数配置手册中斜体字标示的信号。
		FLEXSPI2_B_DATA6	GPIO_EMC_B2_00	ALT4	
		FLEXSPI2_B_DATA5	GPIO_EMC_B2_01	ALT4	
		FLEXSPI2_B_DATA4	GPIO_EMC_B2_02	ALT4	
		FLEXSPI2_B_DATA3	GPIO_EMC_B2_03	ALT4	
		FLEXSPI2_B_DATA2	GPIO_EMC_B2_04	ALT4	
		FLEXSPI2_B_DATA1	GPIO_EMC_B2_05	ALT4	
		FLEXSPI2_B_DATA0	GPIO_EMC_B2_06	ALT4	
		FLEXSPI2_B_DQS	GPIO_EMC_B2_07	ALT4	
		FLEXSPI2_B_SS0_B	GPIO_EMC_B2_08	ALT4	
		FLEXSPI2_B_SCLK	GPIO_EMC_B2_09	ALT4	
		FLEXSPI2_A_SCLK	GPIO_EMC_B2_10	ALT4	
		FLEXSPI2_A_SS0_B	GPIO_EMC_B2_11	ALT4	
		FLEXSPI2_A_DQS	GPIO_EMC_B2_12	ALT4	
		FLEXSPI2_A_DATA0	GPIO_EMC_B2_13	ALT4	
		FLEXSPI2_A_DATA1	GPIO_EMC_B2_14	ALT4	
		FLEXSPI2_A_DATA2	GPIO_EMC_B2_15	ALT4	
		FLEXSPI2_A_DATA3	GPIO_EMC_B2_16	ALT4	

表 11. ROM 引导加载程序外设引脚复用...续上页

外设	序列	端口 (IO 功能)	PAD	模式	备注
		FLEXSPI2_A_DATA4	GPIO_EMC_B2_17	ALT4	
		FLEXSPI2_A_DATA5	GPIO_EMC_B2_18	ALT4	
		FLEXSPI2_A_DATA6	GPIO_EMC_B2_19	ALT4	
		FLEXSPI2_A_DATA7	GPIO_EMC_B2_20	ALT4	
		GPIO_MUX2_IO08	GPIO_EMC_B1_40	ALT5	第二选项
		GPIO_MUX4_IO03	GPIO_SD_B1_00	ALT5	FlexSPI 复位
		SEMC_ADDR09	GPIO_EMC_18	ALT0	
		SEMC_ADDR11	GPIO_EMC_19	ALT0	
		SEMC_ADDR12	GPIO_EMC_20	ALT0	
		SEMC_BA1	GPIO_EMC_22	ALT0	
		SEMC_RDY	GPIO_EMC_40	ALT0	
		SEMC_CSX0	GPIO_EMC_41	ALT0	
		SEMC_CSX1	GPIO_B0_00	ALT6	
		SEMC_CSX2	GPIO_B0_01	ALT6	
		SEMC_CSX3	GPIO_B0_02	ALT6	
		SEMC_ADDR08	GPIO_EMC_17	ALT0	
FlexSPI NOR Flash-QSPI	1	FLEXSPI_B_DATA3	GPIO_SD_B1_00	ALT1	连接到 FlexSPI 的 QSPI 存储器是主启动选项。如需了解更多信息，请参见《参考手册》 ^[1] 中“通过FlexSPI 用串行NOR 闪存启动”部分。ROM将读取512 字节的FlexSPI NOR 配置参数，其在《参考手册》 ^[1] 中的“Flex SPI串行NOR 闪存启动操作”部分以非斜体字进行了描述。 注： ROM 可根据所提供的 FlexSPI NOR 配置参数配置手册中斜体字标示的信号。
		FLEXSPI_B_DATA2	GPIO_SD_B1_01	ALT1	
		FLEXSPI_B_DATA1	GPIO_SD_B1_02	ALT1	
		FLEXSPI_B_DATA0	GPIO_SD_B1_03	ALT1	
		FLEXSPI_B_SCLK	GPIO_SD_B1_01	ALT1	
		FLEXSPI_B_DQS	GPIO_SD_B0_05	ALT4	
		FLEXSPI_B_SS0_B	GPIO_SD_B0_04	ALT4	
		FLEXSPI_B_SS1_B	GPIO_SD_B0_01	ALT6	
		FLEXSPI_A_DQS	GPIO_SD_B1_05	ALT1	
		FLEXSPI_A_SS0_B	GPIO_SD_B1_06	ALT1	
		FLEXSPI_A_SS1_B	GPIO_SD_B0_00	ALT6	
		FLEXSPI_A_SCLK	GPIO_SD_B1_07	ALT1	
		FLEXSPI_A_DATA0	GPIO_SD_B1_08	ALT1	
		FLEXSPI_A_DATA1	GPIO_SD_B1_09	ALT1	
		FLEXSPI_A_DATA2	GPIO_SD_B1_10	ALT1	
		FLEXSPI_A_DATA3	GPIO_SD_B1_11	ALT1	
FlexSPIN OR-QSPI-2nd Option	1	FLEXSPI_A_SS0_B	GPIO_AD_B1_15	ALT0	连接到FlexSPI 的QSPI 存储器是主启动选项。如需了解更多信息

表 11. ROM 引导加载程序外设引脚复用...续上页

外设	序列	端口（IO 功能）	PAD	模式	备注
		FLEXSPI_A_SCLK	GPIO_AD_B1_14	ALT0	信息，请参见《参考手册》 ^[1] 中的“通过FlexSPI 用串行 NOR 闪存启动”部分。ROM 将读取 512 字节的 FlexSPI NOR 配置参数，其在《参考手册》 ^[1] 中的“FlexSPI 串行 NOR 闪存启动操作”部分以非斜体字进行了描述。 注： 这些引脚是 FlexSPI 串行 NOR 闪存启动的备用引脚选项。
		FLEXSPI_A_DQS	GPIO_AD_B1_09	ALT0	
		FLEXSPI_A_DATA0	GPIO_AD_B1_13	ALT0	
		FLEXSPI_A_DATA1	GPIO_AD_B1_12	ALT0	
		FLEXSPI_A_DATA2	GPIO_AD_B1_11	ALT0	
		FLEXSPI_A_DATA3	GPIO_AD_B1_10	ALT0	
FlexSPIN OR Flash-Octal	1	FLEXSPI_B_DATA3	GPIO_SD_B1_00	ALT1	连接到 FlexSPI 的八线串行 NOR 存储器是主启动选项。如需了解更多信息，请参见《参考手册》 ^[1] 中的“通过FlexSPI 用串行NOR闪存启动”部分。ROM 将读取512字节的 FlexSPI NOR 配置参数，其在《参考手册》中的“FlexSPI 串行NOR 闪存启动操作”部分以非斜体字进行了描述。对于 8 位宽度的存储器，对于 8 位宽度的存储器，可将 FLEXSPI_B_DATA[3:0] 引脚与 FLEXSPI_A_DATA[3:0] 线相结合，获得完整的 8 位端口。提供了 FlexSPI NOR 配置参数。
		FLEXSPI_B_DATA2	GPIO_SD_B 1_01	ALT1	
		FLEXSPI_B_DATA1	GPIO_SD_B1_02	ALT1	
		FLEXSPI_B_DATA0	GPIO_SD_B1_03	ALT1	
		FLEXSPI_B_SCLK	GPIO_SD_B1_01	ALT1	
		FLEXSPI_B_DQS	GPIO_SD_B0_05	ALT4	
		FLEXSPI_B_SS0_B	GPIO_SD_B0_04	ALT4	
		FLEXSPI_B_SS1_B	GPIO_SD_B0_01	ALT6	
		FLEXSPI_A_DQS	GPIO_SD_B1_05	ALT1	
		FLEXSPI_A_SS0_B	GPIO_SD_B1_06	ALT1	
		FLEXSPI_A_SS1_B	GPIO_SD_B0_00	ALT6	
		FLEXSPI_A_SCLK	GPIO_SD_B1_07	ALT1	
		FLEXSPI_A_DATA0	GPIO_SD_B1_08	ALT1	
		FLEXSPI_A_DATA1	GPIO_SD_B1_09	ALT1	
		FLEXSPI_A_DATA2	GPIO_SD_B1_10	ALT1	
FlexSPI NAND Flash	1	FLEXSPI_A_DQS	GPIO_SD_B1_05	ALT1	连接到 FlexSPI 的串行 NAND 内存是主启动选项。如需了解更多信息，请参见《参考手册》 ^[1] 中的“提供FlexSPI 用串行 NAND 闪存启动”部分。
		FLEXSPI_A_SS0_B	GPIO_SD_B1_06	ALT1	
		FLEXSPI_A_SCLK	GPIO_SD_B1_07	ALT1	
		FLEXSPI_A_DATA0	GPIO_SD_B1_08	ALT1	
		FLEXSPI_A_DATA1	GPIO_SD_B1_09	ALT1	
		FLEXSPI_A_DATA2	GPIO_SD_B1_10	ALT1	
		FLEXSPI_A_DATA3	GPIO_SD_B1_11	ALT1	
FlexSPI RESET		GPIO1_IO29	GPIO_AD_B1_13	ALT5	

[1] i.MX RT1170 Processor Reference Manual（文档 [IMXRT1170RM](#)）

注:

ROM 不支持直接从 FLEXSPI_B 端口启动。ROM 总是从 FLEXSPI_A 端口寻找有效的闪存配置块，然后使用从块中读出的有效参数对 FLEXSPI 控制器进行重新配置。这种重新配置包括但不限于 FLEXSPI_B 端口的支持。

7 布局建议

7.1 分层

高速设计需要良好的分层才能为关键走线提供合适的阻抗。




图 4. IMXRT1170EVK 分层

走线宽度的限制取决于许多因素，例如电路板分层以及相关的电介质和铜皮厚度、所需阻抗和所需电流（对于电源走线）。分层还决定了布线和间距的限制。当设计分层和选择板材时，应考虑以下事项：

- 电路板分层对于高速信号质量至关重要。
- 预先规划关键走线的阻抗。
- 高速信号在相邻层上必须有参考平面，以尽量减少串扰。
- 恩智浦参考设计等同于 Isola FR4。
- 恩智浦验证板等同于 Isola FR4。
- 分层建议为 6 层，分层布置如 图 4 所示。其中左侧显示了 Gerber 文件的一部分，是恩智浦在制造详情中提供的详细信息。右侧显示了 PCB 制造公司针对相关要求提出的解决方案。图 5 展示了 IMXRT1170EVK PCB 的分层实施情况。

DETAIL B
IMPEDANCE REQUIREMENTS
IMPEDANCE TOLERANCE IS 10%

Layers	Single Ended		Differential			Differential		
	Trace Width [Mils]	Impedance [Ohms]	Trace Width [Mils]	Trace Spacing [Airgap] [Mils]	Impedance [Ohms]	Trace Width [Mils]	Trace Spacing [Airgap] [Mils]	Impedance [Ohms]
L1	5.00	50	4.2	6.00	100	4.70	5.00	90
L3	5.00	50						
L6	5.00	50				4.70	5.00	90

图 5. IMXRT1170EVK 分层实施

7.2 大容量电容和去耦电容的放置

将较小的去耦电容和较大的大容量电容放在CPU 的底部。0402 去耦电容和 0603 大容量电容必须尽可能靠近电源球放置。将去耦电容放置在靠近电源球的位置，有助于最大限度地减少电感并满足处理器的高速瞬态电流需求。正确的过孔尺寸、走线宽度和走线间距对于保持足够的布线空间至关重要。几何构造建议如下：

- 对于BGA 限制区域：
 - 过孔类型为18/8 mils，走线宽度为 4 mils，走线间距为 3.79 mils。
- 对于默认区域（BGA 以外的区域）：
 - 过孔类型为 18/8 mils，走线宽度为 7 mils，走线间距为 7 mils。
 - 如需了解推荐的 BGA 电源去耦设计布局，请访问 www.nxp.com。
 - 使用恩智浦电源和去耦设计策略。

7.3 FlexSPI

FlexSPI 是一种灵活的SPI（串行外设接口）主控制器，支持两个 SPI 通道和 4 个外部设备。每个通道支持单/双/四/八线模式数据传输（1/2/4/8 个双向数据线）。FlexSPI 是最常用的外部存储器。

参见数据手册中的“FlexSPI 参数”部分，对于FlexSPI 读取数据的内部采样时钟，有多个时钟源：

- 由 FlexSPI 控制器生成并在内部环回的 Dummy 读取选通脉冲。
 - (FlexSPIn_MCR0[RXCLKSRC] = 0x0)
- 由 FlexSPI 控制器生成的 Dummy 读取选通脉冲，并通过 DQS 引脚进行环回。
 - DQS pad (FlexSPIn_MCR0[RXCLKSRC] = 0x1)
- 由存储设备提供并由DQS 引脚输入的读取选通脉冲。
 - DQS pad (FlexSPIn_MCR0[RXCLKSRC] = 0x3)

因此，对于没有存储器提供 DQS 信号的 QSPI 闪存，只有 FlexSPIn_MCR0[RXCLKSRC]=0x1 选项才能实现 133 MHz SDR 读/写速度，且 FlexSPI_DQS 引脚应保持浮空。

对于有存储器提供 DQS 信号的 8 线闪存，需要使用 FlexSPIn_MCR0[RXCLKSRC]=0x3 选项，可以实现 166 MHz DDR 读/写的速度，在这种情况下，FlexSPI_DQS 引脚应直连闪存。

7.4 SDRAM

SDRAM 接口（运行频率高达 200 MHz）是芯片布线的关键接口之一。单端走线的受控阻抗应为 50 Ω 。在理想情况下，所有信号布线的长度都应 EVK 板相同。可以看到在 IMXRT1170-EVK 布局中，以相同长度（ ± 50 mils）布线所有信号。

SDRAM 布线必须分为两组：数据和地址/控制。可以看到在 EVK 布局中，将所有 SDRAM 信号分为了两组：

- SEMC_DQS 信号线应保持浮空。
- 所有数据线和 DM[x]。
- 所有地址线和控制线。

RT1170EVK 是一个 6 层板的设计，两个布线组均以用于阻抗控制的 GND 平面为参考平面。一组在顶层布线（参考平面为第二层），另一组在底层布线（参考平面为第五层）。

7.5 USB

对于 USB，应采用以下建议：

- 首先布 DP 和 DM 差分线。
- 在电路板的顶层（或底层）布 DP 和 DM 信号。
- DP 和 DM 信号的走线宽度和间距应满足 90 Ω 的差分阻抗要求。
- 在连续的平面（电源和接地）上走线：
 - 不得越过任何电源/GND 平面开槽或覆铜。
 - 放置连接器时，应确保每个引脚周围与接地平面的间隙在所有引脚之间具有接地连续性。
- 保持 DP 和 DM 之间的平行度（斜度匹配），总差分长度误差控制在 5 mils 以下。
- 保持每个差分对的对称布线。
- 切勿将 DP 和 DM 布线在振荡器下方或与时钟（和/或数据总线）走线平行。
- 尽量减少与 DP-DM 对并行的高速信号的长度。
- 使 DP 和 DM 布线尽可能短。
- 让 DP 和 DM 信号布线的转角尽可能少。采用 45 度转角，不要 90 度转角。
- 在 DP 和 DM 信号上避免出现层变化（过孔）。切勿造成短截线或分支线。
- 在不同参考接地平面之间转换时，在距离信号层间转换过孔 50 mils 的范围内提供接地返回过孔。
- 不使用 USB 信号时，建议遵循 [章节 8](#)。

7.6 以太网

RT1170 有两个以太网控制器，一个是支持 IEEE1588 的 10 M/100 M 以太网控制器，另一个是支持 AVB/TSN 的千兆以太网控制器。对于 RGMII 端口，布局非常关键，应遵循以下指南。

- 为了确保 RGMII 功能正常，PCB 走线的长度应小于 15 cm，负载为 5 pf，以符合最大 1 ns 延迟的规定，并且总走线负载（包括 5 pf 输入负载）应在 15 pf 以内。
- 时钟和其他高速信号走线应尽可能短，这些走线下应有一个 GND 平面。
- RXC 和 TXC 是高速（125 MHz）信号；时钟和数据信号之间应保持 20 mils 的间距。
- 将每个 RGMII 的 TX 和 RX (RXC/RXD/RXCTL/RXDV) 组的走线长度匹配在 ± 50 mils 以内。
- 以 50 Ω 阻抗进行 RGMII 走线，并确保这些走线布在未被破坏的 GND 参考接地平面上。
- 对于来自 PHY 的 RXC 信号，将 R/C 放置在靠近 PHY 的位置（小于 500 mils），并调整 R/C 值以调整时序。

7.7 高速信号布线建议

下面列出了高速信号的布线建议。

注：传播延迟和阻抗控制必须匹配，以便与设备进行正常通信。

- 高速信号（SDRAM、RMI、RGMII、USB、显示器、Hyperflash、SD 卡）不得穿越参考平面中的间隙。
- 避免在参考平面中产生槽、空隙和裂缝。检查过孔空隙确保其不会产生裂缝（断开过孔）。
- 在不同参考接地层之间进行转换时，在距离信号层间转换过孔 100 mils 的范围内提供接地返回过孔。
- 晶体相关组件和布线的正下方须有完整 GND 平面。
- 同一层上的时钟或选通脉冲需要与相邻走线至少间隔 2.5 倍的间距（距参考平面 2.5 倍的高度），以减少串扰。
- 所有同步模块必须匹配总线长度，以及相对应的时钟长度控制。
- 对于 SD 模块接口：
 - 匹配数据、时钟和 CMD 走线长度（长度增量取决于总线速率）。
 - 遵循与 SD 模块接口类似的 SDRAM 数据、地址和控制规则。
- 对于要支持 QSPI 闪存的 RT1170 FlexSPI 模块，FlexSPI_DQS 引脚应保持浮空以实现高速访问。

8 未使用引脚建议

表 12. 未使用模拟接口建议连接

模块	球名称	未使用建议
32 kHz OSC	RTC_XTALI, RTC_XTALO	未连接 如果未连接外部晶振，建议将 RTC_XTALI 连接到 GND。
ADC	ADC_VREFH	10 kΩ 电阻接地
	VDDA_ADC_1P8	10 kΩ 电阻接地
	VDDA_ADC_3P3	10 kΩ 电阻接地
CCM	CLK1_N, CLK1_P	未连接
DAC	DAC_OUT	未连接
MIPI	VDD_MIPI_1P0	为得到最低漏电流，采用10 kΩ 电阻接地。为简化布局但漏电流较大，可直连到电源（不需要电感和电容）。漏电流通常为 45 μA，但在高温下可达几百 μA。
	VDD_MIPI_1P8	为得到最低漏电流，采用10 kΩ 电阻接地。为简化布局但漏电流较大，可直连到电源（不需要电感和电容）。漏电流通常为 45 μA，但在高温下可达几百 μA。
	MIPI_DSI_CKN, MIPI_DSI_CKP, MIPI_DSI_DN0, MIPI_DSI_DP0, MIPI_DSI_DN1, MIPI_DSI_DP1	未连接
	MIPI_CSI_CKN, MIPI_CSI_CKP, MIPI_CSI_DN0, MIPI_CSI_DP0, MIPI_CSI_DN1, MIPI_CSI_DP1	未连接
DCDC	DCDC_IN, DCDC_IN_Q, DCDC_DIG, DCDC_ANA	未连接

表 12. 未使用模拟接口建议连接...续上页

模块	球名称	未使用建议
USB	DCDC_DIG_SEANSE, DCDC_ANA_SENSE, DCDC_LP, DCDC_LN	未连接
	DCDC_PSWITCH, DCDC_MODE	接地
	USB1_DN, USB1_DP, USB1_VBUS, USB2_DN, USB2_DP, USB2_VBUS	未连接
SYS OSC	VDD_USB_1P8	直连电源；无需电容。
	VDD_USB_3P3	直连电源；无需电容。
	XTALI, XTALO	未连接

注：对于未使用的数字 IO，建议将其拉低或配置为下拉。

9 相关资源

- i.MX RT1170 Crossover Processors Data Sheet for Consumer Products（文档 [IMXRT1170CEC](#)）
- i.MX RT1170 Crossover Processors Data Sheet for Industrial Products（文档 [IMXRT1170IEC](#)）
- i.MX RT1170 Crossover Processors Data Sheet for Automotive Products（文档 [IMXRT1170AEC](#)）
- i.MX RT1170 Processor Reference Manual（文档 [IMXRT1170RM](#)）

10 修订记录

表 13 汇总了自初始版以来对本文档所做的更改。

Revision history

版本号	日期	说明
5	2023年7月3日	• 更新表 1和表 2 中 VDDA_1P8_IN 的电容取值
4	2023年5月16日	• 更新 图 2 • 更新一部分参考手册链接 • 几处文本更新
3	2023年2月13日	• 在章节 3 中添加注意事项 • 添加推荐的 24 MHz 晶振设置
2	2021年9月	• 手册标题从《MIMXRT1170 处理器硬件开发指南》更新为《MIMXRT1160/1170 处理器硬件开发指南》 • 在章节 1 中添加了支持 RT1160 系列产品的描述 • 在章节 3 中， - 删除了“电源域”表格 - 更新了表 1 中的电源轨值和注释 - 添加了 表 2 - 将表格名称从“上电顺序和建议”改为“电源和 SNVS 域信号”，并更新了 表 3 中的 SNVS 域信号说明

Revision history...续上页

版本号	日期	说明
		- 删除了“上电和断电顺序”图 - 更新了上电顺序要求 • 更新了片上终端值，并在 表 5 中添加了脚注 • 更新了 表 5 中对JTAG_TDO 的说明 • 在 章节 7.7 中，删除了“为了让RT1170 SEMC 模块支持SDRAM，SEMC_DQS 引脚（GPIO_EMC_B1_39）应保持浮动以实现高速访问”项 • In 章节 8, - 将“Pad Name”列更名为“Ball Name”（球名称） - 更新了 MIPI 和 USB 模块的建议值 - 添加了注释 • 添加了 章节 9
1	2021年3月	小幅更新： • 章节 3 • 章节 3.1 • 表 6
0	2020年11月	初次发布

11 Legal information

11.1 Definitions

Draft — A draft status on a document indicates that the content is still under internal review and subject to formal approval, which may result in modifications or additions. NXP Semiconductors does not give any representations or warranties as to the accuracy or completeness of information included in a draft version of a document and shall have no liability for the consequences of use of such information.

11.2 Disclaimers

Limited warranty and liability — Information in this document is believed to be accurate and reliable. However, NXP Semiconductors does not give any representations or warranties, expressed or implied, as to the accuracy or completeness of such information and shall have no liability for the consequences of use of such information. NXP Semiconductors takes no responsibility for the content in this document if provided by an information source outside of NXP Semiconductors.

In no event shall NXP Semiconductors be liable for any indirect, incidental, punitive, special or consequential damages (including - without limitation - lost profits, lost savings, business interruption, costs related to the removal or replacement of any products or rework charges) whether or not such damages are based on tort (including negligence), warranty, breach of contract or any other legal theory.

Notwithstanding any damages that customer might incur for any reason whatsoever, NXP Semiconductors' aggregate and cumulative liability towards customer for the products described herein shall be limited in accordance with the Terms and conditions of commercial sale of NXP Semiconductors.

Right to make changes — NXP Semiconductors reserves the right to make changes to information published in this document, including without limitation specifications and product descriptions, at any time and without notice. This document supersedes and replaces all information supplied prior to the publication hereof.

Suitability for use — NXP Semiconductors products are not designed, authorized or warranted to be suitable for use in life support, life-critical or safety-critical systems or equipment, nor in applications where failure or malfunction of an NXP Semiconductors product can reasonably be expected to result in personal injury, death or severe property or environmental damage. NXP Semiconductors and its suppliers accept no liability for inclusion and/or use of NXP Semiconductors products in such equipment or applications and therefore such inclusion and/or use is at the customer's own risk.

Applications — Applications that are described herein for any of these products are for illustrative purposes only. NXP Semiconductors makes no representation or warranty that such applications will be suitable for the specified use without further testing or modification.

Customers are responsible for the design and operation of their applications and products using NXP Semiconductors products, and NXP Semiconductors accepts no liability for any assistance with applications or customer product design. It is customer's sole responsibility to determine whether the NXP Semiconductors product is suitable and fit for the customer's applications and products planned, as well as for the planned application and use of customer's third party customer(s). Customers should provide appropriate design and operating safeguards to minimize the risks associated with their applications and products.

NXP Semiconductors does not accept any liability related to any default, damage, costs or problem which is based on any weakness or default in the customer's applications or products, or the application or use by customer's third party customer(s). Customer is responsible for doing all necessary testing for the customer's applications and products using NXP Semiconductors products in order to avoid a default of the applications and the products or of the application or use by customer's third party customer(s). NXP does not accept any liability in this respect.

Terms and conditions of commercial sale — NXP Semiconductors products are sold subject to the general terms and conditions of commercial sale, as published at <http://www.nxp.com/profile/terms>, unless otherwise agreed in a valid written individual agreement. In case an individual agreement is concluded only the terms and conditions of the respective agreement shall apply. NXP Semiconductors hereby expressly objects to applying the customer's general terms and conditions with regard to the purchase of NXP Semiconductors products by customer.

Export control — This document as well as the item(s) described herein may be subject to export control regulations. Export might require a prior authorization from competent authorities.

Suitability for use in non-automotive qualified products — Unless this data sheet expressly states that this specific NXP Semiconductors product is automotive qualified, the product is not suitable for automotive use. It is neither qualified nor tested in accordance with automotive testing or application requirements. NXP Semiconductors accepts no liability for inclusion and/or use of non-automotive qualified products in automotive equipment or applications.

In the event that customer uses the product for design-in and use in automotive applications to automotive specifications and standards, customer (a) shall use the product without NXP Semiconductors' warranty of the product for such automotive applications, use and specifications, and (b) whenever customer uses the product for automotive applications beyond NXP Semiconductors' specifications such use shall be solely at customer's own risk, and (c) customer fully indemnifies NXP Semiconductors for any liability, damages or failed product claims resulting from customer design and use of the product for automotive applications beyond NXP Semiconductors' standard warranty and NXP Semiconductors' product specifications.

Translations — A non-English (translated) version of a document, including the legal information in that document, is for reference only. The English version shall prevail in case of any discrepancy between the translated and English versions.

Security — Customer understands that all NXP products may be subject to unidentified vulnerabilities or may support established security standards or specifications with known limitations. Customer is responsible for the design and operation of its applications and products throughout their lifecycles to reduce the effect of these vulnerabilities on customer's applications and products. Customer's responsibility also extends to other open and/or proprietary technologies supported by NXP products for use in customer's applications. NXP accepts no liability for any vulnerability. Customer should regularly check security updates from NXP and follow up appropriately. Customer shall select products with security features that best meet rules, regulations, and standards of the intended application and make the ultimate design decisions regarding its products and is solely responsible for compliance with all legal, regulatory, and security related requirements concerning its products, regardless of any information or support that may be provided by NXP.

NXP has a Product Security Incident Response Team (PSIRT) (reachable at PSIRT@nxp.com) that manages the investigation, reporting, and solution release to security vulnerabilities of NXP products.

NXP B.V. - NXP B.V. is not an operating company and it does not distribute or sell products.

11.3 Trademarks

Notice: All referenced brands, product names, service names, and trademarks are the property of their respective owners.

NXP — wordmark and logo are trademarks of NXP B.V.

内容

1 介绍 2

2 背景 2

3 电源 2

3.1 内置 DC/DC 模块 6

4 时钟 7

5 调试和编程 8

6 启动, 复位及其他 9

7 布局建议 17

7.1 分层 17

7.2 大容量电容和去耦电容的放置 18

7.3 FlexSPI 18

7.4 SDRM 19

7.5 USB 19

7.6 以太网 19

7.7 高速信号布线建议 20

8 未使用引脚建议 20

9 相关资源 21

10 修订记录 21

11 Legal information 23

Please be aware that important notices concerning this document and the product(s) described herein, have been included in section 'Legal information'.

© 2023 NXP B.V. All rights reserved.

For more information, please visit: <http://www.nxp.com>

Date of release: 2023年7月3日
Document identifier: MIMXRT1170HDUG