Національний технічний університет України
«Київський політехнічний інститут імені Ігоря Сікорського»
Факультет інформатики та обчислювальної техніки
Кафедра обчислювальної техніки

Лабораторна робота № 3

з дисципліни «Системне програмування»

на тему «Реалізація VendGuard на bare metal та дослідження часових і ресурсних меж»

Виконав:
студент групи ІО-36
Шостак Богдан

Перевірив:
Гордієнко Нікіта Юрійович

Київ – 2026

Тема: Реалізація VendGuard на bare metal та дослідження часових і ресурсних меж.

Мета роботи: Реалізувати вимоги VendGuard у єдиному циклі без ОС, виміряти час виконання, затримки та пам’ять, знайти відтворювані обмеження й підготувати базову лінію для порівняння з RTOS.

Постановка завдання

VendGuard розрізняє появу покупця, дозволене сервісне відкриття та ознаки впливу на торговий автомат. Вхід PIR сам по собі не створює тривогу. Удар залишається тривогою в обох режимах; світлова ознака відкриття залежить від режиму.

Робота продовжує стенд і прикладні правила ЛР2. Потрібно додати постійний аудит, вимірювальні засоби та перевірити S1 (простій), S2 (номінальна робота щонайменше годину) і S3 (довга передача, періодичні задачі, потік команд та події). Окремо досліджуються відмова пристрою, межа UART, старт і перезапуск, цілісність записів та переривання живлення під час запису.

Обрана форма B: Wokwi, STM32C031C6, без фізичної плати. Результати симуляції, прискореної host-моделі та паспортні характеристики мають різний зміст і подаються окремо. ЛР4 у цій роботі не реалізується.

Компоненти та підключення

Мікроконтролер залишено з ЛР2: Cortex-M0+, 48 МГц, 32 КіБ flash і 12 КіБ SRAM [1, 2]. Доменні модулі працюють із числовими вибірками й подіями; регістри та HAL зосереджені в адаптерах Board.

Компонент	**Інтерфейс**	**Призначення**
PIR покупця	PA10, EXTI	FIFO на 15 фронтів із часовими мітками; інформаційна подія на LOW→HIGH.
MPU6050 корпусу	PB8/PB9, I^2C	Адреса 0x68, підтягування 4,7 кОм до 3,3 В; шість байтів прискорення, $\pm 2g$, 100 Гц [3].

Компонент	Інтерфейс	Призначення
LDR сервісного відсіку	PA0, ADC	AO живиться від 3,3 В, опитується 50 Гц. DO використано лише аналізатором для часової мітки контрольної світлової ступені [4].
Консоль	USART2, PA2/PA3	115200 бод, 8N1. RX FIFO на 63 байти; у foreground обробляється до 8 байтів за один release.
Постійний аудит	Flash, 0x08007000	Дві останні сторінки по 2048 байтів. Додаток обмежено 28 КіБ, область аудиту не входить до image.
Маркери	PA4 / PA6 / PA7 / PA8	Відповідно ADC, механічна задача, спроба аудиту та початок реакції на покупця.
Індикатор	PA5, LD4	Heartbeat у foreground раз на секунду; він не означає наявність окремої задачі ОС.

Канали аналізатора: D0 UART_TX, D1 UART_RX, D2 PIR, D3 ADC_SAMPLE, D4 MPU_TASK, D5 AUDIT_TASK, D6 CUSTOMER_RESPONSE, D7 LDR_DO. У попередніх діагностичних записах D7 був heartbeat; такі записи мають окрему схему й ідентифікатор збірки.

Буфер аналізатора на 10 мільйонів переходів належить симулятору, а не SRAM мікроконтролера [5]. Повнота годинного захвату перевіряється за останньою часовою міткою, а не припускається з його наявності.

Вимоги та критерії перевірки

Числові межі FR-11/12 задано для ЛР3. Це критерії приймання, а не результати ЛР2. Висновок про виконання спирається на максимум у навантаженому сценарії, а не на середнє.

Вимога	Поведінка або межа	Спостереження
FR-02/03	Покупець створює INFO, без самостійного ALARM.	Окремі фронти PIR, категорія та alarm count.
FR-04	Удар створює ALARM у guard і service після стабільного фону.	Контрольні ступені прискорення з поверненням у спокій.
FR-05/06	Світлова ознака: ALARM у guard, INFO у service.	Стійкі світлові зміни та явні команди режиму.
FR-08	PIR не приховує одночасний удар або світлову ознаку.	Спільний сценарій із незалежними подіями.
FR-09	Помилка MPU дає FAULT, інші канали продовжують роботу; після повернення потрібні recovery і новий фон.	Адресний NACK та повернення 0x68. Це не фізичне SDA stuck-low.
FR-10	CRC-32, commit і readback для записів аудиту; помилки та відхилені події рахуються.	Host-cut тести; фактичний writer/verify. Фізичний power-cut потребує плати.
FR-11, PIR	Реакція не пізніше 10 мс.	ISR timestamp→обробка і незалежний PIR→PA8 у VCD.
FR-11, IMU	Період 10 мс, абсолютний джиттер не більше 1 мс.	Тисячі запусків, SCHED/JITTER та періоди PA6.
FR-11, LDR	Стійка ступінь щонайменше 1000 ADC counts створює подію не пізніше 500 мс.	LDR_DO, завершення ADC і перший байт повідомлення; різні кінцеві точки вказуються явно.
FR-12	До однієї короткої команди за секунду: початок обробки не пізніше 50 мс після LF.	Затримка прийнятої команди; окремо RX overflow/ORE і завершення відповіді.

Скінченний буфер не гарантує збереження необмеженого потоку. Команди journal і durable є блокувальними операціями, спеціально залишеними для дослідження цього компромісу. CRC перевіряє формат і випадкові пошкодження; він не підтверджує роботу фізичного контролера, ECC або живлення.

Хід роботи

Архітектура та прикладні правила

Використано один foreground stack і послідовний диспетчер. ISR зберігають байти та фронти з часовими мітками; вони не виконують доменні правила й не друкують журнал. Logic не включає HAL або Board. Власний драйвер MPU отримує операції читання та запису регістрів через callback-контракт.

Задача	**Період**	**Робота за release**
console	1 мс	До 8 байтів RX; розбір завершеної команди та синхронна відповідь.
customer	5 мс	Один фронт із FIFO, вимір затримки, INFO покупця.
mechanical	10 мс	Читання MPU, калібрування або детектор удару.
light	20 мс	ADC, EMA та підтвердження світлової ознаки.
recovery	1 с	Повторна ідентифікація MPU, якщо попередня спроба неуспішна.
audit	1 мс	Не більше одного очікуючого запису; HAL program/erase може блокувати.
telemetry	500 мс	STATUS, якщо вивід увімкнено. За замовчуванням вимкнено.
heartbeat	1 с	Зміна PA5 у тому самому foreground.

Розклад зберігає фазу. Якщо цикл запізнився, виконується один найновіший release; пропущені окремо рахуються як skipped. Кілька швидких повторних читань не відно-




Рисунок 1 – Зв’язки входів, доменних подій, журналу й вимірювань VendGuard. Це схема реалізації, а не підтвердження фізичного запису flash.

вили б прискорення, яке вже минуло. deadline_miss означає завершення після дедлайну саме виконуваного release; нуль цього лічильника не скасовує skipped.

Фон MPU накопичується зі 100 стабільних вибірок: модуль прискорення 0,9–1,1g, розкид кожної осі до 100 mg. Удар потребує відхилення від фону щонайменше 650 mg і міжвибіркового кроку 250 mg. Повторне спрацювання дозволяється після повернення до 150 mg протягом 300 мс.

LDR використовує EMA з коефіцієнтом 1/4 і фон із 50 вибірок. Сира та відфільтрована різниця мають одночасно перевищувати 600 counts протягом 400 мс. Для повторного доступу потрібне повернення до 300 counts на 400 мс. PIR не бере участі в дозволі або блокуванні двох тривожних каналів.

Формат постійного аудиту

Область аудиту складається з двох сторінок по 64 записи. Один запис займає 32 байти: magic, serial, boot, мілісекунди, значення, тип, категорія, джерело, версія схеми, CRC-32 перших 24 байтів і commit. Порядок little-endian задається явно й не залежить від padding структури C.

Запис програмується чотирма doubleword по 8 байтів; CRC і commit записуються останніми. Сканування відкидає torn або некоректні записи. При обертанні не стирається сторінка з найновішим підтвердженим записом. Після readback-невизначеності можлива повторна подія: алгоритм не обіцяє exactly-once.

Foreground-черга містить 8 подій. Після відмови writer вимикається до store retry, але RAM-журнал і alarm count продовжують роботу. Відхилення рахуються як audit_dropped. CRC та byte-level host-модель не відтворюють фізичний ECC/NMI, brownout або поведінку контролера при втраті живлення.

Вимірювання часу та затримок

TIM3 працює на 1 МГц із 16-бітним CNT. IRQ розширює epoch до 64 біт; атомарний snapshot читає epoch/CNT/UIF. Якщо модель тимчасово показує зворотний час, snapshot повторюється після відновлення IRQ. Кілька переповнень за маскування IRQ понад

65,536 мс цим способом не відновлюються. vg_millis використовує повні 64 біти; короткі інтервали розкладу обчислюються беззнаковою різницею low32.

STAT містить n/min/avg/max у мкс. SCHED відділяє пропуски від дедлайнів, JITTER зберігає знак і гістограму абсолютних значень за межами 10/100/1000 мкс. Перед stats накопичення зупиняється, тому сам великий блок статистики не входить до її максимумів.

Затримка PIR у прошивці починається з мітки ISR, тоді як VCD починає її з фізичного логічного фронту моделі. GPIO PA8 позначає початок обробки. Перед FIFO-зіставленням перевіряються однакові кількості фронтів/реакцій та нуль втрат. Невідповідні події не отримують вигаданої нульової затримки.

Для світлової ступені використовується окремий LDR_DO. У фіксованому тесті яскравість змінюється стрибком між темним і світлим станами; DO дає мітку цієї зміни в моделі. Це не фізичне вимірювання затримки компаратора. Час до завершення ADC та час до першого байта відповідної події мають різні кінцеві точки і не змішуються.

Метрика `command_latency` вимірює LF→початок обробки прийнятої команди. Повне завершення відповіді враховано окремо як `command_complete_latency`. Керівні measure on/off і stats не входять до цих двох метрик. Generation guard не дозволяє хвосту старого циклу потрапити в нове вікно.

task_load_permille підсумовує лише виконану роботу задач. Перевірки «ще не час» не є корисною роботою. Цикл не виконує WFI, тому ця оцінка не означає відповідний відсоток фізично вільного CPU і не є вимірюванням енергоспоживання.

Збірка, перевірки та ресурси

Поточна підготовлена збірка: `vg3-eed2dae477f4fd8f`. ELF і первинні дані мають окремі SHA-256; fingerprint у VERSION/METRICS повинен збігатися з входами збірки. Компіляція виконується для Cortex-M0+ у фіксованому Ubuntu 24.04, ARM GCC 13.2.1, binutils 2.42, newlib 4.4.0, оптимізація `-Os`.

ELF SHA-256:
`b6681b1a211dcd06cc175925fb4d651db004903671e63df4c761d41684c46ca0`

24 групи C-тестів пройшли на macOS/clang і Linux/GCC, з ASan/UBSan. Серед них 15 початкових функціональних груп, 6 груп аудиту/розкладу та 3 перевірки реального runtime з host-адаптерами. Аудит перевірено на 33 позиціях обриву program, 2049 позиціях часткового erase та 256 одиночних bit flips. Для audit/cadence отримано 100% рядків і 98,08%/96,67% напрямків гілок. Це не апаратне покриття.

Прискорена логічна година дала 360000 запусків IMU, 120 подій покупця та 60 дозволених сервісних доступів без ALARM. Вона перевіряє правила продукту на хості й не замінює годинний MCU-сценарій.

Ресурс	**Статичний результат поточної збірки**
Flash image додатка	27792 / 28672 байти, залишок 880 байтів.
Область аудиту	4096 байтів зарезервовано окремо; це не фактично записаний журнал.
Ініціалізована RAM	.data: 160 байтів, включно з RamFunc.
Неініціалізована RAM	.bss: 3664 байти. Статична сума: 3824 байти.
Резерви лінкера	Stack 2048, minimum heap 512 байтів; разом linker RAM 6384 / 12288.
Найбільший .su frame	vendguard_poll: 208 байтів. Це одна функція, не повна глибина з newlib та ISR.

Модуль	Flash, байти	Static RAM, байти
Core	1624	356
Board	5050	2893
Logic	2472	0
Sensors	288	0
HAL/CMSIS	6404	92
newlib	6948	460
Compiler support	2060	0
Спільні константи	2904	0

Атрибуція береться з кінцевого map після garbage collection. Злиті рядкові константи .rodata враховані один раз; alignment і linker bytes не приписуються довільному модулю. GNU size класифікує виконувану змішану .data інакше, тому RAM перевіряється за size -A та map.

Найбільші глобальні об’єкти: controller 1176, tasks 832, newlib __sf 312, console_stamp 256, huart2 144, pending 128, hadc1 100, hi2c1 76, console_rx і pir_edges по 64 байти. Найбільші flash-символи: vendguard_poll 1882, __sfvwrite_r 784, HAL_RCC_OscConfig 660, _vfiprintf_r 636, _printf_i 608, HAL_ADC_Init 588, HAL_ADC_ConfigChannel 584, impact_sample 520, main 508 байтів. Alias _vfprintf_r має ту саму адресу й не додається повторно.

Stack painting починається першим викликом із main. Резерв 2048 не є виміряною глибиною. mallinfo показує arena, used і free heap [6]; minimum heap 512 у лінкері не є жорстким лімітом malloc. Фактичні MEM поточної збірки наведені нижче.

Підсумкові вимірювання поточної збірки

Усі наведені далі підсумки отримані 29.10.2026 на одному ELF `vg3-eed2dae477f4fd8f`. Первинні UART/VCD, manifests, хеші аналізаторів та окремі вікна збережені. CSV містять усі STAT, SCHED і JITTER, включно з числом спостережень. Дані старого f2 ELF залишені лише для пояснення виправленого зависання.

S1 має незмінні входи і telemetry=0. S2 має telemetry=1, рідкі команди та ручні PIR/світлові впливи. Для S3 RAM-журнал спочатку заповнено 64 змінами режиму. Потім host надсилає порожній LF, чекає 200 мс, journal, через 15 мс burst із 20 status, очікує справжній DONE до 2 с і ще 200 мс. Seed=36, цільовий інтервал 0,75 с із розкидом 25%; handshake може подовжити фактичний інтервал. Це не рівномірні 26,7 команди/с. Manifest фіксує реальні команди та час.

S3-A працює в guard, S3-B у service. Окрема серія S3-LDR змінює світло 1/525 lux, приблизно 2,5 с світла та 3,5 с темряви за host-планом. Додаткові короткі вікна доводять кількість придатних світлових та ударних спостережень. Межі визначає MCU/VCD, тому запізнілі ручні дії за вікном виключені.

Сценарій	**MCU, с**	**Task load, проміле**	**PIR, n**	**Stack, байти**
S1	63.796442	137	0	968
S2	3665.642537	173	32	968
S3-A	243.991976	623	40	972
S3-B	243.779495	623	39	972
S3-LDR	304.222225	626	0	968
S3-LDR-extra	44.152607	589	0	968
S3-MPU-extra	44.216694	587	0	968
fault-parallel	33.869278	112	1	968

Після init heap arena/used становив 1032/1032 байти, free=0. П’ять фактичних MEM у S2 дали незмінні stack=968 і heap=1032; S3-A/B досягли stack=972. Найменший спостережений запас від 2048 дорівнює 1076 байтам. Це high-water лише перевірених шляхів. RAM-бюджет із реальною heap і повним резервом stack дорівнює 3824 + 1032 + 2048 = 6904 із 12288 байтів; залишок 5384. Minimum heap 512 не є лімітом malloc.

Тривалості задач і реакцій

У наступних таблицях усі тривалості подано в мкс. Назви cmd start і cmd finish відповідають command_latency і command_complete_latency. Нуль спостережень позначено рискою; це не виміряна нульова затримка. Clock read містить 256 стартових проб. Мінімум і середнє виведені прошивкою як цілі числа.

S1

Метрика	**n**	**min**	**avg**	**max**
console	58517	146	163	193
customer	12759	134	153	168
mechanical	6379	1232	1251	1269
light	3189	221	243	254
recovery	63	139	150	162
audit	57932	135	152	169
telemetry	127	130	150	157
heartbeat	63	140	151	159
loop	192617	153	313	2679
loop interval	192617	170	331	2697
PIR latency	0	—	—	—
cmd start	0	—	—	—
cmd finish	0	—	—	—
clock read	256	9	10	12

S2

Метрика	**n**	**min**	**avg**	**max**
console	3162861	148	183	21731
customer	713872	136	172	10105
mechanical	362445	1236	1270	1332
light	183267	229	262	10596

Метрика	n	min	avg	max
recovery	3665	135	171	189
audit	3096290	137	171	232
telemetry	7331	16396	16934	17163
heartbeat	3665	135	169	187
loop	9974405	151	350	23866
loop interval	9974405	168	367	23883
PIR latency	32	23	2549	8873
cmd start	251	51	648	2719
cmd finish	251	3437	16438	23505
clock read	256	9	10	12

S3-A

Метрика	n	min	avg	max
console	97462	149	1483	640246
customer	22242	140	176	9923
mechanical	11537	1238	1269	11648
light	6009	228	247	303
recovery	243	140	157	167
audit	96216	138	158	220
telemetry	433	16498	16745	19565
heartbeat	243	135	156	169
loop	315173	153	756	666648
loop interval	315173	170	774	666665
PIR latency	40	556	160640	609230
cmd start	202	66	1051	17520
cmd finish	202	622301	629462	654867
clock read	256	9	10	12

S3-B

Метрика	n	min	avg	max
console	97304	149	1485	646025
customer	22206	141	176	9939
mechanical	11511	1236	1271	11518
light	5997	226	247	296
recovery	243	139	157	168
audit	96164	138	158	215
telemetry	432	16716	16983	19616
heartbeat	243	141	157	168
loop	313915	150	759	674978
loop interval	313915	167	776	674996
PIR latency	39	92	98367	605381
cmd start	207	48	3612	146382
cmd finish	207	32335	616602	653830
clock read	256	9	10	12

S3-LDR

Метрика	n	min	avg	max
console	120393	151	1510	668267
customer	27490	141	160	210
mechanical	14263	1240	1258	1321
light	7409	227	291	11290
recovery	304	135	158	170
audit	118838	140	159	214
telemetry	533	16386	16742	19780
heartbeat	304	134	157	169
loop	387843	153	767	687516
loop interval	387843	170	784	687533

Метрика	n	min	avg	max
PIR latency	0	—	—	—
cmd start	249	48	1202	17293
cmd finish	249	621651	643698	673529
clock read	256	9	10	12

Джиттер і пропуски розкладу

Джиттер подано зі знаком у мкс. Skipped рахує пропущені release; misses рахує завершення після дедлайну виконаного release. SCHED охоплює також перевірки без корисної роботи, тому частота audit не є кількістю flash program. Повні гістограми JITTER збережені в CSV.

S1

Задача	Jitter min/max	Skipped	Misses	Late max
console	-666 / 2231	5278	1503	2529
customer	-2299 / 2287	0	0	2543
mechanical	-976 / 1065	0	0	1422
light	-2437 / 2257	0	0	2453
recovery	-2495 / 2500	0	0	2539
audit	-673 / 2210	5863	2208	2515
telemetry	-2522 / 2321	0	0	2527
heartbeat	-2459 / 2444	0	0	2514

S2

Задача	Jitter min/max	Skipped	Misses	Late max
console	-663 / 22884	502780	31921	23752
customer	-3788 / 23069	19256	584	23623
mechanical	-8189 / 27860	4119	3428	28070

Задача	Jitter min/max	Skipped	Misses	Late max
light	-19209 / 26325	15	1	28039
recovery	-19664 / 19646	0	0	19685
audit	-653 / 28378	569351	24599	28690
telemetry	-2691 / 2652	0	0	2711
heartbeat	-19638 / 19608	0	0	19654

S3-A

Задача	Jitter min/max	Skipped	Misses	Late max
console	-662 / 665666	146528	2473	665986
customer	-4344 / 656472	26555	62	656724
mechanical	-8055 / 656547	12862	187	656937
light	-19043 / 656747	6190	5	658236
recovery	-655943 / 213063	0	0	657698
audit	-663 / 660648	147775	2795	660679
telemetry	-481100 / 633348	54	9	635126
heartbeat	-634443 / 213072	0	0	651927

S3-B

Задача	Jitter min/max	Skipped	Misses	Late max
console	-662 / 673996	146474	2607	674268
customer	-4058 / 657905	26549	83	658180
mechanical	-8071 / 657996	12866	175	658374
light	-19210 / 658608	6191	3	660343
recovery	-631999 / 384960	0	0	633575
audit	-666 / 661304	147614	2975	661892
telemetry	-480900 / 643494	55	7	645836
heartbeat	-632014 / 384994	0	0	651073

S3-LDR

Задача	Jitter min/max	Skipped	Misses	Late max
console	-664 / 686535	183827	3157	686557
customer	-4322 / 680602	33353	26	680821
mechanical	-8180 / 680562	16159	228	681025
light	-18846 / 680830	7802	6	682328
recovery	-680642 / 255512	0	0	682622
audit	-667 / 683816	185383	3321	683826
telemetry	-480976 / 658921	75	5	660887
heartbeat	-656303 / 255399	0	0	661056

Зіставлення з незалежними GPIO-маркерами

У S1 mechanical мав 6379 запусків, 1232/1251/1269 мкс, skipped=0, джиттер $-976 \ldots +1065$ мкс. Уже цей спокійний сценарій порушив межу абсолютного джиттера 1 мс. Внутрішнє VCD-вікно дало 6378 повних періодів PA6 з min/avg/max 9020,325; 10000,046; 11068,275 мкс. Крайні відхилення від 10 мс відрізняються від MCU приблизно на 3–4 мкс. Середня GPIO-ширина 1098,873 мкс менша за STAT 1251 мкс через різні кінцеві точки dispatch/clock.

Між першими start bits повних DONE version і DONE memory MCU дав 78037003 мкс, VCD 78037067,3 мкс, різниця $-64,3$ мкс, або $-0,824$ ppm. MCU знімає timestamp до printf. Це узгодження шкал симуляції, не фізичне калібрування кварцу.

Неперервна година S2

Один запуск без reset дав MCU-вікно 3665,642537 с та 3678,104401 с фактичного часу host. Manifest має completed=true і endurance_adequate=true. VCD охоплює весь інтервал і післягодинний журнал; його останній timestamp 3759,547385375 с. Тридцять два PIR дали MCU 23/2549/8873 мкс, а ті самі 32 VCD-пари 31,250/2557,491/8880,925 мкс. Втрат PIR немає. У трьох дозволених сервісних світлових змінах верхня межа реакції




Рисунок 2 – Періоди MPU та ADC у власному S1. Похідний фрагмент зберігає оригінальні часові позначки VCD.

416305,325 / 409223,475 / 401882,300 мкс, усі до 500 мс. Тривог ALARM у номінальному S2 не було.

RX dropped=0, ORE=0, audit dropped=152, failed=1, queued=8, TX timeouts=1. Це cumulative лічильники від reset, включно з warmup. Після години RAM-журнал містив 64 послідовні записи seq 97–160. Це підтверджує RAM export, але не цілісність flash. Stable heap і stack не означають виконання дедлайнів: mechanical пропустив 4119 release, мав 3428 misses і джиттер −8189 … + 27860 мкс. Година перетнула багато 16-бітних wrap TIM3, але не 32-бітний wrap low32 через 71,58 хвилини.

S3 та блокування під час export

У S3-A є 40 придатних PIR, у S3-B 39. Один пізній PIR у B виключений. Із них відповідно 19 і 13 фронтів лежать між першим RECORD-байтом та DONE stop bit завершеного експорту. Кількості входів/реакцій збігаються, PIR dropped=0, FIFO-зіставлення придатне. Найгірша з цих 32 затримок становить 609237,925 мкс; MCU для тієї ж A-вибірки дає максимум 609230 мкс. Межа 10 мс порушена.

Для 32 PIR усередині експорту min/avg/max/p99 дорівнюють 19045,325; 316758,886; 609237,925; 609237,925 мкс. p99 обчислено nearest rank; мала вибірка не встановлює універсальний worst case.

У двох світлових вікнах придатні 28+4=32 ступені. Усі отримали пряму LDR-подію. Верхня кінцева точка, перший UART-байт EVENT, дала 403492,075; 626158,345;




Рисунок 3 – Власний S3-A: PIR під час передачі журналу та початок CUSTOMER_ RESPONSE через 609,238 мс. Лінія UART показує реальні переходи, не намальований інтервал блокування.

1074019,125 мкс; p99=1074019.125 мкс. Максимум нижньої точки за ADC становить 1072247.375 мкс і також перевищує 500000 мкс. Отже, порушення не пояснюється лише затримкою друку. 19 спостережень доводять порушення нижньою межею. Дві пізні дії головної серії виключені.




Рисунок 4 – Світловий крок і UART-повідомлення у власному S3-LDR. ADC задає нижню кінцеву точку реакції, UART EVENT верхню.

Ударних повідомлень у вікнах A/B/додатковому вікні отримано 12/15/4, разом 31. Вони ALARM в обох режимах. Це функціональний підрахунок. Незалежного логічного

маркера ступені прискорення немає, тому host-click не використовується як точний початок апаратної затримки.

Для 402 повністю вкладених у A/B експортів зіставлено кількість байтів та фактичний wire span. Нижня серіальна оцінка $10N/115200$ не включає форматування й HAL. Надбавка до неї становить 32.08/32.95/33.98% min/avg/max. Це сумарна різниця кінцевих точок, а не окремо виміряна ціна кожного printf або HAL.

Сценарій	**RX dropped**	**Audit dropped**	**TX timeout**	**PIR dropped**
S1	0	0	0	0
S2	0	152	1	0
S3-A	15554	110	721	0
S3-B	15429	113	698	0
S3-LDR	19173	86	900	0

У всіх основних сценаріях ORE=0, tx errors=0. Software RX drops відрізняються від ORE. Значення TX timeout означає непідтверджений TC; raw UART перевіряється окремо. Нові S3 повернули повні metrics та продовжили приймання після помилок, на відміну від старого нескінченного очікування. Обмеження на один байт не усуває блокування на сотні мілісекунд від тисяч байтів журналу.

Експериментальна межа UART

Кожен рівень має окремий reset, 15 с навантаження і telemetry кожні 500 мс. За host-секунду надсилається один burst status без пауз між рядками. Це форма bursts, а не рівномірний потік. Delay виміряний лише для прийнятих команд.

Burst	**Заплановано / прийнято**	**Start max, мкс**	**RX dropped**
1	15 / 15	1268	0
2	30 / 30	23885	0
3	45 / 45	44956	0

Burst	Заплановано / прийня-то	Start max, мкс	RX dropped
4	60 / 60	66867	0
5	75 / 75	89190	0
8	120 / 120	154827	0
10	150 / 150	215891	0
11	165 / 1	540	105
16	240 / 10	73523	574
64	960 / 16	140678	4357
128	1920 / 47	183464	9717

FR-12 задає номінал до однієї короткої команди за секунду. На рівні 1 максимум 1268 мкс, вимогу виконано. Перша спостережена межа command start 50 мс за перевантаження лежить між bursts 3 і 4: 44956 проти 66867 мкс. Перша втрата RX між 10 і 11: 0 проти 105 байтів. Малий максимум 540 мкс на рівні 11 не означає покращення: виміряно лише одну із 165 запланованих команд. Першим загальним порушенням FR лишається джиттер mechanical у S1.

Відмова датчика та 30 стартів

У повторному адресному NACK-досліді MPU повідомив про відмову на 10365 мс. Подія покупця INFO з’явилася на 20732 мс, світлова ALARM на 23812 мс. Відновлення MPU зафіксовано на 30470 мс, готовність фону на 31461 мс. PIR та світло спрацювали саме між відмовою та відновленням MPU. Адреса 0x69 замість 0x68 дає NACK, це не перевірка фізично затиснутої SDA. Перший короткий fault-пілот мав запізнілі впливи й не використаний як доказ паралельності.

Тридцять незалежних reset дали повні BOOT/FIRST за UART, декодованим із VCD. LDR ADC 42130, PIR initial check 49257, MPU 88260 мкс від початку TIM3; для кожного min=avg=max. Однакові значення описують детерміновану модель. До першого UART heap=0 в усіх 30. PIR initial check не є затримкою руху, а TIM3 не є фізичним power-on

маркером та виключає ранню ініціалізацію. Прямий RFC2217-захват був повним лише для перших 11 стартів; підсумок усіх 30 послідовно використовує незалежні VCD. У всіх 30 MPU відповів OK; окремий сценарій підключеного, але ще неготового сенсора при старті не підтверджено. Пізніший адресний NACK не замінює такого старту.

Підсумок часових критеріїв

Критерій	**Спостереження**	**Висновок**
PIR до 10 мс	S2 max 8,881 мс; S3 max 609,238 мс	Порушено в S3
MPU 10 мс, jitter до 1 мс	S1 +1,065 мс; S2 +27,860 мс	Порушено вже в S1
Світлова подія до 500 мс	S3 верхня 1074,019 мс; нижня також понад 500 мс	Порушено
Команда до 50 мс, номінал 1/с	Burst 1: 1,268 мс; burst 4: 66,867 мс	Номінал виконано; burst 4 понад контракт
Постійний аудит	Writer FAILED, readable=1, valid=0, damaged=128	Фізична надійність не підтверджена

Реєстр обмежень і гіпотези ЛР4

Послідовний експорт. journal друкує до 64 записів, утримуючи єдиний foreground. Для N байтів лише лінійна нижня оцінка становить $10N/115200$ секунд. Без ОС це можна змінити TX IRQ і машиною станів експорту. В RTOS потрібні низькопріоритетна TX-задача й окрема реакція на подію; ціна — стек, черга та синхронізація журналу. Гіпотеза: максимум PIR у тому самому S3 стані не більше 10 мс лише за асинхронної передачі, а не від самого додавання планувальника.

Втрачені вибірки не відновлюються. Phase-preserving cadence повертається до фази, але skipped означає реальні непрочитані моменти. У поточному номінальному S2 зафіксовано 4119 пропущених mechanical releases. Без ОС можливі IMU FIFO/data-

ready або асинхронний I^2C. RTOS додає ціну пробуджень і стек задачі; гіпотеза для повторення — менше skipped та абсолютний джиттер до 1 мс за незмінних входів і драйверів.

Скінченний бюджет UART. 63 корисні байти FIFO й до 8 байтів за 1 мс дають програмний бюджет до 8000 байт/с, тоді як 115200 8N1 допускає 11520 байт/с. Експериментальна межа delay лежить між bursts 3/4, втрати RX між 10/11. Без ОС допомагають flow control, асинхронні відповіді та контрольований бюджет. RTOS-черга також скінченна; надто високий RX-пріоритет може голодувати сенсори. Гіпотеза: нуль RX-втрат за 10 коротких команд/с у явно заданій формі bursts.

Відмова сховища й backlog. За недоступного writer черга на 8 подій заповнюється, потім аудит відхиляє нові події. У поточному S2 audit_dropped досяг 152, хоча RAM-журнал і PIR продовжували роботу. Без ОС можна резервувати місце ALARM або змінити retention policy; це змінює контракт даних. Окрема RTOS writer-задача із чергою ізолює планування, але не забезпечить збереження при нескінченній відмові пристрою.

Спільна внутрішня flash. У коді та векторах використана та сама внутрішня пам’ять, де HAL виконує program/erase. Паспортний erase до 40 мс є ризиком для коротких дедлайнів, але власний фізичний stall тут не виміряний. Без ОС потрібні інша пам’ять або весь критичний шлях із векторами в RAM. RTOS mutex впорядковує доступ, проте не прибирає апаратний stall; це перевіряється окремо на платі.

Ціна вимірювань і майбутніх задач. Поточний image займає 96,93% від 28 КіБ додатка. У SRAM найбільші об’єкти — controller 1176 і масив статистик tasks 832 байти. Без ОС можна зменшити вивід або склад метрик, але тоді потрібна нова порівнювана збірка. RTOS потребує додаткових стеків, kernel/queue memory і context switches. Їхній бюджет слід виміряти, а не вважати безкоштовним.

Варто зберегти в ЛР4 незалежність правил, відсутність malloc у доменній Logic та повторювані host-тести. Числові гіпотези вище ще не є результатом RTOS. Порівняння потребує того самого MCU, входів, швидкості UART, маркерів і способу обчислення статистики.

Проблеми та налагодження

Ідентифікація незакоміченої збірки

Початковий генератор версії очікував git у build-контейнері й дав порожній ідентифікатор. Його замінено чистим хешуванням входів прошивки, diagram і конфігурації. Це дозволяє розрізняти фактичні ELF та схеми без припущення, що назва гілки визначає їхній вміст.

Зворотний snapshot TIM3 у моделі

Перший пілот показав інтервали, схожі на зворотний стрибок на 65,5 мс. Тимчасова діагностика зафіксувала CNT після обнулення при UIF=0 і старому epoch. Додано повтор неузгодженого snapshot. У попередній збірці порівняння двох UART DONE-маркерів дало різницю 35,25 мкс на 70,19 с між таймером і VCD. Це перевірка шкал симуляції, а не фізичне калібрування кварцу.

Пілот також мав MPU TIMEOUT при використанні vg_millis усередині I^2C polling. Повернення колишнього HAL_GetTick для peripheral timeout відновило калібрування. Точну фізичну причину різниці не встановлено; вона не видається за доведений дефект MPU.

Ресинхронізація UART після втрат

Суфікс пошкодженого рядка міг стати іншою коректною командою. Після software overflow або ORE FIFO тепер очищується атомарно, а parser чекає наступного розділювача. Host runtime-перевірки підтверджують, що суфікси service/guard не перемикають режим і подальша повна команда працює.

Межа вимірювального вікна

Команда measure on виконується всередині console. Без generation guard хвіст старого циклу міг порівнюватись уже з новим розкладом і створювати хибний deadline miss. Регресійний тест реального runtime відтворює цю межу; після виправлення старий хвіст не додається.

Підтверджене нескінченне очікування UART

У збірці `vg3-f2a0e90d5be4bb01` два S3-запуски з різними bursts зупинили прогрес під час виведення. Ці запуски не дали придатних підсумкових stats і не називаються успішними.

GDB на тому самому ELF з окремою діагностичною конфігурацією показав PC у функції:

```
UART_WaitOnFlagUntilTimeout
```

Передано `Flag=64` (TC) та `Timeout=0xFFFFFFFF`, тобто `HAL_MAX_DELAY`. Tickstart дорівнював 7081, тоді як uwTick уже становив 53157; TIM3 epoch також продовжував зростати. У USART ISR був TXE=1 і TC=0. HardFault breakpoint не спрацював. Отже, доведено нескінченне очікування foreground на TC, а не зупинку таймера.

У новій збірці передача одного байта має timeout 2 HAL ticks, лічильники `tx_timeouts` і `tx_errors` і відновлення RXNEIE. Останнє потрібне, оскільки ця версія HAL вимикає RX-переривання навіть у TX-timeout гілці [7]. За працездатного 1 мс SysTick строга умова HAL $dt > 2$ може зайняти близько 3 мс. Це не безумовна фізична межа при маскуванні IRQ.

Причина, чому TC не встановився в конкретній моделі під RX-навантаженням, окремо не доведена. Лічильник означає непідтверджене завершення передачі; він не доводить доставку байта. Поточні S1/S2/S3 та boundary повернули повні metrics; S3 продовжив роботу при сотнях TX timeout. Числа поточного ELF наведені в підсумкових таблицях.

Помилка host-критерію тривалості

Попередній безперервний S2 тривав понад фактичну годину, але перше stats-вікно дало 3595,592450 с. Без reset додано окреме вікно 35,677594 с, разом 3631,270044 с вимірювань. Початкові manifest з endurance_adequate=false збережені без змін; вікна не об’єднані в удавану одну MCU-статистику.

Статичний розбір виявив, що старий regex міг прийняти незавершене число timestamp і дати unsigned underflow. Host-регресія підтвердила таку можливість, але сегментація саме того мережевого пакета не збереглась. Новий parser вимагає пробіл після всіх

цифр, а runner відхиляє неповний metrics block і недостатню годину. Попередній S2 залишається результатом до виправлення UART.

Межі flash-перевірки

У MCU writer повернув FAILED, verify показав valid=0 і damaged=128. Початковий вміст області моделі не був набором придатних записів. Успішне читання адрес не є доказом program/erase. У коді залишені справжні HAL program/erase, перевірка LOCK/unlock і readback, без штучного HAL_Delay.

Паспорт STM32C031 задає для doubleword program 85/125 мкс typ/max, для стирання сторінки 22/40 мс [1]. Це паспортні орієнтири, а не вимірювання Wokwi. Фізична перевірка ECC/NMI і зникнення живлення залишається непідтвердженою.

Сумування злитих констант

Перший parser map додавав перекривні input string-секції після merge й завищував атрибуцію flash. Після звірки з кінцевими output sections спільна .rodata враховується один раз. Цю помилку host-аналізу не видають за перевитрату пам’яті мікроконтролером.

Фіксація змін коду

31.10.2026 зміни впорядковано у Git: `e918dc7f4d63` — аудит і розклад; `e61873329b6d` — інтеграція циклу та вимірювання; `7405a6d88d32` — host-перевірки й інструменти; `44972295bf10` — конфігурація збірки. Ці коміти створено після дослідів; ідентифікатор і SHA-256 виміряного ELF наведено в розділі результатів. Нових вимірювань під час фіксації не проводили.

Висновки

Реалізовано незалежні канали VendGuard, послідовний розклад без ОС, формат постійного аудиту та вимірювальну обв’язку. 24 групи C-тестів на двох host-платформах підтвердили правила та відновлення byte-level журналу. GDB довів безмежне очікування UART TC у попередньому ELF; обмеження очікування і відновлення RX дозволили поточному ELF завершити всі підсумкові сценарії.

Неперервний S2 дав 3665,642537 с MCU без reset, стабільні heap 1032 і stack 968 байтів. Проте часові вимоги порушені. Джиттер MPU перевищив 1 мс уже в S1; у S3 максимум PIR досяг 609,238 мс, світлового повідомлення 1074,019 мс. Номінальний FR-12 з однією командою за секунду виконано. За перевантаження серія bursts перевищила 50 мс на рівні 4, а RX-втрати почалися на рівні 11. Однобайтовий timeout усунув нескінченне зависання, але синхронний export усе ще блокує єдиний foreground.

Flash image займає 96,93% доступної області додатка. Найбільший виміряний стек 972/2048 не є універсальною межею всіх шляхів. Фізичні flash program/erase, ECC, power-cut і SDA stuck-low не підтверджені симулятором. Для ЛР4 слід повторити ті самі входи й маркери, окремо виміряти ціну RTOS та асинхронного UART. Планувальник сам по собі не усуває апаратний stall внутрішньої flash.

Список використаних джерел

[1] STMicroelectronics. *STM32C031x4/x6. DS13867 Rev 4*. Січ. 2024. URL: https://www.st.com/resource/en/datasheet/stm32c031c6.pdf (дата зверн. 28.10.2026).

[2] Wokwi. *STM32 Nucleo64 C031C6*. URL: https://docs.wokwi.com/parts/board-st-nucleo-c031c6 (дата зверн. 28.10.2026).

[3] InvenSense. *MPU-6000 and MPU-6050 Register Map and Descriptions. Revision 4.2*. URL: https://invensense.tdk.com/wp-content/uploads/2015/02/MPU-6000-Register-Map1.pdf (дата зверн. 28.10.2026).

[4] Wokwi. *Photoresistor Sensor Reference*. URL: https://docs.wokwi.com/parts/wokwi-photoresistor-sensor (дата зверн. 28.10.2026).

[5] Wokwi. *Logic Analyzer*. URL: https://docs.wokwi.com/parts/wokwi-logic-analyzer (дата зверн. 28.10.2026).

[6] Sourceware. *The Newlib C Library. mallinfo, malloc_stats, mallopt*. URL: https://sourceware.org/newlib/libc.html#mallinfo (дата зверн. 28.10.2026).

[7] STMicroelectronics. *STM32C0 HAL UART driver, v1.0.1*. URL: https://github.com/STMicroelectronics/stm32c0xx-hal-driver/blob/v1.0.1/Src/stm32c0xx_hal_uart.c (дата зверн. 28.10.2026).