

# FT64F0AX IO Application note



# 目录

1.	. GPIO		3
	1.1.	IO 端口相关寄存器汇总	6
	1.2.	I/O 配置	10
	1.3.	PORTx 功能及优先级	12
	1.4.	PORT 端口变化中断	13
	1.5.	关于读端口 PORTx	13
2.	应用范值	例	16
联系	系信息		21



# FT64F0Ax IO 应用

#### 1. GPIO

本芯片共包含 18 个 GPIO。这些 IO 除了作为普通输入/输出端口以外还通常具备一些与内核周边电路通讯的功能。

每个端口有8个标准寄存器供其操作使用。这些寄存包括:

- TRISx 寄存器 (数据方向寄存器)
- PORTx 寄存器 (用于读器件引脚上的电平)
- LATx 寄存器 (输出锁存器)
- WPUx 寄存器 (上拉控制)
- WPDx 寄存器 (下拉控制)
- PSRCx 寄存器 (源电流选择)
- PSINKx 寄存器 (灌电流选择)
- ITYPEx 寄存器 (中断类型选择)




图 1-1 I/O 的结构原理

某些端口可能有以下额外寄存器:

● ANSELAx (模拟选择寄存器)

通常情况下,当某个端口上的外设使能时,其相关引脚可能不能用作通用输出引脚,但可读取该引脚。

数据锁存器 (LATx 寄存器)用于对 I/O 引脚所驱动的值进行"读-修改-写"操作。对 LATx 寄存器的写操作与对相应 PORTx 寄存器的写操作具有相同的效果。读 LATx 寄存器将读取保存在 I/O 端口锁存器中的值,而读 PORTx 寄存器将读取实际的 I/O 引脚值。

支持模拟输入的端口具有相关的 ANSELAx 寄存器。当 ANSELA 位置 1 时,禁止与该位相关的数字输入 缓冲器。禁止输入缓冲器可防止逻辑输入电路产生短路电流。



所有 I/O 引脚均具有以下功能 (表 1-2, 表 1-4):

- 数字输出
- 数字输入
- 开漏 (SPI, I2C, USART 相应端口)
- 弱上拉
- 弱下拉

此外, 部分 I/O 具有以下特殊功能:

- 1. 烧录调试引脚 (ISP-Data, ISP-CLK), 硬件内部连接, 不需设置。
- 2. 通过 IDE 界面配置,且在芯片初始化配置时加载的功能 (表 1-3):
  - 外部时钟/晶振输入 (OSC1, OSC2)
  - 系统外部复位 (/MCLRB)
- 3. 通过指令对相应 I/O 引脚进行配置的其他功能,可分为 5 类:
  - a) 数字输出
    - PWM
    - LVD 输出
    - 内部时钟输出
  - b) 数字输入
    - PWM 故障刹车
    - Timer1 触发
    - GPIO 端口变化中断
    - ADC 触发 (ADC\_ETR)
  - c) 模拟输入
    - LVD / BOR
    - OP0+
    - OP0-
    - ADC
    - V<sub>REF</sub>+
    - V<sub>REF</sub>-
  - d) 模拟输出
    - OP0 输出
  - e) 通信接口
    - SPI
    - I2C
    - USART



引脚名	ISP 调试	时钟	ADC	SPI	I2C	USART1	USART2	中断	LVD	OPAMP	PWM	数字 I/O 上拉/下 拉	开漏	源电流 (mA)	灌电流 (mA)
PA0			(V <sub>REF</sub> -)	MOSI				√			PWM1	√	√	4, 29	48, 61
PA1			(V <sub>REF</sub> +)	MISO				√			PWM2	√	<b>√</b>	4, 29	48, 61
PA2	CLK				[SCL]	[RX]		√			PWM4	√	$\sqrt{}$	4, 29	48, 61
PA3			AN1				[XT]	√			PWM7	√		4, 29	48, 61
PA4			AN2/ Trigger				[RX]	V			PWM6	V		4, 29	48, 61
PA5						СК		√	LVDOUT	OP0+	PWM5	√		4, 29	48, 61
PA6			AN3			TX		√		OP0-		√	$\sqrt{}$	4, 29	48, 61
PA7		输出	AN4			RX	[XT]	√	ELVD0	OP0OUT	PWM4	√	√	4 ,29	48, 61
PB0				SCK				V			[PWM2]/ PWM3N/ [PWM5]	V		8, 29	48, 61
PB1		输出	AN0					<b>V</b>			PWM2N/ PWM4	<b>V</b>		8, 29	48, 61
PB2				[SCK]				V			PWM3/ [PWM1N]	V		8, 29	48, 61
PB3			[Trigger]		SCL		CK	√	[LVDOUT]		TIM1_ETR	√	$\sqrt{}$	8, 29	48, 61
PB4					SDA		TX	√	[LVDOUT]		BKIN	√	<b>√</b>	8, 29	48, 61
PB5				NSS			RX	√	[LVDOUT]		PWM7	$\sqrt{}$		8, 29	48, 61
PB6	DATA		AN6		[SDA]	[TX]		<b>V</b>				$\sqrt{}$	$\sqrt{}$	8, 29	48, 61
PB7		OSC-		[MOSI]				<b>V</b>	ELVD3			√	$\sqrt{}$	8, 29	48, 61
PC0			AN5					√	ELVD1		PWM1N	√		4, 8, 29	48, 61
PC1		OSC+		[MISO]				√	ELVD2			√	√	4, 8, 29	48, 61
注								/MCLRB = PC0						V <sub>DD</sub> =5, \	V <sub>DS</sub> =0.5

表 1-1 I/O 端口功能

注: 所有 IO 支持 3 档可配置源电流驱动能力 (参阅 "PSRCx", 表 1-4), 和 2 档可配置灌电流驱动能力 (参阅 "PSINKx", 表 1-4)。

- 5 -



# 1.1. IO 端口相关寄存器汇总

名称	地址	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	复位值
ANSELA	0x197	-	ANSEL	A[6:0]					·	-000 0000
TRISA	0x8C	PORTA :	方向控制							1111 1111
TRISB	0x8D	PORTB :	方向控制							1111 1111
TRISC	0x8E	-	-	-	-	_	-	PORTC :	方向控制	11
PORTA	0x0C	PORTA	偷出寄存	器	•					XXXX XXXX
PORTB	0x0D	PORTB	RTB 输出寄存器							XXXX XXXX
PORTC	0x0E	-	-	-	-	-	_	PORTC !	輸出寄存器	xx
LATA	0x10C	PORTA	数据锁存	器						XXXX XXXX
LATB	0x10D	PORTB	数据锁存	器						XXXX XXXX
LATC	0x10E	-	-	-	-	-	_	PORTC	数据锁存器	xx
WPUA	0x18C	PORTA :	弱上拉		•					0000 0000
WPUB	0x18D	PORTB	RTB 弱上拉							0000 0000
WPUC	0x18E	-	-	-	_	-	-	PORTC	弱上拉	00
WPDA	0x20C	PORTA !	弱下拉							0000 0000
WPDB	0x20D	PORTB	ORTB 弱下拉						0000 0000	
WPDC	0x20E	-	-	-	-	-	-	PORTC	弱下拉	00
ODCON0	0x21F	-	-	-	-	UR2OD	SPIOD	I2COD	UR10D	0000
PSRC0	0x11A	PORTA ?	原电流设	 置			Ļ	<u>L</u>		1111 1111
PSRC1	0x11B	PORTB	源电流设	置						1111 1111
PSRC2	0x11C	-	-	-	-	PORTC 源	原电流设置			1111
PSINK0	0x19A	PORTA :	權电流设	 置		•				0000 0000
PSINK1	0x19B	PORTB :	灌电流设	置						0000 0000
PSINK2	0x19C	-	-	-	-	-	_	PORTC	雚电流设置	00
ITYPE0	0x11E	PORTx[1	:0] (x = A	, B, C)和 P	ORTy[3:	2] (y = A, B)	外部管脚中	断类型设置	<u> </u>	0000 0000
ITYPE1	0x11F	PORTy[7	:4] (y = A	, B) 外部管	<b>夢脚中断</b> 多	类型设置				0000 0000
AFP0	0x19E	管脚重映	射寄存器	f 0						0000 0000
AFP1	0x19F	管脚重映	射寄存器	§ 1						0000 0000
AFP2	0x198	-	-	管脚重映	射寄存器	<b>署</b> 2				00 0000
EPS0	0x118	外部中断	EINT3~	0 管脚选择	<b>≩</b> 0					0000 0000
EPS1	0x119	外部中断	外部中断 EINT7~4 管脚选择 1							0000 0000
EPIE0	0x94	外部管脚	小部管脚中断使能位							0000 0000
EPIF0	0x14	外部管脚	中断标志	位						0000 0000

表 1-2 I/O 相关用户寄存器的地址和复位值

- 6 - 2021-09-07



名称	功能	默认
MCLRE	外部 I/O 复位	关闭
	• LP: PC1 (+) 和 PB7 (-) 接外部低速晶振	
FOSC	• XT: PC1 (+) 和 PB7 (-) 接外部高速晶振	INTOSCIO
1030	• EC: PC1 (+) 接外部时钟输入,PB7 为 I/O	111103010
	● <u>INTOSCIO</u> : PC1和PB7为I/O	

表 1-3 I/O 相关初始化配置寄存器

名称		状态	<del></del>		寄存器	地址	复位值
TRISA	PORTA	PORT 端口数字	Z输出 (方向控制 <u>)</u>		TRISA[7:0]	0x8C	RW-1111 1111
TRISB	PORTB	1 = <u>关闭</u>			TRISB[7:0]	0x8D	RW-1111 1111
TRISC	PORTC	0 = 使能 (关闭	上拉/下拉)		TRISC[1:0]	0x8E	RW-11
ANSELA	1 = 关闭上抗 通道) 0 = <u>(无动作)</u>	並/下拉,及数字轴	俞入 (仅适用于 7 ·	个 ADC	ANSELA[6:0]	0x197	RW-000 0000
WPUA	PORTA	弱上拉			WPUA[7:0]	0x18C	RW-0000 0000
WPUB	PORTB	1 = 使能			WPUB[7:0]	0x18D	RW-0000 0000
WPUC	PORTC	0 = <u>关闭</u>			WPUC[1:0]	0x18E	RW-00
WPDA	PORTA	弱下拉			WPDA[7:0]	0x20C	RW-0000 0000
WPDB	PORTB	1 = 使能			WPDB[7:0]	0x20D	RW-0000 0000
WPDC	PORTC	0 = <u>关闭</u>			WPDC[1:0]	0x20E	RW-00
PORTA	PORTA	数据输出寄存器	<u> </u>		PORTA[7:0]	0x0C	RW-xxxx xxxx
PORTB	PORTB	读:返回IO引	脚上的电平		PORTB[7:0]	0x0D	RW-xxxx xxxx
PORTC	PORTC	写: 写入相应的	LATx 寄存器		PORTC[1:0]	0x0E	RW-xx
LATA	PORTA				LATA[7:0]	0x10C	RW-xxxx xxxx
LATB	PORTB	数据锁存器寄存	器		LATB[7:0]	0x10D	RW-xxxx xxxx
LATC	PORTC				LATC[1:0]	0x10E	RW-xx
UR2OD	USART2_TX	,	五温		ODCON0[3]		RW-0
SPIOD	SPI_MISO, S	SPI_MOSI	<u>开漏</u>  1= 使能		ODCON0[2]	0x21F	RW-0
I2COD	I2C_SDA, I2	C_SCL			ODCON0[1]	UXZIF	RW-0
UR10D	USART1_TX	,	0 - <u>XIII</u>		ODCON0[0]		RW-0
	USART1_TX	(复用管脚选择					
	00 = <u>PA6</u>		10 = PA7		AFP0[7:6]		RW-00
AFP0	01 = PB6		11 = PA2			0x19E	
	I2C_SCL 复序	用管脚选择	1 = PA2 0 =	<u>PB3</u>	AFP0[5]		RW-0
	TIM2_CH1 复	夏用管脚选择	1 = PB0 0 =	<u>PA5</u>	AFP0[4]		RW-0



名称		状态	\$		寄存器	地址	复位值
	TIM2_CH3 复用	]管脚选择	1 = PA3	0 = <u>PB5</u>	AFP0[3]		RW-0
	TIM1_CH1N 复	用管脚选择	1 = PB2	0 = <u>PC0</u>	AFP0[2]		RW-0
	ADC_ETR 复用	管脚选择	1 = PB3	0 = <u>PA4</u>	AFP0[1]		RW-0
	I2C_SDA 复用管	<b>管脚选择</b>	1 = PB6	0 = <u>PB4</u>	AFP0[0]		RW-0
	USART1_RX 复	夏用管脚选择					
	00 = <u>PA7</u>		10 = PA6		AFP1[7:6]		RW-00
	10 = PA2		11 = PB6				
	TIM1_CH4 复用	]管脚选择					RW-00
AFP1	00/01= <u>PB1</u>		10 = PA7		AFP1[5:4]	0x19F	
ALL	00/01- <u>1-11</u>		11 = PA2			UXISF	
	TIM1_CH2 复用	曾脚选择	1 = PB0	0 = <u>PA1</u>	AFP1[3]		RW-0
	SPI_SCK 复用管	管脚选择	1 = PB2	0 = <u>PB0</u>	AFP1[2]		RW-0
	SPI_MOSI 复用管脚选择		1 = PB7	0 = <u>PA0</u>	AFP1[1]		RW-0
	SPI_MISO 复用	管脚选择	1 = PC1	0 = <u>PA1</u>	AFP1[0]		RW-0
	USART2_RX 复	<u> 用管脚选择</u>					
	000 = <u>PB5</u>		011 = PA3		AFP2[5:3]		RW-000
	001 = PA4		1xx = PA7		7 =[0.0]		
AFP2	010 = PB4				0x198		
	USART2_TX 复			071.00			
	000 = <u>PB4</u>	011 = PA4	AFP2[2:0]		RW-000		
	001 = PA3		1xx = PA7				
	010 = PB5	1					
PSINK0	PA7-PA0	<u>灌电流 (m/</u>	<u>4)</u>		PSINK0[7:0]	0x19A	RW-0000 0000
PSINK1	PB7-PB0	1 = 62			PSINK1[7:0]	0x19B	RW-0000 0000
PSINK2	PC1-PC0	0 = <u>48</u>			PSINK2[1:0]	0x19C	RW-00
PSRC0	PA7-PA0	<u>源电流 (m/</u>	<u>4)</u>		PSRC0[7:0]	0x11A	RW-1111 1111
1 01100	1711 1710	1 = <u>29</u>	0 =	4	1 01(00[1.0]	OXTIV	
DSDC4	PB7-PB0	<u>源电流 (m/</u>	4)		PSRC1[7:0]	0v11D	RW-1111 1111
PSRC1	PB7-PB0	1 = <u>29</u>	1 = <u>29</u> 0 = 8			0x11B	RVV-IIII IIII
	DC1	<u>源电流能力</u>	(mA)		PSRC2[3:2]		D\\\_44
PSRC2	PC1	(00) = 4	·			0x11C	RW-11
FORUZ	PC0	(01) = 8 / (1	(01) = 8 / (10) = 8		PSRC2[1:0]	UXIIC	RW-11
	1- 00	(11) = <u>29</u>			F 01\02[1.0]		IXVV II

表 1-4 I/O 相关用户寄存器

- 8 - 2021-09-07



名称		状态	寄存器	地址	复位值
ITYPE0[1:0]	PORTx.0		ITYPE0[1:0]		RW-00
ITYPE0[3:2]	PORTx.1	ᄼᆘᄼᆒᄼᆇᄜᆸᄣᇷ <del>ᄱᅅ</del> ᆍᅖ	ITYPE0[3:2]	0x11E	RW-00
ITYPE0[5:4]	PORTy.2	<u>外部管脚中断触发类型</u> 00 = <u>低电平</u>	ITYPE0[5:4]		RW-00
ITYPE0[7:6]	PORTy.3	00 = <u>瓜电干</u> 01 = 上升沿	ITYPE0[7:6]		RW-00
ITYPE1[1:0]	PORTy.4	10 = 下降沿	ITYPE1[1:0]		RW-00
ITYPE1[3:2]	PORTy.5	11 = 双边沿	ITYPE1[3:2]		RW-00
ITYPE1[5:4]	PORTy.6	11 /AC/H	ITYPE1[5:4]	0.7111	RW-00
ITYPE1[7:6]	PORTy.7		ITYPE1[7:6]		RW-00

表 1-5 I/O 中断触发寄存器 (x = A, B, C; y = A, B)

名称		状态		寄存器	地址	复位值
EINT0	EINTO 管脚选择	00 = <u>PA0</u>	10 = PC0	EPS0[1:0]		RW-00
LINTO		01 = PB0	11 = 保留	L1 30[1.0]		1700 00
EINT1	EINT1 管脚选择	00 = <u>PA1</u>	10 = PC1	EPS0[3:2]		RW-00
LIIVI		01 = PB1	11 = 保留	21 00[0.2]	0x118	1700 00
EINT2	EINT2 管脚选择	00 = <u>PA2</u>	1x = 保留	EPS0[5:4]	OXTIO	RW-00
LINIZ		01 = PB2		L1 00[0.4]		1700 00
EINT3	EINT3 管脚选择	00 = <u>PA3</u>	1x = 保留	EPS0[7:6]		RW-00
LINTO		01 = PB3		21 00[7.0]		1700 00
EINT4	EINT4 管脚选择	00 = <u>PA4</u>	1x = 保留	EPS1[1:0]		RW-00
LIIVI		01 = PB4		21 0 1[1.0]		1000
EINT5	   EINT5 管脚选择	00 = <u>PA5</u>	1x = 保留	EPS1[3:2]		RW-00
LIIVIO		01 = PB5		21 0 1[0.2]	0x119	1100 00
EINT6	   EINT6 管脚选择	00 = <u>PA6</u>	1x = 保留	EPS1[5:4]	OXTIO	RW-00
211410		01 = PB6		2. 01[0.4]		1.144 00
EINT7	EINT7 管脚选择	00 = <u>PA7</u>	1x = 保留	EPS1[7:6]		RW-00
		01 = PB7		21 0 1[7.0]		1100 00

表 1-6 外部中断管脚选择寄存器

名称		状态				复位值
EPIE0	<u>外部中断使能位</u>	1 = 使能	0 = <u>禁止</u>	EPIE0[7:0]	0x94	RW-00000000
EPIF0 <sup>1</sup>	外部中断标志位	1 = Yes (锁存)	0 = <u>No</u>	EPIF0[7:0]	0x14	R_W1C-00000000

表 1-7 外部中断使能和中断标志寄存器

.

<sup>&</sup>lt;sup>1</sup> 写 1 清 0,写 0 无效。建议只使用 STR、MOVWI 指令进行写操作,而不要用 BSR 或 IOR 指令。



# 1.2. I/O 配置

每个 PORT 端口,均需根据其相应功能配置以下 4 个模块 (表 1-4):

• 弱上拉

数字输入

• 弱下拉

• 数字输出

• 开漏

功能	数字输 入	上拉/下拉	数字输出	设置
ISP-DATA	On	Off	On	(硬件内置,忽略指令)
ISP-CLK	On	Off	Off	(硬件内置,忽略指令)
/MCLRB	On	上拉	Off	(初始化配置, 忽略指令)
时钟输出	(忽略)	Off	On	(初始化配置, 忽略指令)
OSC+ (EC)	On	(可选)	Off	(初始化配置, 忽略指令)
OSC+ / OSC- (LP, XT)	Off	Off	Off	(初始化配置, 忽略指令)
ADC	Off	Off	Off	TRISx = 1; ANSELAx = 1
OP0OUT	Off	Off	Off	OP0ON = 1; OPTOIO = 1
SPI 输出	On	Off	On	TRISx = 0
I2C 输出	On	Off	On	TRISx = 0
USART 输出	On	Off	On	TRISx = 0
LVD	Off <sup>(5)</sup>	Off	Off	TRISx = 1; ANSELAx = 1
V <sub>REF</sub> + / V <sub>REF</sub> -	Off	Off	Off	TRISx = 1
ADC 触发	On	(可选)	Off	TRISx = 1
OP0+ 输入	Off	Off	Off	TRISx = 1; ANSELAx = 1
OP0- 输入	Off	Off	Off	TRISx = 1; ANSELAx = 1
SPI 输入	On	(可选)	Off	TRISx = 1
I2C 输入	On	(可选)	Off	TRISx = 1
USART 输入	On	(可选)	Off	TRISx = 1
端口变化中断	On	(可选)	Off	TRISx = 1
BKIN	On	(可选)	Off	TRISx = 1
数字输入	On	(可选)	Off	TRISx = 1
PWM	On	Off	On	TRISx = 0
数字输出	On	Off	On	TRISx = 0

表 1-8 I/O 配置标志和用户寄存器

## 注:

1. TRISx = 0: "数字输出"使能, "上拉/下拉"自动关闭 (忽略 WPDx, WPUx)。

2. TRISx = 1: "数字输出"关闭。



- 3. ANSELAx = 1: "上拉"、"下拉"、"数字输入"自动关闭 (忽略 WPDx, WPUx)。
- 4. 可关闭 "数字输入" 的唯一指令为 "ANSELAx = 1"。
- 5. 将 PORT 端口设置为 LVD 输入时,其"数字输入"、"上拉"和 "下拉"功能被自动关闭。<u>当 LVD 输入需要在不同的通道之间切换使用时,通过设置"ANSELAx = 1"可关闭当前未被选择通道的"数字输入"。但 PC1 和 PB7 无 ANSELAx 控制,无法关闭"数字输入",因此不应仅在部分时间作为 LVD输入</u>
- 6. /MCLR 使能: PC0 的弱上拉功能自动使能 (忽略 WPUC[0]); 读 PORTC[0] 的值为 "0"。
- 7. 对 PORTx 数据输出寄存器进行写操作, I/O 端口将输出相应的逻辑电平。每组多达 8 个 I/O 的数据寄存器共用相同的地址,写操作实际执行'读-修改-写'的过程, 即先读取该组 PORTx 端口锁存器值 (输出或输入), 然后修改, 再写回 PORTx 数据寄存器。
- 8. 数字输出和数字输入功能可以共存,有些应用需要同时使能数字输出和数字输入。
- 9. 当 TRISx = 0 时,通过软件可读取 PORTx 输出或输入锁存器 LATx 的值。
- 10. ODCON0x = 1: "SPI\_MISO, SPI\_MOSI", "I2C\_SCL, I2C\_SDA", "USARTx\_TX"管脚开漏输出。 管脚的开漏功能和内部上拉功能可以同时打开。

- 11 -

- 11. 完全复位或系统复位时,PORTx 寄存器不会复位,但 TRISx 将被重置为"1",从而关闭输出。
- 12. 部分管脚输入/输出支持重映射功能, AFPx 寄存器可在多个管脚之间选择。



# 1.3. PORTx 功能及优先级

每个 I/O 管脚均复用了多个功能, 当某管脚复用的功能模块都使能输出的情况下, 就存在优先级的问题。因为输入是连到各个功能模块的, 故输入不存在优先级问题, 例如 PB0 作为 GPIO 输入功能时, 同时也作为 TIM2 的捕捉输入。

管脚名称	功能优先级0	功能优先 级 1	功能优先 级 2	功能优先级3	功能优先级 4	功能优先 级 5	功能优先级 6	功能优先 级 7
PA0	PA0	SPI_MISO	TIM1_CH1	VREFN	-	-	-	_
PA1	PA1	SPI_MOSI	TIM1_CH2	VREFP	-	-	_	-
PA2	PA2	TIM1_CH4	I2C_SCL	USART1_RX	ISPCLK (调试模式)	-	-	-
PA3	PA3	AN1	TIM2_CH3	USART2_TX	-	_	-	-
PA4	PA4	AN2	TIM2_CH2	ADC_ETR	USART2_RX	_	-	_
PA5	PA5	LVDOUT	TIM2_CH1	USART1_CK	OP0+	-	-	-
PA6	PA6	AN3	USART1_TX	OP0-	-	_	-	_
PA7	PA7	AN4	CLKO	TIM1_CH4	USART1_RX	ELVD0	OP0OUT	UASRT2_TX
PB0	PB0	TIM1_CH2	SPI_SCK	TIM1_CH3N	TIM2_CH1	-	-	-
PB1	PB1	AN0	TIM1_CH4	CLKO	TIM1_CH2N	-	-	_
PB2	PB2	TIM1_CH3	SPI_SCK	TIM1_CHIN	-	-	-	_
PB3	PB3	LVDOUT	I2C_SCL	ADC_ETR	TIM1_ETR	USART2_CK	-	_
PB4	PB4	LVDOUT	I2C_SDA	TIM1_BKIN	USART2_TX	-	-	_
PB5	PB5	LVDOUT	TIM2_CH3	SPI_NSS	USART2_RX	_	-	_
PB6	PB6	AN6	I2C_SDA	USART1_TX	ISPDAT (调试模式)	-	_	-
PB7	PB7	SPI_MOSI	ELVD3	OSC2 (XT 模式)	-	-	-	_
PC0	PC0	AN5	MCLRB (复位脚)	TIM1_CH1N	ELVD1	_	_	_
PC1	PC1	SPI_MISO	ELVD2	OSC1 (XT 模式)	-	-	_	-

表 1-9 IO 功能优先级

## 注:

A~C 版芯片的输出映射有以下限制, 使用时应注意:

TIM1\_CH2 捕捉输入没有映射到 PB0,即在 PB0 管脚上:TIM1\_CH2 只具备比较输出和 PWM 输出;对于 D 版芯片,则无该限制。

- 12 - 2021-09-07



# 1.4. PORT 端口变化中断

所有 I/O 都可选择为外部中断源 (通过 EPS0 和 EPS1 设置), 同一时刻最多只有 8 个 IO 可以作为外部中断管脚,中断类型可通过寄存器 ITYPE0 和 ITYPE1 设置。它们具备以下特性:

- 上升沿中断
- 下降沿中断
- 双边沿中断
- 低电平中断




图 1-2 端口变化中断结构框图

## 1.5. 关于读端口 PORTx




图 1-3 端口读操作原理框图



在该系列芯片中,操作 GPIO 有两种方式:访问 PORTx 寄存器或者 LATx 寄存器,它们有不同的 SFR 地址。

对于读操作,"读 PORTx"返回的是管脚经过同步寄存器后的值,而"读 LATx"返回的是端口数据寄存器的值;换言之,软件对端口数据寄存器写操作之后,至少要经过一个系统时钟之后,才能通过"读 PORTx"的方式得到新值,而"读 LATx"则无需等待;

对于写操作,无论是写 PORTx 还是 LATx,都是对端口数据寄存器进行写;

由于以上特性, 当软件使用"读-修改-写"指令对 PORTx 进行写操作时, 需要特别注意以下情形:

BSR PORTx, n ; 对PORTx 第 n 位置 1 BSR PORTx, m : 对PORTx 第 m 位置 1

...

#### 软件期望的波形如下:




图 1-4 连续使用 RMW 指令对 PORTx 写操作的期望时序

#### 实际输出波形如下:




图 1-5 连续使用 RMW 指令对 PORTx 写操作的输出时序

出现这个现象的原因是在执行"BSR PORTx, m" (回顾一下 RMW 指令的执行流程:先读取 PORTx, 修改数据,写 PORTx(LATx))时,由于同步的原因,PORTx\_sync 还保持为 0,那么写回 PORTx 时刻,这一位的"0"又被写回到 LATx,导致管脚 PORTx.n 只有一个高脉冲。

- 14 -



# 有以下两种方式解决这一问题:

a) 在 PORTx 连续写操作中间插入一个 NOP;

BSR PORTx, n ; 对 PORTx 第 n 位置 1

NOP ; 插入 NOP 等待

BSR PORTx, m ; 对 PORTx 第 m 位置 1

b) 或者, 写操作用 LATx 寄存器而不是 PORTx;

BSR LATx, n ; 直接操作端口数据寄存器 LATx BSR LATx, m ; 直接操作端口数据寄存器 LATx

注意: 只有 1T 速度模式下才有该现象,不存在于其它 2T/4T 模式,原因是处于 2T/4T 模式下,执行后 续指令时, PORTx sync 已经同步到最新的值。

但如果 I/O 直接驱动 LED 或三极管,或者其它会导致 I/O 被拉低的电路时,无论是在何种速度模式下,软件读到的 PORTx 值将是 0,这种情况下,对 I/O 数据寄存器只能使用 LATx,而不能是 PORTx。

- 15 -



# 2. 应用范例

/\* 文件名: ASM 64F0Ax IO.ASM \* 功能: FT64F0Ax IO 功能演示 \* IC: FT64F0A5 TSSOP20 \* 内部: 16M/2T \* 说明: 当 DemoPortIn 悬空或者高电平时, DemoPortOut 输出 50Hz 占空比 50%的波形 当 DemoPortIn 接地时, DemoPortOut 输出高电平 FT64F0A5 TSSOP20 (PA4)20|----NC \* NC-----|1(PA5) \* NC-----|2(PA6) (PA3)19|----NC \* NC-----|3(PA7) (PA2)18|----NC \* NC-----|4(PC0) (PA1)17|----NC (PA0)16|----NC \* DemoPortIn--|5(PC1) (PB0)15|----NC \* NC-----|6(PB7) \* GND-----|7(GND) (PB1)14|----NC \* NC-----|8(PB6) (PB2)13|----NC \* VDD-----|9(VDD) (PB3)12|----DemoPortOut \* NC-----|10(PB5) (PB4)11|----NC \*/ #INCLUDE <FT64F0AX.INC>: ;RAM DEFINE EQU 0X21 TEMP1 TEMP2 0X22 EQU W TMP EQU 0X70 S TMP 0X71 EQU CONSTANT DEFINE INTCON DEF EQU B'00000000':禁止所有中断 OSCCON\_DEF EQU B'01110001';16MHz 1:1 WPUA DEF B'00000000';弱上拉的开关,0-关,1-开 EQU WPUB DEF EQU B'00000000' WPUC\_DEF B'00000010'; 开启 PC1 上拉功能 EQU WPDA DEF B'00000000';弱下拉的开关,0-关,1-开 **EQU** 



WPDB_DEF WPDC_DEF	EQU EQU	B'00000000' B'00000000'
TRISA_DEF TRISB_DEF TRISC_DEF	EQU EQU EQU	B'00000000';输入输出设置,0-输出,1-输入 B'00000000';PB3-OUT B'00000010';PC1-IN
PSRC0_DEF PSRC1_DEF PSRC2_DEF	EQU EQU EQU	B'11111111' ;源电流设置最大 B'11111111' B'00001111'
PSINK0_DEF PSINK1_DEF PSINK2_DEF	EQU EQU EQU	B'11111111' ;灌电流设置最大 B'11111111' B'00000011'
<del>-</del>		B'00000000';设置对应的 IO 为数字 IO
;======== ;USER DEFINE		
#define DemoPo	ortOut ortIn	PORTC,1
;PROGRAM START		
ORG LJUMP ORG LJUMP	0x0000 RESTART 0x0004 INT_PROGE	
;INT_PROGRAM		=======================================
INT_PROGRAM: STR SWAPR STR INT_RET: SWAPR STR SWAPR STR SWAPR SWAPR RETI	W_TMP STATUS,W S_TMP S_TMP,0 STATUS W_TMP,1 W_TMP,0	
;======; ;SYSTEM START	=======	=======================================
;=========	=======	=======================================

2021-09-07

- 17 -



**RESTART:** 

LCALL INITIAL

MAIN LOOP:

BANKSEL PORTA

BSR DemoPortOut
LCALL DELAY\_10MS
BTSS DemoPortIn
LJUMP MAIN\_LOOP
BCR DemoPortOut
LCALL DELAY\_10MS

LJUMP MAIN\_LOOP

\_\_\_\_\_\_\_

;INITIAL

INITIAL:

BANKSEL OSCCON

LDWI OSCCON\_DEF

STR OSCCON

BANKSEL INTCON

LDWI INTCON\_DEF

STR INTCON

BANKSEL PORTA
LDWI 0X00
STR PORTA
STR PORTB
STR PORTC

BANKSEL TRISA

LDWI TRISA\_DEF

STR TRISA

LDWI TRISB\_DEF

STR TRISB

LDWI TRISC DEF

STR TRISC

BANKSEL WPUA

LDWI WPUA\_DEF

STR WPUA

LDWI WPUB\_DEF

STR WPUB



**BANKSEL** 

LDWI WPUC\_DEF STR WPUC

LDWI WPDA DEF

**WPDA** 

STR WPDA

LDWI WPDB\_DEF

STR WPDB

LDWI WPDC DEF

STR WPDC

BANKSEL PSRC0

LDWI PSRC0 DEF

STR PSRC0

LDWI PSRC1 DEF

STR PSRC1

LDWI PSRC2 DEF

STR PSRC2

BANKSEL PSINKO

LDWI PSINKO DEF

STR PSINK0

LDWI PSINK1\_DEF

STR PSINK1

LDWI PSINK2 DEF

STR PSINK2

BANKSEL ANSELA

LDWI ANSELA\_DEF

STR ANSELA

BANKSEL PORTA LDWI 0X00 STR FSR0H

CLEAR\_RAM\_BANK0:

LDWI 20H
STR FSR0L
CLEAR\_RAM\_BANK0\_LOOP:

CLRR INDF0
INCR FSR0L,F
LDWI 80H
XORWR FSR0L,W

BTSS STATUS,Z

LJUMP CLEAR\_RAM\_BANK0\_LOOP



CLEAR\_RAM\_BANK1:

LDWI 0A0H STR FSR0L

CLEAR\_RAM\_BANK1\_LOOP:

CLRR INDF0
INCR FSR0L,F
LDWI 00H

XORWR FSR0L,W BTSS STATUS,Z

LJUMP CLEAR\_RAM\_BANK1\_LOOP

INCR FSR0H,F

CLEAR RAM LOOP:

LDWI 10

SUBWR FSR0H,W BTSS STATUS,0

LJUMP CLEAR RAM BANKO

**RET** 

;DELAY\_10MS(16M/2T, 实测为 10.1ms)

DELAY\_10MS:

LDWI H'C8' STR TEMP1

DELAY\_10MS\_LOOP1:

LDWI H'64' STR TEMP2

DELAY\_10MS\_LOOP2:

**CLRWDT** 

DECRSZ TEMP2,F

LJUMP DELAY 10MS LOOP2

DECRSZ TEMP1,F

LJUMP DELAY 10MS LOOP1

**RET** 

**END** 

- 20 -



# 联系信息

#### Fremont Micro Devices (SZ) Corporation

#5-8, 10/F, Changhong Building Ke-Ji Nan 12 Road, Nanshan District, Shenzhen, Guangdong, PRC 518057

Tel: (+86 755) 8611 7811 Fax: (+86 755) 8611 7810

#### Fremont Micro Devices (HK) Corporation

#16, 16/F, Block B, Veristrong Industrial Centre, 34–36 Au Pui Wan Street, Fotan, Shatin, Hong Kong SAR

Tel: (+852) 2781 1186 Fax: (+852) 2781 1144

http://www.fremontmicro.com/

- 21 -

2021-09-07

<sup>\*</sup> Information furnished is believed to be accurate and reliable. However, Fremont Micro Devices (SZ) Corporation assumes no responsibility for the consequences of use of such information or for any infringement of patents of other rights of third parties, which may result from its use. No license is granted by implication or otherwise under any patent rights of Fremont Micro Devices (SZ) Corporation. Specifications mentioned in this publication are subject to change without notice. This publication supersedes and replaces all information previously supplied. Fremont Micro Devices (SZ) Corporation products are not authorized for use as critical components in life support devices or systems without express written approval of Fremont Micro Devices (SZ) Corporation. The FMD logo is a registered trademark of Fremont Micro Devices (SZ) Corporation. All other names are the property of their respective owners.