

# FT64F0AX

# TIM4\_INTERRUPT Application note



# 目录

1.	基本定	基本定时器 TIM4				
	1.1.	特性	3			
	1.2.	TIM4 相关寄存器汇总	3			
	1.3.	TIM4 时钟源	5			
	1.4.	预分频器	5			
	1.5.	TIM4 中断	5			
2.	应用抗	<b>查例</b>	6			
联系	信息		12			



# FT64F0Ax TIM4\_INTERRUPT 应用

# 1. 基本定时器 TIM4

# 1.1. 特性

- 8bit 自动重载向上计数器
- 计数时钟可编程预分频
- 计数器溢出中断




图 1-1 TIM4 原理框图

# 1.2. TIM4 相关寄存器汇总

名称	地址	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	复位值
PCKEN	0x9A	UART2EN	I2CEN	UART1EN	SPIEN	TIM4EN	TIM2EN	TIM1EN	ADCEN	0000 0000
CKOCON	0x95	SYSON	CCORDY	DTYSEL		CCOSEL[2:0]		CCOEN	0010 0000	
TIM4CR1	0x111	T4ARPE	-	T4CKS[	1:0]	T4OPM	T4URS	T4UDIS	T4CEN	0-00 0000
TIM4IER	0x112	-	-	-	-	-	-	-	T4UIE	0
TIM4SR	0x113	-	-	-	_	-	-	-	T4UIF	0
TIM4EGR	0x114	-	-	-	-	-	-	-	T4UG	0
TIM4CNTR	0x115	T4CNT[7:0]					0000 0000			
TIM4PSCR	0x116	_	_	_	_	_	Т	4PSC[2:0]		000
TIM4ARR	0x117	T4ARR[7:0]				1111 1111				

表 1-1 Timer4 相关用户寄存器汇总

- 3 - 2021-09-07



名称	状态		寄存器	地址	复位值	
TIM4EN	TIM4 模块时钟       1 = 使能         0 = 关闭		PCKEN[3]	0x9A	RW-0	
SYSON	睡眠模式下,系统时钟控制	1 = 使能 0 = <u>关闭</u>	CKOCON[7]	0x95	RW-0	
T4ARPE	周期的自动预装载 1 = 使能 (T4ARR 预装载值在 载) 0 = 禁止 (T4ARR 立即被加载)	TIM4CR1[7]		RW-0		
T4CKS	Timer4 时钟 00 = <u>Sysclk</u> 01 = HIRC (*) FOSC 应相应配置成 LP/XT 模式,否则振荡器将不会运行	TIM4CR1[5:4]		RW-00		
T4OPM	单脉冲模式 1 = 使能 (下一次更新事件到来 0 = 关闭 (发生更新事件时,计	TIM4CR1[3]	0x111	RW-0		
T4URS	<u>当 T4UDIS = 0 时,更新事件中断源</u> 1 = 计数器上溢 0 = 软件设置 T4UG 位或计数器上溢			TIM4CR1[2]	RW-0	
T4UDIS	<u>产生更新事件控制</u> 1 = 禁止 0 = <u>允许</u>		TIM4CR1[1]		RW-0	
T4CEN	TIM4 计数器       1 = 使能         0 = <u>关闭</u>		TIM4CR1[0]		RW-0	
T4PSC	Timer4 预分粉 000 = 1 001 = 2 010 = 4 011 = 8 注:必须产生更新事件或 T4C 频值才生效	100 = 16 101 = 32 110 = 64 111 = 128	TIM4PSCR[2:0]	0x116	RW-000	
T4CNT	Timer4 计数值		TIM4CNTR[7:0]	0x115	RW-00000000	
T4ARR	周期的自动重装载寄存器(预装载注:此值为 0 时,计数器不工作		TIM4ARR[7:0]	0x117	RW-1111 1111	

表 1-2 Timer4 相关用户控制寄存器

- 4 -



名称		寄存器	地址	复位值	
CIE	4 - 体化 /DCIC TAIL	INTCON[7]		RW-0	
GIE	1 = 使能 (PEIE, T4U 0 = <u>全局关闭</u> (唤醒7		Bank <b>★</b> ₩₩		
PEIE	外设总中断	1 = 使能 (T4UIE, T4UG 适用) 0 = <u>关闭</u> (无唤醒)	INTCON[6]	首地址 +0x0B	RW-0
T4UIE	允许更新中断 1 = 使能		TIM4IER[0]	0x112	RW-0
T4UG <sup>1</sup>	允许更新软件中断 0 = <u>关闭</u>		TIM4EGR[0]	0x114	WO-0
T4UIF <sup>2</sup>	更新中断标志位	1 = 更新事件等待响应 0 = <u>无更新事件</u>	TIM4SR[0]	0x113	R_W1C-0

表 1-3 Timer4 中断使能和状态位

#### 1.3. TIM4 时钟源

TIM4 有 4 种时钟源可选,由寄存器位 T4CKS 设置。在 TIM4 的被使能 (PCKEN.TIM4EN=1)的情况下,所选择的时钟源被自动使能。

#### 注意:

- 1. 如果要选择 LP 晶体时钟,系统时钟配置寄存器位 FOSC 必须选择 LP 模式,否则对应的时钟源将不被使能;
- 2. 同理,如果要选择 XT 晶体时钟,系统时钟配置寄存器位 FOSC 必须选择 XT 模式,否则对应的时钟源将不被使能;

SLEEP 模式下, 如果 SYSON 为 1, 且 TIM4EN=1, 则所选择的时钟源将保持振荡, TIM4 将继续工作; 否则, 所选的时钟源取决于其他模块的设置情况。

#### 1.4. 预分频器

计数时钟可以进行 3bit 的时钟预分频:

$$f_{CK CNT} = f_{CK PSC}/2^{(PSCR[2:0])}$$

预分频支持分频自动更新,即在更新事件发生后,能够自动改变预分频值。当 T4CEN 为 0 时,写入预分频寄存器的值也能直接加载实际应用的预分频寄存器中。

# 1.5. TIM4 中断

TIM4 只有一个中断请求源:

● 更新中断 (计数器上溢或计数器初始化)

在用这些中断之前需要提前打开 TIM4IER 寄存器中的中断使能位 (T4UIE)。

不同的中断源还可以配置通过 TIM4EGR 寄存器来产生 (软件产生中断 T4UG)

\_

<sup>1</sup> 软件置 1, 硬件自动清 0。

<sup>&</sup>lt;sup>2</sup> 写 1 清 0, 写 0 无效。建议只使用 STR、MOVWI 指令进行写操作,而不要用 BSR 或 IOR 指令。



### 2. 应用范例

```
/* 文件名: ASM 64F0Ax TIM4.ASM
* 功能:
      FT64F0Ax TIM4 功能演示
* IC:
      FT64F0A5
               TSSOP20
* 内部:
      16M/2T
* 说明:
      程序通过 TIM4 中断在 PB3 输出频率为 4K 的方波
      FT64F0A5 TSSOP20
* NC-----|1(PA5)
               (PA4)20|----NC
* NC-----|2(PA6)
               (PA3)19|----NC
* NC-----|3(PA7)
               (PA2)18|----NC
               (PA1)17|----NC
* NC-----|4(PC0)
* NC-----|5(PC1)
               (PA0)16|----NC
* NC-----|6(PB7)
               (PB0)15|----NC
* GND-----|7(GND)
               (PB1)14|----NC
* NC-----|8(PB6)
               (PB2)13|----NC
* VDD-----|9(VDD)
               (PB3)12|--DemoPortOut
* NC-----|10(PB5)
               (PB4)11|----NC
*/
#INCLUDE <FT64F0AX.INC>;
;RAM DEFINE
W TMP
       EQU
             0X70
S TMP
       EQU
             0X71
CONSTANT DEFINE
INTCON DEF
                              ;禁止所有中断
            EQU
                    B'00000000'
OSCCON DEF
            EQU
                    B'01110001'
                              ;16MHz,1:1
WPUA DEF
            EQU
                    B'00000000'
                              ;弱上拉的开关, 0-关, 1-开
WPUB DEF
                    B'00000000'
            EQU
WPUC_DEF
            EQU
                    B'00000000'
WPDA DEF
                    B'00000000'
                              ;弱下拉的开关, 0-关, 1-开
            EQU
WPDB DEF
            EQU
                    B'00000000'
WPDC DEF
                    B'00000000'
            EQU
                              ;输入输出设置, 0-输出, 1-输入
TRISA DEF
            EQU
                    B'00000000'
```



TRISB_DEF TRISC_DEF	EQU EQU	B'00000000' B'00000000'	;PB3-OUT				
PSRC0_DEF PSRC1_DEF PSRC2_DEF	EQU EQU EQU	B'11111111' B'111111111' B'00001111'	;源电流设置最大				
PSINK0_DEF PSINK1_DEF PSINK2_DEF	EQU EQU EQU	B'11111111' B'11111111' B'00000011'	;灌电流设置最大				
ANSELA_DEF	EQU	B'00000000'	;设置对应的 IO 为数字 IO				
PCKEN_DEF TIM4CR1_DEF	EQU EQU	B'00001000' B'10000101'	;使能 Timer4 时钟模块 ;允许自动装载,使能计数器				
TIM4IER_DEF	EQU	B'00000001'	;允许更新中断				
TIM4SR_DEF	EQU	B'00000000'					
TIM4EGR_DEF	EQU	B'00000000'					
TIM4CNTR_DEF	EQU	0x00					
TIM4PSCR_DEF	EQU	B'00000100'	;预分频器的值				
TIM4ARR_DEF	EQU	125	;自动装载值 =======				
;CONSTANT DEFINE							
#define Der	noPortOut	PORTB,3					
;=======; ;PROGRAM START ;====================================							
ORG LJUMP ORG STR SWAPR STR LJUMP	0x0000 RESTART 0x0004 W_TMP STATUS,W S_TMP INT_PROGE	RAM	=======================================				
;SYSTEM START ;====================================							

- 7 -



**RESTART**:

LCALL INITIAL

LCALL TIMER4 INITIAL

BANKSEL INTCON

BSR INTCON,GIE
BSR INTCON,PEIE

MAIN:

NOP NOP

LJUMP MAIN

;中断处理程序

INT PROGRAM:

BANKSEL TIM4SR

BSR TIM4SR,T4UIF

BANKSEL PORTB LDWI 08H

XORWR PORTB,F

SWAPR S\_TMP,0 STR STATUS SWAPR W\_TMP,1 SWAPR W\_TMP,0

RETI

;SYSTEM INITIAL

\_\_\_\_\_\_\_\_\_\_\_

INITIAL:

BANKSEL OSCCON

LDWI OSCCON\_DEF

STR OSCCON

BANKSEL INTCON

LDWI INTCON\_DEF

STR INTCON

BANKSEL PORTA
LDWI 0X00
STR PORTA
STR PORTB
STR PORTC

- 8 - 2021-09-07



BANKSEL TRISA

LDWI TRISA\_DEF

STR TRISA

LDWI TRISB\_DEF

STR TRISB

LDWI TRISC\_DEF

STR TRISC

BANKSEL WPUA

LDWI WPUA\_DEF

STR WPUA

LDWI WPUB DEF

STR WPUB

LDWI WPUC DEF

STR WPUC

BANKSEL WPDA

LDWI WPDA DEF

STR WPDA

LDWI WPDB\_DEF

STR WPDB

LDWI WPDC\_DEF

STR WPDC

BANKSEL PSRC0

LDWI PSRC0 DEF

STR PSRC0

LDWI PSRC1\_DEF

STR PSRC1

LDWI PSRC2 DEF

STR PSRC2

BANKSEL PSINK0

LDWI PSINKO DEF

STR PSINK0

LDWI PSINK1\_DEF

STR PSINK1

LDWI PSINK2\_DEF

STR PSINK2

BANKSEL ANSELA

LDWI ANSELA\_DEF

STR ANSELA

;\*\*\*\*\*\*\*\*\*\*\*\*\*\*Clear SRAM\*\*\*\*\*\*\*\*\*\*\*\*\*\*

- 9 - 2021-09-07



BANKSEL PORTA LDWI 0X00 STR FSR0H

CLEAR RAM BANKO:

LDWI 20H STR FSR0L

CLEAR RAM BANKO LOOP:

CLRR INDF0
INCR FSR0L,F
LDWI 80H
XORWR FSR0L,W
BTSS STATUS,Z

LJUMP CLEAR\_RAM\_BANK0\_LOOP

CLEAR RAM BANK1:

LDWI 0A0H
STR FSR0L
CLEAR\_RAM\_BANK1\_LOOP:
CLRR INDF0
INCR FSR0L,F
LDWI 00H

XORWR FSR0L,W BTSS STATUS,Z

LJUMP CLEAR\_RAM\_BANK1\_LOOP

INCR FSR0H,F

CLEAR RAM LOOP:

LDWI 10

SUBWR FSR0H,W BTSS STATUS,0

LJUMP CLEAR RAM BANKO

**RET** 

;TIMER4INITIAL

TIMER4 INITIAL:

BANKSEL PCKEN

LDWI PCKEN\_DEF

STR PCKEN

BANKSEL TIM4CR1

LDWI TIM4CR1\_DEF

STR TIM4CR1

LDWI TIM4IER DEF

STR TIM4IER

LDWI TIM4SR DEF



STR TIM4SR

LDWI TIM4EGR\_DEF

STR TIM4EGR

LDWI TIM4CNTR\_DEF

STR TIM4CNTR

LDWI TIM4PSCR\_DEF

STR TIM4PSCR LDWI TIM4ARR\_DEF

STR TIM4ARR

**RET** 

**END** 



#### 联系信息

#### Fremont Micro Devices (SZ) Corporation

#5-8, 10/F, Changhong Building Ke-Ji Nan 12 Road, Nanshan District, Shenzhen, Guangdong, PRC 518057

Tel: (+86 755) 8611 7811 Fax: (+86 755) 8611 7810

#### Fremont Micro Devices (HK) Corporation

#16, 16/F, Block B, Veristrong Industrial Centre, 34–36 Au Pui Wan Street, Fotan, Shatin, Hong Kong SAR

Tel: (+852) 2781 1186 Fax: (+852) 2781 1144

http://www.fremontmicro.com/

- 12 -

2021-09-07

<sup>\*</sup> Information furnished is believed to be accurate and reliable. However, Fremont Micro Devices (SZ) Corporation assumes no responsibility for the consequences of use of such information or for any infringement of patents of other rights of third parties, which may result from its use. No license is granted by implication or otherwise under any patent rights of Fremont Micro Devices (SZ) Corporation. Specifications mentioned in this publication are subject to change without notice. This publication supersedes and replaces all information previously supplied. Fremont Micro Devices (SZ) Corporation products are not authorized for use as critical components in life support devices or systems without express written approval of Fremont Micro Devices (SZ) Corporation. The FMD logo is a registered trademark of Fremont Micro Devices (SZ) Corporation. All other names are the property of their respective owners.