## SVEUČILIŠTE U ZAGREBU FAKULTET ELEKTROTEHNIKE I RAČUNARSTVA

ZAVRŠNI RAD br. 2021-72

# Programska potpora za upravljanje kamerom na CubeSat nanosatelitu

Nikola Gudan

Umjesto ove stranice umetnite izvornik Vašeg rada.

Da bi ste uklonili ovu stranicu obrišite naredbu \izvornik.

Hvala.

#### SADRŽAJ

1.	Uvod	1
2.	I <sup>2</sup> C sučelje mikrokontrolera STM32L471VGT6	2
	2.1. $I^2C$ protokol	2
	2.1.1. Opis komunikacije i vremenski dijagram	4
	2.2. Razlika I <sup>2</sup> C periferije na STM32L471VGT6 i	
	STM32F407VGT6 mikrokontrolerima	5
3.	Zaključak	9
Li	eratura	10

#### 1. Uvod

Projekt FERSAT, koji se od 2018. godine provodi na Fakultetu elektrotehnike i računarstva, uključuje izradu, lansiranje i korištenje jednog nanosatelita CubeSat. Satelit u izradi dimenzija je približno 10 cm x 10 cm x 10 cm, volumena jedne litre i ne teži od 4/3 kilograma, što ga svrstava u skupinu satelita formata CubeSat 1U [5]. Očekivani životni vijek satelita je 3 godine, a bit će postavljen u Zemljinoj orbiti na visini između 500 i 600 kilometara. Planirani korisni teret (engl. *payload*) FERSAT-a podijeljen je na tri podsustava:

- kamera za snimanje površine Zemlje i zemaljskog horizonta,
- detektori svjetla u vidljivom i ultraljubičastom dijelu spektra za mjerenje svjetlosnog onečišćenja i debljine stupca ozona,
- komunikacijski sustav u radijskom X-pojasu (10.45 GHz) za prijenos podataka na Zemlju.

Radom korisnog tereta upravlja *Payload Data Handler* (PDH) računalo. Zadaća je PDH računala prikupiti podatke iz senzorskog podsustava i kamere, pohraniti ih u trajnu memoriju (engl. *non-volatile memory*) te poslati te podatke na Zemlju korištenjem komunikacijskog podsustava. Kao PDH računalo odabran je mikrokontroler STM32L4P5VET6 proizvođača ST Microelectronics.

Za rad ostalih podsustava satelita koji nisu direktno vezani uz koristan teret (npr. upravljanje položajem satelita, slanje telemetrijskih podataka na Zemlju) brine se *Command and Data Handler* (CDH) računalo. CDH računalo također upravlja napajanjem korisnog tereta i šalje naredbe PDH računalu. Komunikacija CDH i PDH računala odvija se korištenjem sučelja CAN (*Controller Area Network*). Konkretno CDH računalo u trenutku pisanja ovog teksta još nije odabrano.

## 2. I<sup>2</sup>C sučelje mikrokontrolera STM32L471VGT6

Za konfiguraciju kamere Arducam 5MP Mini Plus PDH računalo koristi I<sup>2</sup>C komunikaciju. S obzirom na to da se za razvoj programske potpore PDH računala koriste *Low-Layer* biblioteke, potrebno je razumijevanje načina rada I<sup>2</sup>C periferije odabranog mikrokontrolera kako bi se ispravno implementirali upravljački programi. U nastavku slijedi općenit opis I<sup>2</sup>C komunikacije kao i njena implementacija na STM32L471VGT6 mikrokontroleru.

#### 2.1. I<sup>2</sup>C protokol

I<sup>2</sup>C (*Inter-Integrated Circuit*) je jednostavna dvosmjerna sinkrona serijska sabirnica razvijena od strane *Philips Semiconductors* (sada *NXP Semiconductors*) 1982 [4]. godine. Koristi dvije linije:

- serijska podatkovna linija (SDA, Serial Data Line),
- serijska taktna linija (SCL, Serial Clock Line),


obje linije su pritegnute na visoku logičku razinu preko *pull-up* otpornika. Moguće brzine prijenosa su:

- do 100 kbit/s u Standard-mode načinu rada,
- do 400 kbit/s u *Fast-mode* načinu rada,
- do 1 Mbit/s u Fast-mode Plus načinu rada,
- do 3.4 Mbit/s u *High-speed* načinu rada.

Navedene brzine se koriste kod dvosmjernog prijenosa, a moguća je i brzina do 5 Mbit/s u jednosmjernom prijenosu. Više uređaja se može spojiti na jednu sabirnicu, a svaki uređaje je prepoznatljiv po svojoj jedinstvenoj adresi i može se ponašati kao prijamnik ili odašiljač, ovisno o funkciji uređaja [1]. Protokol najčešće, a tako i u ovom

slučaju, koristi 7-bitno adresiranje, a moguće je i korištenje 10-bitnog adresiranja. Uz prijamnike i odašiljače uređaj također može biti upravljač ili meta tijekom prijenosa podataka. Upravljač je uređaj koji inicijalizira prijenos podataka na sabirnici i generira signal takta kako bi omogućio prijenos. U tom trenutku, bilo koji uređaj koji je adresiran smatra se metom.

Na I<sup>2</sup>C sabirnicu se također može spojiti više upravljača, a primjer jednog takvog spoja sa dva mikrokontrolera je dan na sljedećoj slici. Prijenos podataka bi možda



Slika 2.1: Primjer I<sup>2</sup>C sabirnice sa spojena dva mikrokontrolera [1]

mogao izgledati ovako:

- 1. Mikrokontroler A želi poslati podatke mikrokontroleru B:
  - mikrokontroler A (upravljač) adresira mikrokontroler B (meta)
  - mikrokontroler A (upravljač-odašiljač) šalje podatke mikrokontroleru B (meta-prijamnik)
  - mikrokontroler A prekida prijenos
- 2. Mikrokontroler A želi primiti podatke sa mikrokontrolera B:
  - mikrokontroler A (upravljač) adresira mikrokontroler B (meta)
  - mikrokontroler A (upravljač-prijamnik) prima podtke sa mikrokontrolera
     B (meta-odašiljač)
  - mikroknotroler A prekida prijenos.

U svakom od navedenih slučajeva mikrokontroler A je generirao takt i prekidao prijenos. Upravljač uvijek generira takt na I<sup>2</sup>C sabirnici kod prijenosa podataka. U ovom radu korišten je samo jedan mikrokontroler, odnosno upravljač, pa ćemo se dalje usredotočiti samo na taj slučaj.

		A	dre	sno	polj	e		R\W
Pozicija bita u bajtu	7	6	5	4	3	2	1	0
Značenje	MSB						LSB	1=READ, 0=WRITE


**Tablica 2.1:** Struktura adresiranja kod 7-bitne adrese [4]

#### 2.1.1. Opis komunikacije i vremenski dijagram

I<sup>2</sup>C komunikacija započinje sa *start* simbolom i završava sa *stop* simbolom. Komunikacijom se može čitati ili pisati ovisno o R\W bitu u adresi. Struktura adresiranja kod 7-bitne adrese izgleda ovako:

kao što se vidi, najmanje značajan bit označava želi li se nešto čitati ili pisati.

Imajući na umu izgled adresnog bajta, vremenski dijagram tipčne I<sup>2</sup>C komunikacije izgleda ovako:



Slika 2.2: Vremenski dijagram I<sup>2</sup>C komunikacije [4]

- Prijenos podataka se inicijalizira start uvjetom (S) tako da SDA linija prijeđe u nisku logičku razinu dok SCL linija ostaje u visokoj logičkoj razini.
- (Plavo područje) SCL prelazi u nisku logičku razinu i SDA postavlja prvi podatkovni bit dok je SCL u niskoj logičkoj razini.
- (Zeleno područje) Podaci se primaju dok SCL poraste za prvi bit (B<sub>1</sub>). Kako bi podaci bili valjani, SDA se ne smije promijeniti između rastućeg brida SCL-a i sljedećeg padajućeg brida.
- Postupak se ponavlja, SDA se postavlja dok je SCL u niskoj razini, a podaci se čitaju dok je SCL u visokoj razini (B<sub>2</sub> do B<sub>n</sub>).
- Nakon posljednjeg bita slijedi taktni impuls, tijekom kojeg SDA prelazi u nisku razinu pripremajući se za stop uvjet.
- Signalizira se *stop* uvjet kada SCL poraste, nakon čega slijedi porast SDA-a.

Start i stop uvjete uvijek generira upravljač.

Nakon svakog bajta prijamnik šalje odašiljaču ACK bit kojim se signalizira uspješno primanje podatka, odnosno NACK bit kojim se signalizira neuspješno primanje podatka. ACK i NACK bitovi se nazivaju signalom potvrde i definiraju sljedeći način: odašiljač otpušta SDA liniju tijekom potvrdnog takta kako bi prijamnik mogao spustiti SDA na nisku razinu na kojoj i ostaje tijekom visoke razine takta. Ako SDA ostaje u visokoj razini tijekom devete periode takta, to predstavlja NACK (engl. *Not Acknowledge*) signal, a suprotan slučaj predstavlja ACK (engl. *Acknowledge*) signal. Ako je došlo do NACK signala, upravljač može generirati *stop* uvjet kako bi prekinuo prijenos ili može ponovno generirati *start* uvjet kako bi započeo nov prijenos.

Vremenski dijagram cijele komunikacije sa potvrdnim signalima prikazan je na sljedećoj slici:




Figure 6. Data transfer on the I<sup>2</sup>C-bus

**Slika 2.3:** Prijenos podataka na I<sup>2</sup>C sabirnici [1]

## 2.2. Razlika I<sup>2</sup>C periferije na STM32L471VGT6 i STM32F407VGT6 mikrokontrolerima

Tijekom prijenosa koda sa starog mikrokontrolera na novi, primjećeno je da postoji razlika između struktura I<sup>2</sup>C periferija. Točnije, postoji razlika između registarskih mapa na dvama periferijama.

Offset	Register name	31	30	29	28	27	26	25	24	23	22	21	20	19	18	11	16	15	14	13	12	11	10	6	8	7	9	2	4	3	2	1	0
0x0	I2C_CR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PECEN	ALERTEN	SMBDEN	SMBHEN	GCEN	WUPEN	NOSTRETCH	SBC	RXDMAEN	TXDMAEN	Res.	ANFOFF	D	NF	[3:0	]	ERRIE	TCIE	STOPIE	NACKIE	ADDRIE	RXIE	TXIE	PE
	Reset value									0	0	0	0	0	0	0	0	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0
0x4	I2C_CR2	Res.	Res.	Res.	Res.	Res.	PECBYTE	AUTOEND	RELOAD			NB	ΥTΙ	ES[7	7:0]			NACK	STOP	START	HEAD 10R	AD D10	RD_WRN				s	ADI	0[9:	0]			
	Reset value						0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x8	I2C_OAR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OA1EN	Res.	Res.	Res.	Res.	OA1MODE				(	OA1	[9:0	1			
	Reset value																	0					0	0	0	0	0	0	0	0	0	0	0
0xC	I2C_OAR2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OA2EN	Res.	Res.	Res.	Res.		A2M [2:0				O/	12[7:	:1]			Res.
	Reset value	Γ																0					0	0	0	0	0	0	0	0	0	0	
0×10	I2C_ TIMINGR	PF	RES	C[3	:0]	Res.	Res.	Res.	Res.	9		DEI :0]	L	9		DE :0]	L			S	CLI	1[7:0	0]					S	CLL	[7:0	)]		
	Reset value	0	0	0	0					0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x14	I2C_ TIMEOUTR	TEXTEN	Res	Res.	Res.				т	IME	OU	ΙΤΒ	11:0	0]				TIMOUTEN	Res.	Res.	TIDLE				7	ГІМІ	EOL	JTA	11:0	)]			
	Reset value	0				0	0	0	0	0	0	0	0	0	0	0	0	0			0	0	0	0	0	0	0	0	0	0	0	0	0
0x18	I2C_ISR	Res	Res	Res	Res	Res	Res.	Res	Res		Αſ	DDC	OD	E[8	:0]		DIR	BUSY	Res	ALERT	TIMEOUT	PECERR	OVR	ARLO	BERR	TCR	TC	STOPF	NACKF	ADDR	RXNE	TXIS	TXE
	Reset value									0	0	0	0	0	0	0	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0	1
0x1C	I2C_ICR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ALERTCF	TIMOUTCF	PECCF	OVRCF	ARLOCF	BERRCF	Res.	Res.	STOPCF	NACKCF	ADDRCF	Res.	Res.	Res.
	Reset value																			0	0	0	0	0	0			0	0	0			П
0x20	I2C_PECR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.			F	PEC	[7:0	]		
	Reset value																									0	0	0	0	0	0	0	0
0x24	I2C_RXDR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.		_	RX	DAT	Α[7	:0]		
	Reset value																									0	0	0	0	0	0	0	0

**Slika 2.4:** Registarska mapa I<sup>2</sup>C periferije STM32L471VGT6 mikrokontrolera [3]

Offset	Register name	31	30	29	28	27	26	25	24	23	22	21	20	19	18	11	16	15	14	13	12	11	10	6	8	7	9	2	4	3	2	-	0
0x28	I2C_TXDR	Res.			тх	DAT	A[7:	:0]																									
	Reset value																									0	0	0	0	0	0	0	0

Slika 2.5: Registarska mapa  $I^2C$  periferije STM32L471VGT6 mikrokontrolera - nastavak [3]

Offset	Register	26 29 29 29 29 29 29 29 29 29 29 29 29 29	15	14	13	12	1	10	6	8	7	9	2	4	3	2	-	0
0x00	12C_CR1	Reserved	SWRST	Reserved	ALERT	PEC	POS	ACK	STOP	START	NOSTRETCH				SMBTYPE	Reserved	S)	PE
	Reset value		0		0	0	0	0	0	0	0	0	0	0	0		0	0
0x04	12C_CR2	Reserved				LAST	DMAEN	ITBUFEN	ITEVTEN	ITERREN	Doorgood	Day laca		F	REC	2[5:	0]	
	Reset value					0	0	0	0	0	Ľ	_	0	0	0	0	0	0
0x08	I2C_OAR1	Reserved	ADDMODE		Re	esen	red		ADD	[9:8]			AE	D[7	:1]			ADD0
	Reset value		0						0	0	0	0	0	0	0	0	0	0
0x0C	I2C_OAR2	Reserved											AD	D2[	7:1]			ENDUAL
	Reset value										0	0	0	0	0	0	0	0
0x10	I2C_DR	Reserved												DR	7:0]			
	Reset value										0	0	0	0	0	0	0	0
0x14	I2C_SR1	Reserved	SMBALERT	TIMEOUT	Reserved	PECERR	OVR	AF	ARLO	BERR	TXE	RXNE	Reserved	STOPF	ADD 10	BTF	ADDR	SB
	Reset value		0	0	1	0	0	0	0	0	0	0	_	0	0	0	0	0
0x18	12C_\$R2	Reserved				PE	:c[7	:0]			DUALF	SMBHOST	SMBDEFAUL	GENCALL	Reserved	TRA	BUSY	MSL
	Reset value		0	0	0	0	0	0	0	0	0	0	0	0		0	0	0
0x1C	I2C_CCR	Reserved	E/S	TUG	Porcoon	Served					CC	R[1	1:0]					
	Reset value		0	0	å	ž	0	0	0	0	0	0	0	0	0	0	0	0
0x20	I2C_TRISE	Reserved												Т	RISI	E[5:	0]	
	Reset value												0	0	0	0	1	0
0x24	I2C_FLTR	Reserved	d											O ANOFF	0	ONF		
	Reset value													U	U	0	0	0

**Slika 2.6:** Registarska mapa I<sup>2</sup>C periferije STM32F407VGT6 mikrokontrolera[2]

Vidljiva je razlika između količine registara, raspodjele i značenja njihovih bitova, kao i njihovih imena, što implicira različite funkcionalnosti pojedinih registara. Tako, npr. I<sup>2</sup>C periferija kod STM32F407VGT6 sadržava 2 status registra: I2C\_SR1 i I2C\_SR2, dok kod STM32L471VGT6 postoji samo jedan status registar I2C\_ISR. Ta razlika je bitna iz razloga što se tijekom prijenosa podataka na I<sup>2</sup>C sabirnici trebaju provjeravati razne zastavice koje se mijenjaju tijekom komunikacije, kao što je npr. zastavica za prazni odašiljački registar (STM32F407VGT6: registar I2C\_SR1 bit 7, STM32L471VGT6: bit 0), zastavica za puni prijamnički registar (STM32F407VGT6: registar I2C\_SR1, bit 6, STM32L471VGT6: bit 2), zastavica za završetak prijenosa

(STM32F407VGT6: ne postoji, STM32L471VGT6: bit 6) itd. Vidljivo je također da kod STM32L471VGT6 postoji zastavica ADDR, koja inače kod STM32F407VGT6 signalizira uspješan primitak adrese uređaja mete, a kod STM32L471VGT6 ta zastavica se koristi isključivo u *slave* načinu rada, tako da ta zastavica nije bitna za ovaj projekt. Kako onda mikrokontroler zna da je poslana adresa točna? Naime, STM32L471VGT6 ima poseban registar za pohranu adrese uređaja mete, pa kada mikrokontroler pošalje *start* uvjet on automatski nakon završetka *start* uvjeta pošalje i adresu uređaja mete, a uspješan primitak adrese signalizira zastavica I2C\_ISR\_TXIS kod slanja podataka, odnosno I2C\_ISR\_RXNE zastavica kod primitka podataka. Vidljive su i razlike u raspodjeli zastavica u registrima, kao i razlike u funkcijama koje zastavice signaliziraju. Inače bi te razlike stvarale probleme kod konfiguracije I<sup>2</sup>C periferije, no, kako je tu brigu rješio kod generator ugrađen u STM32CubeIDE razvojno okruženje, nije bila posvećena pažnja tim razlikama.

### 3. Zaključak

Zaključak.

#### LITERATURA

- [1] *UM10204 I<sup>2</sup>C-bus specification and user manual*. NXP Semiconductors, 2021. Rev. 7.0.
- [2] RM0090 Reference manual STM32F405/415, STM32F407/417, STM32F427/437 and STM32F429/439 advanced Arm®-based 32-bit MCUs. ST Microelectronics, 2021. Rev. 9.
- [3] RM0351 Reference manual STM32L47xxx, STM32L48xxx, STM32L49xxx and STM32L4Axxx, advanced Arm®-based 32-bit MCUs. ST Microelectronics, 2021. Rev. 9.
- [4] Wikipedia.  $I^2c$ , 2022. URL https://en.wikipedia.org/wiki/I%C2%B2C. Preuzeto: 30. 05. 2022.
- [5] FER ZKIST. FERSAT opis projekta, 2022. URL https://www.fer.unizg.hr/zkist/FERSAT/projekt. Preuzeto: lipanj 2022.

Programska potpora z	za upravljanje kamerom na CubeSat nanosa
	Sažetak
Sažetak na hrvatskom jez	ziku.
Ključne riječi: Ključne riječ	či, odvojene zarezima.
Software for C	Camera Control on CubeSat Nanosatellite
	Abstract
Abstract.	
<b>Keywords:</b> Keywords.	