

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA ĐIỆN-ĐIỆN TỬ
BỘ MÔN VIỄN THÔNG



MẠCH ĐIỆN TỬ THÔNG TIN - EE3011

BÁO CÁO BÀI TẬP LỚN
THIẾT KẾ MẠCH KHUẾCH ĐẠI NHIỀU THẤP

GVHD: TRỊNH XUÂN DŨNG

SV thực hiện:	HOÀNG SỸ NHẤT	2111915
	NGUYỄN TIẾN HOÀNG	2111251
	VŨ THÀNH ĐẠT	2210728

Thành phố Hồ Chí Minh, Tháng 05/2025

Mục lục

1	YÊU CẦU THIẾT KẾ	2
2	THIẾT KẾ THEO LÝ THUYẾT	3
2.1	Các thông số của BFU760F	3
2.2	Đánh giá tính ổn định	4
2.3	Thiết kế mạch phối hợp trở kháng để có G_{Tmax}	4
2.4	Tính toán NF của mạch	5
3	MÔ PHỎNG THIẾT KẾ	6
3.1	Thiết kế sử dụng file S2P	6
3.2	Thiết kế mạch phối hợp trở kháng	8
3.3	Thiết kế sử dụng BJT BFU760F (Điểm phân cực $V_{ce}=2V$, $I_c=20mA$) . . .	13
4	ĐÁNH GIÁ CHUNG VÀ KẾT LUẬN	24
5	LINK GOOGLE DRIVE	25

1 YÊU CẦU THIẾT KẾ

Thiết kế mạch khuếch đại nhiễu thấp ở phía thu đạt các yêu cầu sau:

- Hoạt động ở tần số 2.4 GHz.
- Băng thông từ 2.3 - 2.7 GHz đáp ứng yêu cầu của hệ thống Radar
- NF theo yêu cầu: $\leq 3\text{dB}$.
- Đánh giá NF, độ lợi và độ ổn định của mạch.

2 THIẾT KẾ THEO LÝ THUYẾT

2.1 Các thông số của BFU760F

Tham khảo thông số của transistor BFU760F của NXP ta có:

```
1 ! Filename: P:\Prog\Test\Noise\ATS_data\Testdata_Net\BFU760\
  BFU760F_2W_C1_2V20mA_D.s2p
2 ! Date/Time: Mon 06/Feb/2012 15:05:38
3 ! BFU760_2W_C1_2V20mA
4 ! bias mode 1: Vout= 2.0003 V, Iout=19.9650 mA, Vin= 0.7874 V, Iin= 0.0625 mA
5 ! Date/time Fri Mar 18 14:39:14 2011
6 ! Device data file deembedded for feedlines and parallel
7 ! Original file: \BFU760\BFU760_2W_C1_2V20mA_R.s2p
8 ! Feed-files: PR003V01_101208_Feed1.s2p, PR003V01_101208_Feed2.s2p
9 ! Parallel-file: PR003V01_101208_Par.s2p
10 # MHz S MA R 50
11 ! Freq-MHz S11-mag S11-arg S21-mag S21-arg S12-mag S12-arg S22-mag
  S22-arg
12 2300 0.68095 -179.51 8.2278 75.96 0.050136 35.83 0.28974
  -153.50
13 2350 0.68166 179.79 8.0504 75.36 0.050531 35.95 0.28912
  -154.62
14 2400 0.68236 179.11 7.8839 74.78 0.051039 36.17 0.28776
  -155.75
15 2450 0.68255 178.33 7.7225 74.20 0.051602 36.28 0.2871
  -156.71
16 2500 0.68337 177.42 7.5699 73.59 0.052133 36.42 0.28666
  -157.89
17 2600 0.6833 176.06 7.2918 72.42 0.053295 36.54 0.28377
  -159.83
18 2700 0.68441 174.58 7.0207 71.19 0.054396 36.56 0.28153
  -161.77
19 ! Device Noise Parameters
20 ! Freq-MHz Fmin-dB Gopt-mag Gopt-arg rn_normalized
21 2300 0.5556 0.23632 161.45 0.0507
22 2350 0.5576 0.23985 161.99 0.0507
23 2400 0.5597 0.24338 162.54 0.0506
24 2450 0.5619 0.24692 163.09 0.0505
25 2500 0.5641 0.25048 163.66 0.0504
26 2600 0.5685 0.25763 164.82 0.0502
```

27 2700 0.5731 0.26484 166.00 0.0499

Listing 1: file .s2p BFU760F

Ta có ma trận tán xạ:

$$S = \begin{bmatrix} 0.68236\angle 179.11 & 0.051039\angle 36.17 \\ 7.8839\angle 74.78 & 0.28776\angle -155.75 \end{bmatrix}$$

2.2 Đánh giá tính ổn định

Ta có:

$$\Delta = S_{11}S_{22} - S_{12}S_{21} = 0.4403\angle -42.588$$

$$\Rightarrow |\Delta| < 0$$

$$\mu = \frac{1-|S_{11}|^2}{|S_{22}-\Delta S_{11}^*|+|S_{12}S_{21}|} = 0.7394 < 1$$

Vậy mạch không ổn định vô điều kiện.

Ta có điều kiện ổn định:

$$C_L = \frac{(S_{22}-\Delta S_{11}^*)^*}{|S_{22}|^2-|\Delta|^2} = 2.89\angle -83.18^\circ$$

$$R_L = \frac{|S_{12}S_{21}|}{|S_{22}|^2-|\Delta|^2} = -3.62$$

$$C_S = \frac{(S_{11}-\Delta S_{22}^*)^*}{|S_{11}|^2-|\Delta|^2} = 2.36\angle 170.5^\circ$$

$$R_S = \frac{|S_{12}S_{21}|}{|S_{11}|^2-|\Delta|^2} = 1.48$$

2.3 Thiết kế mạch phối hợp trở kháng để có G_{Tmax}

$$B_1 = 1 + |S_{11}|^2 - |S_{22}|^2 - |\Delta|^2 = 1.1890$$

$$B_2 = 1 + |S_{22}|^2 - |S_{11}|^2 - |\Delta|^2 = 0.4234$$


$$C_1 = S_{11} - \Delta S_{22}^* = 0.6412\angle -170.5$$

$$C_2 = S_{22} - \Delta S_{11}^* = 0.3203\angle -96.8246$$

$$\Gamma_S = \frac{B_1 \pm \sqrt{B_1^2 - 4|C_1|^2}}{2C_1} = 1\angle -167.49$$

$$\Gamma_L = \frac{B_2 \pm \sqrt{B_2^2 - 4|C_2|^2}}{2C_2} = 1\angle 145.46$$

Ta thấy bởi vì BJT không ổn định vì thế khi tính ra hệ số phản xạ ở ngõ ra và ngõ vào có module bằng 1 (Phản xạ hết tất cả công suất nhận vào) vì thế mạch này không hoạt động. Vì vậy trước tiên cần PHTK sao cho đảm bảo mạch hoạt động ổn định.



Các giá trị Γ_s và Γ_L phải được chọn sao cho nằm trong vùng ổn định của vòng tròn ổn định đã tính được ở trên. Vì ở phần này ta tính gain max của mạch nên đồng thời Γ_s và Γ_L phải sập cho gain của mạch là lớn nhất, gain của mạch có thể tính theo công thức sau:

$$G_T = \frac{P_L}{P_{avs}} = \frac{(1 - |\Gamma_s|^2)}{|1 - \Gamma_s \Gamma_{in}|^2} |S_{21}|^2 \frac{(1 - |\Gamma_L|^2)}{|1 - S_{22} \Gamma_L|^2} = G_S G_0 G_L$$

Hình 1: Enter Caption

Tuy nhiên cần phải xét đến NF theo yêu cầu đề tài nên cân phải cân bằng giữa tăng gain của mạch và giảm nhiễu.

2.4 Tính toán NF của mạch

Ta có:

$$F_{min} = 0.5597dB$$

$$\Gamma_{opt} = 0.24338 \angle 162.54$$

$$R_N/50 = 0.0506$$

Ta có công thức tính toán nhiễu dựa vào hệ số phản xạ ngõ vào:

$$F = F_{min} + \frac{4R_N}{Z_0} \frac{|\Gamma_s - \Gamma_{opt}|^2}{(1 - |\Gamma_s|^2)|1 + \Gamma_{opt}|^2}$$

Ta có công thức tính vòng tròn nhiễu $NF < 3dB$

$$N = \frac{F - F_{min}}{4R_N/Z_0} |1 + \Gamma_{opt}|^2 = 1.8833$$

$$C_F = \frac{\Gamma_{opt}}{1+N} = 0.084 \angle 162.54$$


$$R_F = \frac{\sqrt{N(N+1-|\Gamma_{opt}|^2)}}{1+N} = 0.7998$$

3 MÔ PHỎNG THIẾT KẾ

3.1 Thiết kế sử dụng file S2P


Chọn Trans BFU760F với phân cực 2V và 20mA

Sử dụng phần mềm ADS và các file s2p transistor BFU760F của NXP ta có:



Hình 2: Sơ đồ nguyên lý khảo sát BFU760F trên ADS

Từ đó ta có kết quả ma trận tán xạ, noise figure, max gain và hệ số ổn định μ của BJT.




Hình 3: Khảo sát các thông số của BJT

Nhận xét: $\mu(S) = 0.739 (< 1)$ nên mạch ổn định có điều kiện, S11 là giá trị công suất phản xạ của mạch chưa tốt ta cần thiết kế giảm thông số này xuống ngưỡng -10dB (Do

giá trị S11 thường được thiết kế bé hơn -15dB nhưng đối với Anten thì -10dB là có thể chấp nhận được).


Tiếp theo ta tìm vùng ổn định để PHTK ngõ vào và ra cho BJT.



Hình 4: Stable circle ngõ vào/ra của BJT

Nhận xét: Vì thông số $\mu < 1$ ở vùng tần số ta cần thiết kế nên mạch không ổn định vô điều kiện, ta cần phải xem xét vùng ổn định để tìm được thông số trở kháng phù hợp cho ngõ vào và ra. Vùng ổn định ngõ ra sẽ là bên trong đường tròn ổn định nhỏ nhất vì đường tròn chứa tâm đồ thị smith và $S_{11} < 1$. Với đường tròn ổn định ngõ vào sẽ là bên ngoài đường tròn lớn nhất do $S_{11} < 1$ và đường tròn không chứa tâm đồ thị smith. Trở kháng ngõ vào ra ta phải thiết kế để đảm bảo nằm trong 2 vùng trên để mạch LNA ổn định.

Tiếp tục ta sẽ thiết kế PHTK cho ngõ vào sao cho NF đạt yêu cầu thiết kế nhưng vẫn đảm bảo gain cao nhất nên thay vì sử dụng thông số gamma optimize nhà sản xuất cung cấp thì ta tiến hành khảo sát giao điểm của đường tròn đẳng NF và các đường tròn đẳng gain source để tìm gain lớn nhất với NF đạt yêu cầu, ở đây $NF < 3dB$ vì thế ta lấy mốc 2.0dB (do tuy N_{fmin} khoảng 0.55dB nhưng thiết kế NF nhỏ cho ra kết quả S11 lớn hơn -10dB điều này ko tốt cho hệ thống) và khảo sát ở 2.4Ghz:




Hình 5

Nhận xét: với đường đẳng G_s bằng 2dB sẽ giao với đường đẳng NF và nằm trong vùng ổn định vì thế ta có thể chọn PHTK ở ngõ vào là ($\Gamma_S = 0.847 \angle 179.716$) với $G_s=2\text{dB}$, $NF=2.0\text{dB}$ và $Z_S = 50 * (0.083 - j0.002)$ ở 2.4Ghz


3.2 Thiết kế mạch phối hợp trở kháng

Thiết kế mạch phối hợp trở kháng bằng sử dụng Smith Chart Utility trong ADS như sau:




Hình 6: Cửa sổ Smith chart utility

Chọn $Z_S = 50 * (0.083 - j0.002)\Omega$ và $Z_L = 50\Omega$ Mục đích của việc này là thiết kế mạch chuyển đổi trở kháng nhìn từ ngõ ra của mạch phối hợp trở kháng (Input matching) về giá trị trở kháng 50Ω




Kết quả mạch phối hợp trở kháng cho ra như sau:




Hình 7: Kết quả PHTK ngõ vào

Với mạch output matching ta sẽ chọn $\Gamma_L = \Gamma_{out}^* = S_{22}^*$ để gain của mạch đạt giá trị cực đại tuy nhiên nó lại nằm ngoài vùng ổn định vì thế ta vẽ các đường đẳng gain ngõ ra và chọn trở kháng nằm trong vùng ổn định và cho gain lớn nhất.




Hình 8




Hình 9

Chọn được điểm cho ra gain 4dB, thiết kế mạch phối hợp trở kháng ngõ ra:




Hình 10: Cửa sổ *Smith chart utility*

Chọn $Z_S = 50 * (0.563 + j0.818)\Omega$ và $Z_L = 50\Omega$ Kết quả mạch phối hợp trở kháng cho ra như sau:



Hình 11: Kết quả PHTK ngõ ra


Kết quả mô phỏng của mạch sau khi phối hợp trở kháng



Hình 12: Kết quả mô phỏng sau khi PHTK

Chú thích: $nf(2)$ là nhiễu tham chiếu đầu vào khi cổng 2 là đầu ra.

Nhận xét: S11 đã bé hơn -10dB tuy nhiên mạch vẫn ổn định có điều kiện ta cần phải kiểm tra điều kiện để mạch ổn định.




Hình 13: Khảo sát vùng ổn định của mạch

Nhận xét: Nhìn vào mạch trên với giá trị trở kháng thông dụng là $Z=50\Omega$ ngõ vào và ra thì mạch hoạt động ổn định.

Bên cạnh đó noise parameter còn chịu ảnh hưởng bởi việc phân cực của mạch nên ta sẽ thiết kế lại mạch trên nhưng với mạch phân cực sử dụng BJT BFU760F để xem xét sự khác biệt.


3.3 Thiết kế sử dụng BJT BFU760F (Điểm phân cực $V_{ce}=2V$, $I_c=20mA$)

Sử dụng mạch phân cực như sau:



Hình 14: Mạch phân cực BJT BFU760F


Ma trận [S] của BFU760F với điểm phân cực $V_{ce}=2V$, $I_c=20mA$ tại tần số 2.4GHz nếu giữ nguyên phối hợp trở kháng ở phần trên có giá trị như sau.




Hình 15: Khảo sát các thông số ma trận tán xạ

Sử dụng PHTK theo phần thiết kế s2p tuy nhiên kết quả ra khác so với mô phỏng file s2p trên. NF giảm tuy nhiên S21 giảm ảnh hưởng gain mạch LNA và $S_{11} > -10dB$ vì vậy cần điều chỉnh thiết kế lại như các bước phía trên.

Ta tiến hành đo đặc tìm NFmin mới của BJT:




Hình 16: NFmin của BJT sau khi phân cực



Hình 17: Khảo sát vùng ổn định của mạch


Nhận xét: $\mu(S)=0.97 (<1)$ nên mạch ổn định có điều kiện, S21 của mạch này có giá trị lớn hơn S21 của file S2P. Vùng ổn định ngõ vào và ra của mạch lúc này đều nằm ngoài đường tròn ổn định.

Tìm gamma S ngõ vào tối ưu:




Hình 18

Với thiết kế NF=2dB giống trên gần như không đạt được khi gain 0.5db vẫn chưa giao nhau với đường đẳng NF và Nfmin khoảng 0.45 vì thế ta có thể thiết kế NF=0.5dB và dò dần lên để tìm ra được thông số phù hợp với yêu cầu của mạch.



Hình 19


Nhận xét: Đường tròn $G_S = 2dB$ giao với $N_S = 0.5dB$ tại 2 điểm $\Gamma_S = 0.49 \angle -167.518$. Chọn $G_S = 2dB$ để thiết kế với $\Gamma_S = 0.49 \angle -167.518$ với $Z_S = 50 * (0.346 - j0.096)$.
Thiết kế mạch phối hợp trở kháng bằng sử dụng Smith Chart Utility trong ADS như sau:



Hình 20: Cửa sổ Smith chart utility


Chọn $Z_S = 50 * (0.346 - j0.096)\Omega$ và $Z_L = 50\Omega$

PHTK ngõ ra lần này S22* nằm trong vùng ổn định vì thế ta chọn số này luôn để cho gain max:




Hình 21

Chọn $Z_S = 21.1 + j8\Omega$ và $Z_L = 50\Omega$




Hình 22: Cửa sổ Smith chart utility

Kết quả mô phỏng của mạch sau khi phối hợp trở kháng:



Hình 23: Kết quả thiết kế mạch phân cực với $NF=0.5\text{dB}$


Nhận xét: Với NF 0.5dB cho ra kết quả S_{11} khá tệ trong khoảng băng thông của mạch vì thế ta điều chỉnh thiết kế ta chọn NF là 0.7dB



Hình 24

Nhận xét: Đường tròn $G_S = 2dB$ giao với $N_S = 0.7dB$ tại điểm $\Gamma_S = 0.68 \angle -167.286$.
Chọn $G_S = 2dB$ để thiết kế với $\Gamma_S = 0.68 \angle -167.286$ với $Z_S = 50 * (0.192 - j0.107)$


Thiết kế mạch phối hợp trở kháng bằng sử dụng Smith Chart Utility trong ADS như sau:



Hình 25: Cửa sổ Smith chart utility


Chọn $Z_S = 50 * (0.192 - j0.107)\Omega$ và $Z_l = 50\Omega$

Kết quả mạch phối hợp trở kháng ngõ vào cho ra như sau:




Hình 26: Kết quả PHTK ngõ vào

Thiết kế PHTK ngõ ra giống như trên ta có kết quả mạch như sau:



Hình 27: Enter Caption



Hình 28: Hệ số ổn định và vùng trở kháng ngõ vào và ngõ ra mà mạch hoạt động ổn định

Kết quả cho ra khá tốt S11 chấp nhận được trong khoảng 2.4Ghz đến 2.7Ghz, các yêu cầu khác về mạch cũng đáp ứng đủ hết, hệ số truyền đạt công suất S21 khoảng 21dB với NF=0.7dB là khá tốt với một mạch LNA.

4 ĐÁNH GIÁ CHUNG VÀ KẾT LUẬN

Sau thời gian thực hiện bài tập lớn môn Mạch điện tử thông tin, nhóm có những đánh giá và kết luận chung sau khi hoàn thành bài tập lớn này như sau :

- Về những kết quả thu được:
 - Biết cách thiết kế một mạch đo và khuếch đại nhiều thấp, phối hợp phân cực cho mạch khuếch đại, phối hợp trở kháng ngõ vào và ra,
 - Hiểu được cấu trúc và những thành phần cơ bản của các mạch khuếch đại nhiều thấp để từ đó xây dựng được các cấu trúc để mô phỏng thiết kế.
 - Biết cách mô phỏng và sử dụng phần mềm ADS để thiết kế mạch.
 - Nâng cao khả năng làm việc theo nhóm cũng như khả năng hoàn thành công việc độc lập và đúng thời gian của từng thành viên trong nhóm.
- Về những hạn chế còn tồn đọng:
 - Thiết kế vẫn còn nhiều chỗ chưa tối ưu do thiếu kinh nghiệm trong việc thiết kế mạch.

Qua những đánh giá và kết luận chung như trên, các thành viên của nhóm đều nhận thấy rằng bản thân đã học thêm được khá nhiều điều mới lạ và đã rèn dũa thêm được những kỹ năng sẵn có. Tuy vậy thì nhóm cũng nhận ra được vẫn còn khá nhiều khuyết điểm quan trọng cần được khắc phục ngay để có thể thực hiện những dự án khác trong tương lai một cách đầy đủ và hoàn thiện hơn.

5 LINK GOOGLE DRIVE

File báo cáo, PowerPoint và mô phỏng [Google drive](#)

Hoặc sử dụng đường link:

[https://drive.google.com/drive/folders/1Y2UaCfyp1G2yIMcyPREUqRD79Be39CWS?
usp=sharing](https://drive.google.com/drive/folders/1Y2UaCfyp1G2yIMcyPREUqRD79Be39CWS?usp=sharing)