# 独自ベクトル処理機能を備えたプロセッサ向け 自動ベクトル化コンパイラの開発

永池 晃太朗 † 大津 金光 † 横田 隆史 † 小島 駿 † † 宇都宮大学工学部情報工学科 † † 宇都宮大学大学院地域創生科学研究科

### 1 はじめに

我々は機械語コードの変更なしに同時並列演算数を変更することができる,データ並列処理のためのスケーラブルなベクトル処理機能を備えたベクトル拡張付き RISC-V を提案している [1].

我々のベクトル拡張付き RISC-V は、ARM のベクトル拡張である ARM SVE[2]を参考に組込み向けに RISC-V[3]をベクトル拡張したものである。これにより、機械語コードが同時演算数に依存しないスケーラブルなベクトル拡張を実現したが、ベクトル拡張に対応したコンパイラがない。アセンブリコードを生成は ARM SVE のコンパイラによる ARM SVE アセンブリコードを変換するといった手法を取っており、規模の大きいプログラム等の場合、アセンブリコードを得ることは容易ではない。

この問題に対して、解決策として既存の RISC-V コンパイラに変更を加えることによって、ベクトル拡張付き RISC-V アセンブリコードを得ることのできるコンパイラを開発するという手段を考えた.

コンパイラの開発はコンパイラ基盤である LLVM[4]を用いて行う. コンパイラ基盤はコンパイラの機能がモジュール化されており,既存機能の再利用が可能になっている. そのため,コンパイラの開発の際にコンパイラ基盤を用いることによって独自部分のみの開発で済む. 前述した通りベクトル拡張付き RISC-V は RISC-V を拡張したものであることから, LLVM の RISC-V コンパイラとしての機能を再利用してコンパイラの開発を行う.

なお、使用する LLVM のバージョンは 13.0.0 である.

## 2 ベクトル拡張付き RISC-V

ベクトル拡張付き RISC-V は RISC-V が有する 4 つのカスタム命令のためのオペコード領域のうち 2 つを利用しており、1 つをベクトルロード、ストア命令、もう一方をベクトル演算命令とベクトル制御命令に使用している。ベクトルロード、ストア命令のアドレスはベースとなるスカラレジスタの値にオフセットを加えることで計算する。オフセットはスカラレジスタ、ベクトルレジスタ、即値の3種類を指定できる。オフセットにベクトルレジスタを指定することでギャザー、ス




図 1: コード生成の形式変換の流れ

キャターによる非連続なロード,ストアを行う.

ベクトル演算命令は、プレディケートあり演算、プレディケートなし演算命令、即値による演算命令に分けられる。演算命令は、基本的な算術論理演算命令、乗除算命令、ベクトルレジスタの各要素の総和を求める命令やアドレス計算の際に用いるインデックスレジスタを生成する命令からなる。プレディケートあり演算命令ではプレディケートレジスタによるベクトルマスク制御を行う。

ベクトル制御命令はプレディケート演算命令とベクトル長操作命令に分けられる. プレディケート演算命令は, プレディケートレジスタ同士の論理演算を行う. ベクトル長操作命令は, スカラレジスタに対しベクトル長を足す等の命令がある.

以上の命令は ARM SVE を参考にした命令であるが、その命令フォーマットは RISC-V の命令形式に従ったものである.

レジスタの構成は、v0 から v31 のベクトルレジスタ、vp0 から vp15 のプレディケートレジスタ、ベクトル長レジスタ、x0 から x31 の汎用レジスタとなっている。また、ベクトル拡張付き RISC-V の基本命令は RV32I の命令を組み込んでいる.

## 3 LLVM コンパイラ基盤

LLVM は C 言語などのソースコードから中間表現である LLVM IR に変換を行うフロントエンド, アセンブリコード生成を行うバックエンドからなる. 本研究では独自命令生成のためにバックエンドに対して変更を加える.

バックエンドにおけるコード生成について、処理の流れとパスを図1に示す。SelectionDAG フェーズでは SelectionDAGISel パスによって LLVM IR を DAG 形式へと変換し、DAG のパターンマッチングによる命令の単純化、共通部分削除などの最適化、ターゲット命令への変換の順に行う。SelectionDAGISel は命令変換を行った後に MachineCode 形式を出力する。MachineCode 形式はターゲットが使用する実際の命令を持った形式であり、MachinefunctionPass によって SSA

Development of automatic vectorization compiler for processors with original vector processing function.

<sup>&</sup>lt;sup>†</sup>Kotaro Nagaike, <sup>††</sup>Kanemitsu Ootsu, <sup>††</sup>Takashi Yokota, <sup>††</sup>Shun Kojima.

Department of Information Science, Faculty of Engineering, Utsunomiya University (†)

Graduate School of Regional Development and Creativity, Utsunomiya University (††)

```
class RVInstVVMIQS<bits<5> funct5, bits<3> opv, dag outs, dag ins,string opcodestr, string argstr>: RVInst<outs, ins, opcodestr, argstr, [], InstFormatR> { bits<5> vs2; bits<5> vs1; bits<5> vd; bit vm;

let Inst{31-27} = funct5; let Inst{26-25} = 0b10; let Inst{24-20} = vs2; let Inst{4-20} = vs2; let Inst{19-15} = vs1; let Inst{11-7} = vd; let Opcode = 0b0001011; }
```

図 2: 命令フォーマットの定義

ベースの最適化を行い、命令への物理レジスタの割当を行う. レジスタの割当を行った後は非 SSA 形式となる. MC Layer は AsmPrinter パスでアセンブリコード、オブジェクトコードを出力するための命令形式であり、関数などの構造がない.

以上の LLVM バックエンドでの処理はレジスタ情報、命令フォーマットや命令などのターゲット情報に従って行われる. これらのターゲット情報は LLVM におけるターゲット情報記述のためのドメイン固有言語である TableGen によって行われる.

LLVM では RISC-V の V 拡張用に TableGen によるベクトルレジスタ, ベクトル命令の定義が既に存在している.本研究ではベクトルレジスタはそのまま使用し,ベクトル命令については既存の定義に従った形式でベクトル拡張付き RISC-V 命令の定義を行う.

また、ベクトル命令生成のための機能として LLVM には自動ベクトル化機能が備わっている。フロントエンドにて入力ソースコードの繰り返しによる処理をベクトル化された LLVM IR に変換を行う。ベクトル化された LLVM IR からパターンマッチングにより各ターゲットへのベクトル命令への変換などが行われる。RISC-Vの V 拡張用のパターンマッチングについても実装済みのものを再利用する。

# 4 LLVM バックエンドにおける独自命令の生成機能 の実装

ベクトル拡張付き RISC-V 命令の定義のために、図2のようなクラスを定義した。クラス RVInstVVMIQSは2つのベクトル要素を入力に持ち、ベクトル要素を出力する命令の命令フォーマットである。各命令フォーマットは32bit の命令フィールドを定義している基本クラス RVInst を継承する形で命令によって異なるフォーマットを定義する。

命令の定義は命令フォーマットのクラスを継承し、エンコードの値やニーモニックを指定して行う。ベクトル拡張付き RISC-V 命令の定義を図3に示す。図3の VALUVVMIQS クラスはベクトル算術演算用の命令定義であり、入力レジスタと出力レジスタの指定を行う。また、図3にて命令のインスタンス化も行って

図 3: 命令の定義

おり、ここで命令の文字列と命令選択に用いるための 12-14 ビットの値の指定を行っている.

現在ベクトル拡張付き RISC-V のベクトル命令の内, ベクトル演算命令のプレディケートなし,即値による 演算命令の実装が完了している.

### 5 おわりに

本研究では、自動でベクトル化された独自のベクトル拡張付き RISC-V 命令アセンブリコードを得るための LLVM バックエンドの実装を行った.

今後の課題として、未実装の命令生成の実現が挙げられる。現在実装済みの命令は命令の定義等で実装が可能であったが、未実装の命令についてはレジスタの定義に加え、現在のベクトル化された LLVM IR からの生成は困難であると考えられるためフロントエンドへの変更が必要と考える。

### 謝辞

本研究は一部 JSPS 科研費 20K11726 の援助による.

### **粉女女**教

- Yoshiki Kimura, et al: "Proposal of Scalable Vector Instruction Set for Embedded RISC-V Processor," Proc. 2019 Seventh International Symposium on Computing and Networking Workshops (CANDARW), Vol.1, pp.435-439, 2019.
- [2] Nigel Stephens, et al: "The ARM Scalable Vector Extension," IEEE Micro, Vol.37, No.2, pp.26-39, 2017.
- [3] Andrew Waterman, Krste Asanovi: "The RISC-V Instruction Set Manual Volume I: Unprivileged ISA,Document Version 2.2," 2017.
- [4] Chris Lattner, Vikram Adve: "LLVM: A Compilation Frame-work for Lifelong Program Analysis Transformation," Proc. 2004 International Symposium on Code Generation and Optimization (CGO'04), pp.75, 2004.