





آزمایشگاه مدارهای منطقی و معماری کامپیوتر

(سال تحصیلی ۲۰۰۰، نیمسال اول)

پروژه ششم: طراحی واحد تقسیم کننده فرکانس

در این پروژه باید با استفاده از یک کلاک مرجع (Clk_Ref) و سیگنال ورودی (Clk_in) به شکلی سیگنال خروجی (Div_fact) را تولید نمایید که فرکانس سیگنال خروجی حاصل تقسیم فرکانس سیگنال ورودی بر ضریب (Div_fact) باشد. در ادامه نحوه ی کار این مدار توضیح داده خواهد شد.

ضریب تقسیم در این مدار مشخص می کند که به ازای چه تعداد پالس ورودی یک پالس خروجی باید تولید گردد. این مدار در زمانهایی، که در واقع لبههای بالارونده سیگنال مرجع میباشند، سیگنال ورودی را بررسی می کند و هرزمان که تشخیص یک لبه بالارونده در سیگنال ورودی داده شد، براساس ضریب تقسیم، مقدار سیگنال خروجی را تعیین مینماید. ذکر این نکته ضروری است که فرکانس کلاک مرجع باید بسیار بالاتر از سیگنال ورودی باشد تا بتواند به درستی تمامی لبههای این سیگنال را تشخیص دهد.

ساختار این واحد به شکل زیر قابل تعریف است:

Module Freq_Div (Div_Fact, Rst, Clk_Ref, Clk_In, Clk_Out); Input Div_Fact, Rst, Clk_Ref, Clk_In; Output Clk_Out;

Endmodule

همانطور که در ساختار فوق قابل مشاهده است، این مدار دارای سیگنال Rst نیز میباشد. با فعال شدن سیگنال Rst، کلیه خروجی ها مدار برابر صفر خواهند شد.

۱. پیادهسازی:

الف) طرح فوق را با استفاده از یک زبان توصیف سختافزار (Verilog, VHDL) پیادهسازی کنید. به منظور انجام این بخش، باید به جای تعریف کلاک مرجع به عنوان یکی از ورودیهای مدار، این سیگنال را با استفاده از منبع کلاک داخلی Clocking Wizard) FPGA)، تولید نمایید.

ب) صحت عملکرد طرح خود را با استفاده از یک فایل آزمون و انتخاب چند نمونه ورودی مورد سنجش قرار دهید. در این قسمت باید شبیه سازی را با استفاده از ابزار ModelSim انجام دهید. (فرکانس کلاک مرجع را در شبیهسازی، 100MHz در نظر بگیرید و براین اساس شبیهسازی را با دو فرکانس متفاوت برای سیگنال ورودی و دو ضریب تقسیم متفاوت به ازای هر فرکانس انجام دهید).

ج) پروژه مورد نظر را با استفاده از ابزار ISE برای بورد Spartan6 سنتز نمایید و شماتیک کلی طرح سنتز شده و نحوه ی قرارگیر LUTها را استخراج و گزارش نمایید.

د) با استفاده از قسمت Design Summary در ابزار، میزان استفاده از انواع منابع در FPGA را گزارش نمایید.

ه) پس از اتمام مراحل فوق، طرح خود را با استفاده از فایل آزمون استفاده شده در مراحل قبل به صورت Post-Place & Route

۲. گزارش:

گزارش باید شامل توضیحاتی راجع به پروژه، شرح کد مدار توصیف شده و تمامی موارد خواسته شده در قسمتهای قبل باشد و همچنین در قالب مشخص شده برای گزارشها آماده شود.