



آزمایشگاه مدارهای منطقی و معماری کامپیوتر

(سال تحصیلی ۲۱-۰۰، نیمسال اول)

پروژه دوم: پیادهسازی واحد حساب و منطق


هدف از انجام این پروژه پیادهسازی یک واحد حساب و منطق ۸بیتی با استفاده از یک زبان توصیف سختافزار (Verilog, VHDL) و شبیهسازی و سنتز آن با استفاده از ابزار ISE میباشد. همچنین قصد داریم ویژگیهای سختافزار پیادهسازی شده، شامل تأخیر و میزان منابع مصرفی از FPGA را که در قالب گزارش بعد از سنتز توسط ابزار تولید میگردد، بررسی نماییم.

۱. پیادهسازی واحد حساب و منطق:

Verilog,) واحد حساب و منطق توصیف شده در جدول زیر را با استفاده از یک زبان توصیف سختافزار (OP) یادهسازی کنید. این واحد مطابق شکل دارای دو ورودی A, B) و یک ورودی A بیتی (VHDL) پیادهسازی کنید. این واحد مطابق شکل دارای دو ورودی A و A مشخص کننده عملوندها هستند. است. ورودی A مشخص کننده نوع عملیات و ورودی A و A مشخص کننده عملوندها هستند. خروجی های این بلوک نیز شامل یک خروجی A بیتی A بیتی (A) برای نشان دادن نتیجه عملیات و سه خروجی تک بیتی (A) برای نشان دادن نتیجه عملیات و سه خروجی تک بیتی (A) (A

توجه فرمایید که عملیات انجام شده توسط این واحد به صورت علامتدار انجام می شود و براین اساس ورودی های A و B به شکل مکمل-۲ میباشند.

Operation	
0	Z = A + B
1	Z = A - B
2	Z = A and B
3	Z = A or B
4	Z = A xor B
5	Z = not(A)
6	$Z = A \gg 1$ (Logic)
7	$Z = B \ll 1$ (Logic)



ب) صحت عملکرد طرح خود را با استفاده از یک فایل آزمون (Fixture یا Test Bench) و انتخاب چند نمونه ورودی مورد سنجش قرار دهید. در این قسمت باید تصاویر مربوط به مقادیر سیگنالهای ورودی و خروجی در شبیه ساز را گزارش نمایید.

پ) پروژه مورد نظر را با استفاده از ابزار ISE برای بورد Spartan 3E-XC3S100E-VQ100-5 سنتز نمایید و شماتیک کلی طرح سنتز شده و نحوه قرارگیر LUTها را استخراج و گزارش نمایید.

ج) با استفاده از قسمت Design Summary در ابزار، میزان استفاده از انواع منابع موجود در FPGA و همچنین تأخیر خروجیهای مختلف طرح را گزارش نمایید.

۲. گزارش:

گزارش باید شامل توضیحاتی راجع به پروژه، شرح کد مدار توصیف شده و تمامی موارد خواسته شده در قسمتهای قبل باشد و همچنین در قالب مشخص شده برای گزارشها آماده شود.

موفق باشيد