

BÁO CÁO KỸ THUẬT: TỐI ƯU HÓA PIPELINE TRÊN FPGA

Hệ thống 5×5 RGB Convolution Engine đạt 100MHz

Đội ngũ Thiết kế Kiến trúc Phần cứng

April 24, 2026

Abstract

Báo cáo này trình bày chi tiết quá trình thiết kế, phát hiện nút thắt cổ chai (bottleneck) và tối ưu hóa hệ thống lõi xử lý chập (Convolution Engine) ma trận 5×5 trên nền tảng Xilinx Zynq-7000 FPGA. Thông qua việc phân tích kiến trúc đa tác nhân, hệ thống đã được tái thiết kế từ Pipeline 4-stage sang 6-stage với mảng cộng (Adder Tree) cân bằng. Kết quả thực nghiệm cho thấy hệ thống hoạt động chính xác 100% (PASS) trên 5 bộ lọc (kernel) khác nhau và vượt qua khâu kiểm tra định tuyến (Timing Closure) tại tần số 100 MHz với biên thời gian (WNS) dương đạt **+1.228 ns**.

Contents

1 Giới thiệu chung và Mục tiêu

1.1 Mục tiêu thiết kế

Dự án hướng tới việc xây dựng một bộ xử lý chập (Convolution Engine) 5×5 RGB có khả năng thay đổi hệ số trực tiếp (runtime-programmable). Module được định hướng để ứng dụng trong các luồng xử lý ảnh thời gian thực như pipeline xử lý dữ liệu từ camera Intel RealSense D455 qua FPGA Zynq. Yêu cầu hệ thống phải duy trì thông lượng 1 pixel trên mỗi chu kỳ xung nhịp (1 pixel/clock).

1.2 Vấn đề và Thách thức (Timing Bottleneck)

Trong thiết kế ban đầu (Pipeline 4-stage), quá trình phân tích Timing đã phát hiện một nút thắt cổ chai nghiêm trọng tại tần số hoạt động 50 MHz (Thời gian chu kỳ 20ns):

- **Fmax ban đầu:** Chỉ đạt **40 MHz** ($WNS = +0.460$ ns).
- **Cảnh báo ở 50 MHz:** WNS âm trầm trọng (**-4.540 ns**), thiết kế bị trượt Timing (FAIL).
- **Nguyên nhân:** Đường dẫn tổ hợp (Combinational path) chậm nhất kéo dài tới ≈ 24.5 ns. Nó nằm tại cụm tính toán S2 do việc sử dụng mảng cộng 7-input chưa được cân bằng và quá trình gộp/dịch/bão hòa diễn ra trong cùng một chu kỳ.

2 Kiến trúc Phần cứng (Hardware Architecture)

Để giải quyết vấn đề trên, hệ thống đã được đập đi xây lại dựa trên thiết kế **6-Stage Deep Pipeline**.

2.1 Sơ đồ Khối Cấp cao (Top-Level Block Diagram)




Figure 1: Sơ đồ khối Top-Level của hệ thống tích hợp AXI-Stream và AXI-Lite

2.2 Chi tiết Tối ưu MAC Array (Trái tim hệ thống)

Lỗi tính toán (`mac_array_25x3.sv`) được tách từ 4 khâu (4-stage) lên thành 6 khâu (6-stage) Pipeline:

1. **Stage 1 (Nhân):** 25 phép nhân song song cho 3 kênh (75 Multipliers 9x16-bit) -> 32-bit.
2. **Stage 2 (Sub-Group Sums):** 8 cụm cộng (Balanced Tree: 4+3+3+3+3+3+3+3) -> 48-bit.
3. **Stage 3 (Group Merges):** Cộng 4 cặp tương ứng từ Stage 2 -> 48-bit.
4. **Stage 4 (2-Way Merge):** Gộp 2 nửa thấp và cao -> 48-bit.
5. **Stage 5 (Shift):** Thực hiện cộng tổng cuối cùng và dịch phải >>> 8 (chuyển hóa Q8.8).
6. **Stage 6 (Saturate):** Kiểm tra bão hòa [0, 255] và đóng gói lại thành pixel 24-bit.

Với thiết kế này, độ trễ tổ hợp (Combinational Path) dài nhất đã giảm từ **24.5 ns** xuống chỉ còn $\approx$ **8.7 ns**.

3 Kết quả Kiểm tra Mô phỏng (Functional Verification)

Thử nghiệm (Regression Test) được chạy trên Testbench tự kiểm tra (`tb_convolution.sv`). Chúng tôi đã so sánh đầu ra của RTL với Golden Model (được viết bằng Python, sử dụng số học độ phân giải cao). Tập kiểm tra sử dụng 1 khung ảnh (frame) 16×16 .

Bảng dưới đây trình bày kết quả quét qua 5 loại bộ lọc (Kernel) cơ bản:

Kernel Name	Output Count	Expected Output	Bit-Level Match	Status
identity	5 144 lines	144	100% Match	PASS
gaussian	5 144 lines	144	100% Match	PASS
sharpen	5 144 lines	144	100% Match	PASS
emboss	5 144 lines	144	100% Match	PASS
laplacian	5 144 lines	144	100% Match	PASS

Table 1: Kết quả Hồi quy (Regression Test) cho 5 bộ lọc sau khi tối ưu 6-Stage Pipeline

Ghi chú Timing Mô phỏng: Sau khi nâng lên 6-stage pipeline, độ trễ (latency) của mô-đun MAC đã tăng thêm 2 clock cycles. Tổng thời gian mô phỏng tăng chính xác $2 \times 10\text{ns} \times 160$ (số chu kỳ đợi drain) = 800,000 ps, hoàn toàn khớp với thiết kế lý thuyết.

4 Kết quả Tổng hợp & Định tuyến trên Vivado (Implementation Results)

Để kiểm chứng khả năng đóng Timing tại 100 MHz, công cụ Xilinx Vivado đã được khởi chạy với tệp cấu hình ràng buộc `constraints.xdc` đặt Clock Period = **10.0 ns**. Kịch bản Sweep Clock đã được chạy kèm với tệp hoạt động tiêu thụ điện năng (SAIF) được xuất ra từ XSIM.

Target Freq	Period	WNS (Worst Slack)	TNS	Status	Power Con- fi- dence
100 MHz	10.000 ns	+1.228 ns	0.000 ns	PASS	Medium

Table 2: Kết quả Timing Closure (Post-Route) từ Vivado trên nền Zynq-7020

4.1 Tiêu thụ Tài nguyên (Resource Utilization)

Sau khi thiết kế lại mảng thanh ghi (thêm Pipeline Registers), số lượng Flip-Flop (FF) tăng thêm xấp xỉ 288 đơn vị. Mức sử dụng cụ thể trên chip xc7z020:

- **LUT:** ≈ 930 (1.75%) - Giữ nguyên do logic phân mảnh lại.
- **FF:** ≈ 491 (0.46%) - Rất nhỏ, không đáng kể so với dung lượng chip.
- **DSP48E1:** 78 (35.45%) - Tối ưu 25 phép nhân $\times$ 3 kênh.
- **BRAM (18Kb):** 1 (0.71%) - Dành cho Line Buffer.

5 Kết luận

Bản nâng cấp **6-Stage Pipeline** cho hệ thống Convolution Engine 5×5 RGB đã giải quyết triệt để nút thắt cổ chai về mặt đường dẫn tổ hợp (Combinational Path).

- Hệ thống hoạt động chính xác ở mức *Bit-exact match* so với thuật toán tham chiếu Python.
- Đáp ứng chuẩn đầu ra AXI4-Stream với thiết kế quản lý *Back-pressure* đáng tin cậy.
- Tần số hoạt động thực tế trên Silicon (Zynq-7020) đạt mức an toàn **100 MHz (WNS +1.228ns)**, mang lại thông lượng xử lý khổng lồ ~ 100 triệu Pixel/giây cho các hệ thống thị giác máy tính Edge AI.