

**ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH**



ĐỒ ÁN TỐT NGHIỆP

**PHÁT TRIỂN PLATFORM EDGE-AI DỰA TRÊN
FPGA SỬ DỤNG RISC-V**

**NGÀNH: KỸ THUẬT MÁY TÍNH
HỘI ĐỒNG: XX**

Người hướng dẫn:

PGS. TS. Phạm Quốc Cường - Trường ĐHBK
<Name> - <affiliation>

Người Phản biên:

Assoc. Prof. Dr. <name> - HCMUT

Sinh viên thực hiện:

Nguyễn Trung Tân - 2213063
Trần Minh Tâm - 2213039

THÀNH PHỐ HỒ CHÍ MINH - THÁNG 5 NĂM 2026

This thesis is dedicated for our parents and our instructors at HCMUT.

MỤC LỤC

Danh sách hình vẽ	xi
Danh sách bảng	xiii
Lời cảm ơn	xv
Tóm tắt	xvii
1 Giới thiệu đề tài	1
1.1 Mục tiêu đề tài	2
1.2 Lý do lựa chọn	4
1.3 Giới hạn và phạm vi đề tài	6
1.4 Cấu trúc báo cáo.	8
2 Cơ sở lý thuyết	9
2.1 Kiến trúc tập lệnh RISC-V	9
2.1.1 Lịch sử hình thành	9
2.1.2 Các đặc điểm nổi bật.	10
2.1.3 Cấu trúc tập lệnh cơ sở và các phần mở rộng	10
2.1.4 So sánh kiến trúc RISC và CISC	12
2.1.5 Các phần mở rộng tiêu chuẩn (Standard Extensions)	
13	
2.1.6 Sự phù hợp của RISC đối với Edge AI	14
2.2 Lỗi vi xử lý CV32E40P	14
2.2.1 Tổng quan và lý do lựa chọn	14
2.2.2 Cấu trúc đường ống lệnh	15
2.2.3 Giao tiếp Open Bus Interface (OBI)	16
2.3 Nền tảng phần cứng fpga và system-on-chip.	17
2.3.1 Công nghệ fpga (field programmable gate array) . . .	17
2.3.2 System on Chip - SoC	18
2.3.3 nền tảng Kria kv260 vision ai	18
2.3.4 Nguồn dữ liệu đầu vào cho hệ thống	19

2.4	tổng quan chuẩn giao tiếp axi.	19
2.4.1	Lịch sử hình thành và sự hội tụ giữa ASIC và FPGA. . .	19
2.4.2	Cơ sở lý thuyết và Cơ chế hoạt động của AXI4.	20
2.4.3	Phân loại các biến thể AXI trên nền tảng Xilinx.	22
2.4.4	Tích hợp hệ thống.	23
2.5	tổng quan về trí tuệ nhân tạo (ai).	25
2.5.1	Các Mô hình AI (AI Models).	25
2.5.2	Training và Inference.	25
2.5.3	Phân loại AI và Mối liên hệ với Deep Learning.	26
2.5.4	Edge AI.	26
2.6	Mạng Nơ-ron Nhân tạo (Artificial Neural Networks).	27
2.6.1	Các kiến trúc Mạng Nơ-ron phổ biến.	27
2.6.2	Mạng Nơ-ron Tích chập (CNN).	27
2.6.3	Kỹ thuật Lượng tử hóa (Quantization).	28
2.6.4	Các kỹ thuật tối ưu hóa khác.	29
3	Các công trình nghiên cứu liên quan	31
3.1	Vi xử lý mã nguồn mở RISC-V cho Edge AI.	31
3.1.1	Hệ sinh thái PULP và Pulpissimo.	31
3.1.2	Mở rộng tập lệnh RISC-V cho mạng nơ-ron.	32
3.2	Framework gia tốc CNN trên FPGA.	33
3.2.1	Vitis AI DPU (Xilinx).	33
3.2.2	FINN – HLS-based BNN Accelerator (Xilinx Research)	33
3.2.3	hls4ml (CERN – Fermilab Collaboration).	33
3.2.4	CFU Playground (Google).	34
3.2.5	Bảng tổng hợp so sánh.	34
3.3	Mô hình hiệu quả cho thiết bị biên.	35
3.4	Lượng tử hóa và huấn luyện mạng nơ-ron.	35
3.4.1	Cơ chế Lượng tử hóa Affine (Affine Quantization Scheme)	36
3.4.2	Suy luận chỉ dùng số học nguyên (Integer-Arithmetic-Only Inference).	36
4	Thiết kế kiến trúc hệ thống	39
4.1	Tổng quan kiến trúc Platform.	39
4.1.1	Layer 1: Hardware Layer.	40
4.1.2	layer 2: software / runtime layer.	40
4.1.3	layer 3: application layer.	41

4.2	kiến trúc di thể.	41
4.3	Thiết kế Processing System	44
4.3.1	Cấu hình chi tiết các phân hệ.	44
4.4	Thiết kế Hệ thống Giao tiếp và Bộ nhớ (Interconnect & Memory Hierarchy)	46
4.4.1	Cơ chế AXI SmartConnect (PS-PL Bridge)	47
4.4.2	Quy hoạch không gian bộ nhớ (System Memory Map)	48
4.5	Thiết kế Programmable Logic.	51
4.5.1	Cấu hình Nhân Vi xử lý CV32E40P.	51
4.5.2	Kiến trúc bộ nhớ và Interconnect	52
4.5.3	Cơ chế DMA truy cập DDR	52
4.6	Thiết kế Khối Tăng tốc phần cứng (CNN Accelerator).	53
4.6.1	Kiến trúc tổng quát khối Accelerator	53
4.6.2	Các thành phần chức năng chi tiết	53
4.6.3	Đặc tính thiết kế và tối ưu cho vgg-tiny.	54
4.7	Mô hình AI mục tiêu: vgg-tiny.	56
4.7.1	Đặc tả kiến trúc vgg-tiny	56
4.7.2	So sánh vgg-tiny với các mô hình thông dụng.	57
4.7.3	Lộ trình mở rộng (Tier Roadmap)	57
4.7.4	Lượng tử hóa (Quantization)	58
4.7.5	Tổ chức Dữ liệu trong Bộ nhớ.	58
4.8	Luồng thực thi và Giao thức bắt tay	58
5	Hiện thực và kiểm thử hệ thống	61
5.1	Tổng quan hướng hiện thực	61
5.2	Huấn luyện và lượng tử hóa mô hình AI.	63
5.2.1	Cấu trúc pipeline 8 giai đoạn	63
5.2.2	Kiến trúc vgg-tiny đề xuất	63
5.2.3	Lượng tử hóa sau huấn luyện (Post-Training Quantization)	64
5.2.4	Trình biên dịch tự sinh layer_table.h và weights.bin	64
5.3	Hiện thực khối gia tốc phần cứng Conv_CNN v2.0	66
5.3.1	Tổng quan kiến trúc Conv_CNN v2.0	66
5.3.2	Tham số hóa và package conv_pkg.sv	66
5.3.3	Khởi điều khiển controller_fsm.sv	67

5.3.4	Bộ đệm dòng và cửa sổ <code>line_buffer.sv</code> , <code>window_3x3.sv</code>	68
5.3.5	Bộ nhớ trọng số <code>weight_buf.sv</code> – bài học về BRAM inference	68
5.3.6	Mảng MAC và cây cộng <code>pe_mac.sv</code>	69
5.3.7	Khối lượng tử hóa lại <code>requantize.sv</code>	69
5.3.8	Tích hợp tổng thể qua AXI	69
5.3.9	Đánh giá khối tăng tốc CONV-CNN	70
5.4	Hiện thực RISC-V Soft-core	71
5.4.1	Tinh chỉnh CV32E40P Core	71
5.4.2	Hiện thực cầu nối giao tiếp OBI sang AXI4 (OBI to AXI)	72
5.4.3	Đóng gói IP <code>riscv_top</code>	72
5.5	Hiện thực Firmware RISC-V (Layer 2 – Orchestrator)	73
5.5.1	Tổ chức bộ nhớ – linker script	73
5.5.2	Vòng đời driver <code>main.c</code>	73
5.6	Hiện thực Host Runtime (Layer 3 – PYNQ Application).	75
5.6.1	Cấu trúc package <code>host/edge_ai/</code>	75
5.6.2	Quy trình tải bitstream và boot RISC-V.	75
5.6.3	Inference loop trong notebook.	76
5.7	Tích hợp Block Design trong Vivado	77
5.7.1	Bản đồ bộ nhớ và Address Editor	79
5.7.2	Đồng bộ ARM ↔ RISC-V qua D-BRAM dual-port	80
5.8	Quy trình kiểm thử	81
5.8.1	Kiểm thử đơn vị (Unit Testbench)	81
5.8.2	Kiểm thử tích hợp IP.	81
5.8.3	Đối chiếu với golden vector từ TFLite Interpreter.	81
5.8.4	Kiểm thử trên board KV260	82
6	Kết quả	83
6.1	Kết quả huấn luyện model.	83
6.1.1	Cấu hình thí nghiệm	83
6.1.2	Tập Cats vs Dogs	84
6.1.3	Tập INRIA Person.	84
6.1.4	Đánh giá ảnh hưởng của lượng tử hóa INT8	86
6.2	Tổng hợp phần cứng	87
6.2.1	Tài nguyên FPGA	88
6.2.2	Báo cáo timing	89

6.2.3	Power estimation	91
6.3	Kết quả chạy trên mạch thực tế	93
6.3.1	Phân tích latency theo layer	95
6.3.2	So sánh với related work.	95
6.3.3	Kết quả đo thực tế trên KV260	96
7	Kết luận và Hướng phát triển	99
7.1	Kết luận	99
7.1.1	Đạt được	99
7.1.2	Hạn chế của hệ thống	101
7.2	Hướng phát triển	102
	Tài liệu tham khảo	105

DANH SÁCH HÌNH VẼ

2.1	Sơ đồ AXI (AMBA)	20
2.2	Các kênh giao tiếp (AMBA)	21
3.1	Quy trình lượng tử hóa và huấn luyện mạng nơ-ron theo Jacob et al.	36
4.1	Stack kiến trúc hệ thống Edge-AI	39
4.2	Kiến trúc hệ thống tổng quan	42
4.3	Sơ đồ khối hệ thống giao tiếp AXI giữa PS và PL.	46
4.4	Sơ đồ khối chức năng chi tiết của bộ tăng tốc CNN (Accelerator Core Architecture).	53
4.5	Sơ đồ quy trình	60
5.1	Sơ đồ datapath conv_cnn IP: từ AXIS in qua line buffer, window, MAC array, requantize đến AXIS out.	67
5.2	Báo cáo chạy khối CNN	70
5.3	Kết quả chạy simulate khối CNN	71
5.4	Sơ khối minh họa hệ thống	77
5.5	Thiết kế khối trong vivado	78
5.6	Bảng chia section trong bộ nhớ	79
6.1	Đường cong loss và accuracy theo epoch của Tiny-VGG trên tập Cats vs Dogs.	85
6.2	Sơ đồ khối tổng thể của hệ thống sau khi tổng hợp (Schematic)	87
6.3	Báo cáo tài nguyên (Utilization) sau Place & Route	89
6.4	Sơ đồ khối tổng thể của hệ thống sau khi tổng hợp (Schematic)	90
6.5	Báo cáo kiểm tra luật thiết kế (DRC Report)	91
6.6	Báo cáo thời gian (Timing Summary) đảm bảo không có vi phạm Slack	93
6.7	Báo cáo ước tính công suất tiêu thụ (Power Report) của toàn hệ thống	94

DANH SÁCH BẢNG

2.1	Quy ước sử dụng thanh ghi trong RISC-V (ABI)	11
2.2	So sánh đặc điểm kỹ thuật giữa RISC và CISC	13
3.1	So sánh đa chiều các framework gia tốc CNN trên FPGA.	34
4.1	Bản đồ bộ nhớ hệ thống (System Memory Map)	48
4.2	Bố cục thanh ghi chia sẻ trong D-BRAM Port B	49
4.3	Thông số cấu hình RISC-V Soft-core sử dụng trong đề tài.	51
4.4	Cấu trúc chi tiết các lớp mạng vgg-tiny (đầu vào $128 \times 128 \times 3$, lượng tử hóa INT8)	56
4.5	So sánh vgg-tiny với các mạng CNN phổ biến	57
5.1	Các artifact trao đổi giữa các tầng trong pipeline.	62
5.2	Bản đồ thanh ghi điều khiển S00_AXI (32 bytes, 8 thanh ghi).	69
5.3	Bố cục thanh ghi handshake D-BRAM Port B (offset từ 0xB004_0000).	80
6.1	Accuracy Tiny-VGG trên tập Cats vs Dogs (input 128×128 , INT8 PTQ, 30 epochs).	84
6.2	Tài nguyên KV260 sử dụng (sau implementation, fully routed).	88
6.3	Tóm tắt timing sau routing.	92
6.4	Ước tính công suất theo phân cấp module.	92
6.5	Phân rã latency theo layer của Tiny-VGG trên Conv-CNN v2.0 (9 PE, 100 MHz).	95
6.6	So sánh hệ thống đề xuất với các framework gia tốc CNN trên FPGA.	96

LỜI CẢM ƠN

Việc hoàn thành đồ án này không chỉ là kết quả của sự nỗ lực từ phía nhóm thực hiện, mà còn là sự kết tinh từ sự chỉ dẫn tận tình và động viên to lớn của quý thầy cô, gia đình và bạn bè.

Lời tri ân sâu sắc nhất, chúng tôi xin được gửi tới Thầy Phạm Quốc Cường. Thầy không chỉ là người hướng dẫn khoa học, định hướng cho chúng tôi những lối đi đúng đắn trong mê cung kiến thức, mà còn là người truyền lửa, giúp chúng tôi kiên trì vượt qua những rào cản kỹ thuật hóc búa trong suốt quá trình thực hiện đề tài. Những kinh nghiệm quý báu mà Thầy chia sẻ thực sự là hành trang vô giá đối với chúng tôi.

Chúng tôi cũng xin bày tỏ lòng biết ơn chân thành đến Quý Thầy Cô thuộc Khoa Khoa học và Kỹ thuật Máy tính, Trường Đại học Bách Khoa - ĐHQG TP.HCM. Môi trường học thuật nghiêm túc và nền tảng kiến thức vững chắc mà các Thầy Cô đã dày công vun đắp chính là bệ phóng để chúng tôi có thể tự tin giải quyết các vấn đề trong đồ án này cũng như trong sự nghiệp sau này.

Cuối cùng, xin gửi lời cảm ơn đến gia đình – hậu phương vững chắc nhất, và những người bạn đã luôn sát cánh, chia sẻ khó khăn. Sự ủng hộ của mọi người chính là nguồn động lực tinh thần to lớn giúp chúng tôi đi đến cuối hành trình này.

Xin chân thành cảm ơn!

TÓM TẮT

Trong kỷ nguyên số hóa, Internet vạn vật (IoT) đã chuyển mình từ một khái niệm công nghệ trở thành hạ tầng thiết yếu của đời sống hiện đại. Từ các thiết bị dân dụng như Smart TV đến các mạng lưới cảm biến công nghiệp phức tạp, IoT đang tạo ra một lượng dữ liệu khổng lồ. Xu hướng tất yếu hiện nay là tích hợp Trí tuệ nhân tạo (AI) vào các thiết bị này để tạo nên AIoT (Artificial Intelligence of Things), giúp thiết bị không chỉ "kết nối" mà còn có khả năng "tư duy".

Tuy nhiên, việc triển khai AI trên các thiết bị IoT truyền thống đang vấp phải "nút thắt cổ chai" về kiến trúc. Mô hình phổ biến hiện nay dựa vào việc đẩy dữ liệu lên máy chủ đám mây (Cloud Server) để xử lý tập trung. Mô hình này bộc lộ nhiều điểm yếu chí mạng: rủi ro gián đoạn dịch vụ khi mất kết nối mạng, độ trễ cao không phù hợp cho các ứng dụng thời gian thực, và gánh nặng băng thông lớn.

Về mặt phần cứng, các vi xử lý (CPU) thương mại từ các hãng lớn, dù mạnh mẽ, thường gặp vấn đề về tiêu thụ năng lượng khi phải gánh vác các tác vụ AI liên tục. Hơn nữa, tính chất đóng kín của các dòng chip này khiến các nhà phát triển gặp khó khăn trong việc tùy biến sâu để tối ưu hóa hiệu năng cho các thuật toán AI cụ thể, đồng thời rào cản chi phí bản quyền cũng là một trở ngại lớn cho đổi mới sáng tạo.

Sự xuất hiện của RISC-V đã mang đến một luồng gió mới cho ngành công nghiệp bán dẫn. Là một kiến trúc tập lệnh mở (Open ISA), RISC-V phá bỏ thế độc quyền của các kiến trúc đóng, trao quyền cho các tổ chức nhỏ, các nhóm nghiên cứu và cá nhân khả năng tự thiết kế các lõi CPU chuẩn hóa. Ưu điểm vượt trội của RISC-V nằm ở tính mô-đun hóa và khả năng mở rộng. Các kỹ sư có thể tự do thêm các tập lệnh tùy chỉnh hoặc sửa đổi vi kiến trúc để phục vụ cho các tác vụ chuyên biệt mà không vướng phải rào cản pháp lý hay chi phí bản quyền đắt đỏ. Đây chính là chìa khóa để giải quyết bài toán hiệu năng/năng lượng cho các thiết bị IoT thế hệ mới.

Dựa trên những phân tích trên, dự án của nhóm tập trung phát triển một nền tảng Edge-AI (AI tại biên) chuyên dụng, lấy kiến trúc RISC-V làm nòng cốt. Mục tiêu của nhóm không chỉ dừng lại ở việc sử dụng một lõi CPU đa năng. Thay vào đó, nhóm tận dụng khả năng tùy biến của RISC-V để thiết kế một hệ thống tích hợp sâu, bao gồm một lõi xử lý trung tâm

được tối ưu hóa kết hợp với một bộ tăng tốc AI tùy chỉnh chạy song song trên FPGA Kria KV260.

Đồ án triển khai đầy đủ bốn lớp đồng thiết kế: (i) Lớp toolchain huấn luyện trên Host PC sinh ra layer table và blob trọng số INT8 từ mô hình Keras; (ii) Lớp gia tốc dữ liệu (data plane) gồm bộ tăng tốc Conv-CNN v2.0 thiết kế bằng SystemVerilog, hỗ trợ tích chập 3×3 INT8 với khối requantize tuân thủ chuẩn TFLite; (iii) Lớp điều phối (orchestrator) là firmware bare-metal chạy trên lõi RISC-V CV32E40P, đọc layer table và lập lịch DMA cho từng layer theo cơ chế ping-pong DDR; (iv) Lớp ứng dụng host chạy trên ARM Cortex-A53 với runtime PYNQ + Jupyter notebook, đảm nhận tiền xử lý ảnh, kích hoạt RISC-V và hậu xử lý kết quả. Hệ thống được kiểm chứng qua bài toán phân loại nhị phân với mô hình vgg-tiny (5 layer Conv 3×3 , $\sim 25.7K$ tham số INT8) trên hai dataset Cats vs Dogs và INRIA Person. Kết quả thực nghiệm trên KV260 cho thấy hệ thống hoạt động ổn định, xử lý chính xác giao thức bắt tay ARM $\leftrightarrow$ RISC-V qua D-BRAM dual-port, và là nền tảng có thể mở rộng cho các kiến trúc mạng phức tạp hơn (VGG-11, ResNet-18) trong các pha phát triển tiếp theo.

1

GIỚI THIỆU ĐỀ TÀI

Sự bùng nổ của AI và rào cản phần cứng Trong thập kỷ qua, thế giới đã chứng kiến sự chuyển mình mạnh mẽ của cuộc Cách mạng Công nghiệp 4.0, trong đó Trí tuệ nhân tạo (AI) đóng vai trò là động lực cốt lõi. Đặc biệt, sự ra đời của các mô hình ngôn ngữ lớn (LLMs) như ChatGPT đã đánh dấu một bước ngoặt lịch sử, đưa AI từ các ứng dụng nghiên cứu hẹp sang kỷ nguyên của AI tạo sinh (Generative AI) với khả năng tác động sâu rộng đến mọi mặt của đời sống xã hội. Tuy nhiên, đi cùng với tiềm năng to lớn đó là những thách thức chưa từng có về mặt hạ tầng tính toán. Các thuật toán AI hiện đại ngày càng trở nên phức tạp, đòi hỏi khả năng xử lý dữ liệu song song khổng lồ và băng thông bộ nhớ lớn. Điều này đã đẩy các kiến trúc vi xử lý truyền thống đến giới hạn của định luật Moore, gây ra các vấn đề nghiêm trọng về tiêu thụ năng lượng và độ trễ khi triển khai trên diện rộng.

Mô hình xử lý AI tập trung trên đám mây hiện nay đang bộc lộ nhiều điểm yếu, bao gồm độ trễ đường truyền, rủi ro về bảo mật dữ liệu riêng tư và sự phụ thuộc vào kết nối Internet liên tục. Do đó, xu hướng công nghệ đang dịch chuyển mạnh mẽ sang tính toán tại biên (Edge Computing). Việc đưa AI xuống chạy trực tiếp trên các thiết bị cuối (Edge devices) đòi hỏi phần cứng không chỉ mạnh mẽ mà còn phải tiết kiệm năng lượng và chi phí thấp – một bài toán khó đối với các dòng chip thương mại đóng kín (proprietary chips) hiện có trên thị trường.

Sự trỗi dậy của RISC-V Giữa bối cảnh "nút thắt cổ chai" về phần cứng đó, sự xuất hiện của kiến trúc tập lệnh mở RISC-V được xem là một cuộc

1

cách mạng trong ngành bán dẫn. Khác với các kiến trúc đóng như x86 hay ARM vốn đòi hỏi chi phí bản quyền đắt đỏ và không cho phép can thiệp sâu vào thiết kế lõi, RISC-V mang đến sự tự do hoàn toàn. Điểm ưu việt nhất của RISC-V là tính mô-đun hóa và khả năng mở rộng. Nó cho phép các kỹ sư thiết kế có thể thêm vào các tập lệnh tùy chỉnh để tối ưu hóa đặc biệt cho các tác vụ AI cụ thể, giúp tăng hiệu suất xử lý lên nhiều lần trong khi vẫn giữ mức tiêu thụ năng lượng ở mức thấp.

Sự kết hợp RISC-V và công nghệ FPGA để hiện thực hóa sức mạnh của RISC-V mà không cần tốn kém chi phí sản xuất chip silicon ngay từ đầu, công nghệ FPGA đóng vai trò là nền tảng phát triển lý tưởng. FPGA cho phép chúng ta thiết kế, kiểm thử và tái cấu hình phần cứng một cách linh hoạt như phần mềm. Sự kết hợp giữa khả năng tùy biến của RISC-V và tính linh hoạt của FPGA tạo điều kiện thuận lợi để xây dựng các dòng chip chuyên biệt hóa dành cho AI.

1.1. MỤC TIÊU ĐỀ TÀI

Mục tiêu tổng quát của đề án là thiết kế, hiện thực và đánh giá một Nền tảng tính toán biên (Edge-AI Platform) hoàn chỉnh trên FPGA Kria KV260, ứng dụng kiến trúc Đa xử lý Bất đối xứng (AMP - Asymmetric Multiprocessing). Hệ thống là sự kết hợp giữa khả năng quản lý linh hoạt của vi xử lý Host (ARM Cortex-A53) và sức mạnh xử lý luồng dữ liệu chuyên biệt của lõi RISC-V, tạo ra một hệ sinh thái toàn diện từ phần cứng đến phần mềm để thực thi các mạng nơ-ron nhân tạo.

Các mục tiêu cụ thể bao gồm:

- **Nghiên cứu kiến trúc SoC và lõi RISC-V:** Phân tích kiến trúc hệ thống xử lý (Processing System) của Zynq UltraScale+ và tổ chức lõi xử lý mã nguồn mở RISC-V CV32E40P. Tùy biến và triển khai thành công lõi RISC-V lên vùng logic khả trình (PL) của FPGA để hoạt động như một bộ gia tốc phần mềm (Software Accelerator) độc lập.
- **Làm chủ và tối ưu giao tiếp Memory Map:** Thiết kế hệ thống bus liên kết (Interconnect) dựa trên chuẩn AMBA AXI4. Trọng tâm là xây dựng cơ chế giao tiếp và đồng bộ hóa dữ liệu tốc độ cao giữa lõi ARM và RISC-V thông qua bộ nhớ chia sẻ (Shared BRAM), giải quyết bài toán nút thắt cổ chai dữ liệu (Data Bottleneck).
- **Phát triển Firmware và Quy trình Đồng thiết kế (HW/SW Co-design):** Phát triển phần mềm quản lý lớp ứng dụng trên hệ điều hành Linux

(Host) và tối ưu hóa firmware C bare-metal cho lõi RISC-V. Ứng dụng các tập lệnh mở rộng để thực thi hiệu quả các phép toán ma trận của mạng CNN nhằm giảm tải cho vi xử lý trung tâm.

- **Pipeline huấn luyện và biên dịch mô hình:** Xây dựng pipeline huấn luyện mạng vgg-tiny INT8 trên Host PC, kết hợp với trình biên dịch tự sinh layer table (layer_table.h) và blob trọng số (weights.bin) – cho phép thay đổi mô hình AI mà không cần tổng hợp lại RTL. Pipeline hỗ trợ hai dataset chuẩn: Cats vs Dogs (Kaggle) và INRIA Person.
- **Tích hợp và Đánh giá hệ thống:** Triển khai toàn bộ nền tảng và kiểm chứng bằng pipeline phân loại nhị phân (binary classification) với mô hình vgg-tiny (5 conv layer, INT8) trên ảnh tĩnh đọc từ thẻ nhớ SD. Đánh giá nền tảng dựa trên các tiêu chí: độ chính xác phân loại, độ trễ inference, tài nguyên FPGA tiêu thụ (LUT, FF, BRAM, DSP), công suất tiêu thụ và khả năng mở rộng cho các mô hình lớn hơn ở các pha sau.

1

1.2. LÝ DO LỰA CHỌN

Trong bối cảnh kỷ nguyên số hóa hiện nay, sự bùng nổ của Internet vạn vật (IoT) đã tạo ra một lượng dữ liệu khổng lồ tại các thiết bị đầu cuối. Mô hình xử lý tập trung trên đám mây (Cloud Computing) truyền thống đang dần bộc lộ những hạn chế về độ trễ đường truyền, băng thông mạng và đặc biệt là rủi ro về an toàn thông tin. Do đó, xu hướng chuyển dịch năng lực tính toán từ đám mây xuống biên (Edge AI) đang trở thành một yêu cầu tất yếu. Việc xử lý dữ liệu ngay tại nơi sinh ra dữ liệu không chỉ giúp giảm thiểu độ trễ xuống mức mili-giây, đáp ứng yêu cầu thời gian thực của các hệ thống nhúng tự hành, mà còn đảm bảo quyền riêng tư người dùng khi dữ liệu nhạy cảm không cần phải gửi đi qua môi trường mạng công cộng.

Để đáp ứng nhu cầu tính toán hiệu năng cao tại biên với ngân sách năng lượng hạn hẹp, các kiến trúc vi xử lý đa năng truyền thống đang dần nhường chỗ cho các thiết kế phần cứng chuyên biệt. Trong đó, kiến trúc tập lệnh mở RISC-V nổi lên như một cuộc cách mạng trong ngành công nghiệp bán dẫn. Khác với các kiến trúc đóng và độc quyền (Proprietary ISA) như ARM hay x86, RISC-V cung cấp quyền tự chủ hoàn toàn cho nhà thiết kế, cho phép tùy biến và mở rộng tập lệnh (Custom Extensions) để tối ưu hóa cho các tác vụ đặc thù của AI như tích chập hay tính toán ma trận. Sự linh hoạt này, kết hợp với mô hình mã nguồn mở, đã tạo ra một cộng đồng nghiên cứu và phát triển mạnh mẽ, biến RISC-V thành nền tảng lý tưởng để thử nghiệm các kiến trúc máy tính thế hệ mới.

Để hiện thực hóa và kiểm chứng các thiết kế SoC dựa trên RISC-V cho ứng dụng Edge AI, việc lựa chọn nền tảng phần cứng phù hợp là yếu tố then chốt. Board mạch Kria KV260 Vision AI Starter Kit của AMD-Xilinx được lựa chọn cho đề tài này nhờ sở hữu kiến trúc tính toán không đồng nhất mạnh mẽ của dòng Zynq UltraScale+ MPSoC. Sự kết hợp giữa Hệ thống xử lý (Processing System - PS) dựa trên ARM và Phần logic lập trình được (Programmable Logic - PL) của FPGA tạo điều kiện thuận lợi cho việc đồng thiết kế phần cứng/phần mềm. Nền tảng này cho phép chúng tôi linh hoạt triển khai các lõi RISC-V mềm (Soft-core) song song với việc tận dụng tài nguyên phần cứng dồi dào để xây dựng các bộ tăng tốc AI, từ đó đánh giá chính xác hiệu quả của giải pháp đề xuất trong môi trường thực tế.

Hiện nay, Edge AI trở thành xu hướng tất yếu trong hệ thống nhúng và IoT, do yêu cầu xử lý dữ liệu nhanh, giảm độ trễ và bảo vệ quyền riêng tư. Trong khi đó, RISC-V nổi bật nhờ tính mở, linh hoạt, dễ mở rộng và đang được cộng đồng nghiên cứu rộng rãi để thay thế các kiến trúc độc quyền như ARM.

Board KV260 của AMD-Xilinx tích hợp SoC Zynq UltraScale+ MPSoC, kết hợp CPU ARM và FPGA, cho phép thử nghiệm song song cả phần cứng RISC-V và phần mềm AI, là nền tảng lý tưởng để nghiên cứu Edge AI trên kiến trúc mở.

1

1.3. GIỚI HẠN VÀ PHẠM VI ĐỀ TÀI

Do sự phức tạp của việc thiết kế hệ thống SoC tích hợp AI và giới hạn về thời gian nghiên cứu, đề án tập trung giải quyết các vấn đề cốt lõi với các giới hạn và phạm vi cụ thể như sau:

- **Phạm vi triển khai phần cứng:** Đề tài tập trung vào việc mô phỏng, tích hợp và triển khai thực nghiệm lõi vi xử lý mềm (Soft-core) RISC-V trên nền tảng FPGA Xilinx Kria KV260. Hệ thống dừng lại ở mức kiểm chứng kiến trúc trên nền tảng FPGA, không hướng tới việc sản xuất chip thương mại (ASIC).
- **Giới hạn về thiết kế vi kiến trúc:** Đề tài không đi sâu vào thiết kế lại chi tiết vi kiến trúc (Micro-architecture) của lõi CPU RISC-V ở mức RTL (Register Transfer Level) từ con số không. Thay vào đó, nhóm thực hiện tận dụng và tùy biến các nhân IP nguồn mở đã được kiểm chứng để tập trung nguồn lực vào việc thiết kế bộ tăng tốc AI (AI Accelerator) và hệ thống giao tiếp bus.
- **Phạm vi thuật toán và mô hình AI:** Việc xây dựng và huấn luyện mô hình (Training) được thực hiện Offline trên máy tính cá nhân sử dụng framework TensorFlow. Hệ thống phần cứng trên FPGA chỉ đảm nhận nhiệm vụ suy luận (Inference) dựa trên bộ trọng số đã được lượng tử hóa. Nhằm đảm bảo tính tối ưu của kiến trúc, đề tài chỉ tập trung gia tốc cho họ mạng Nơ-ron Tích chập (CNN - Convolutional Neural Network), không hỗ trợ các kiến trúc mạng hồi quy (RNN/LSTM) hoặc mô hình ngôn ngữ lớn (LLM/Transformer).
- **Phạm vi kịch bản ứng dụng (Use-case) và Dữ liệu:** Hệ thống được kiểm chứng thông qua các bài toán cốt lõi của Thị giác máy tính (Computer Vision) tại biên, bao gồm Phân loại ảnh (Image Classification) với các tập dữ liệu tiêu chuẩn (Fashion-MNIST/CIFAR-10) và Phát hiện đối tượng (Object Detection, cụ thể là Human Detection). Đề tài chưa mở rộng sang xử lý video thời gian thực độ phân giải cao (HD/Full HD) hay các loại tín hiệu âm thanh/văn bản.
- **Kiến trúc gia tốc và khả năng xử lý:** Bộ tăng tốc phần cứng được thiết kế với kiến trúc bộ đệm vòng (Circular Line Buffer) linh hoạt. Phần cứng hỗ trợ xử lý kích thước ảnh thay đổi tại thời gian thực (Runtime Configurable) thông qua cấu hình từ CPU ARM. Kích thước tối đa được hỗ trợ là 224x224 pixel (chuẩn của mạng VGG/ResNet) và hỗ trợ tương thích ngược với các độ phân giải thấp hơn (ví dụ

128x128 pixel) nhằm tối ưu điện năng tiêu thụ cho các ứng dụng Edge AI.

1

- **Đánh giá hiệu năng:** Việc đánh giá hệ thống được giới hạn ở các phép so sánh tương quan về thời gian xử lý (Inference Time), thông lượng (Throughput) và tài nguyên tiêu thụ (LUT, FE, BRAM, Power) giữa các kịch bản: chạy thuần phần mềm trên CPU ARM (có sẵn trên Kria KV260), chạy trên lõi RISC-V mềm, và chạy trên hệ thống RISC-V có tích hợp bộ tăng tốc phần cứng.

1

1.4. CẤU TRÚC BÁO CÁO

Báo cáo được tổ chức và trình bày theo trình tự logic gồm 5 chương, cụ thể như sau:

- **Chương 1. Giới thiệu đề tài:**

Trình bày tổng quan về bối cảnh nghiên cứu, tính cấp thiết của việc phát triển Edge AI trên nền tảng phần cứng mở. Chương này cũng xác định rõ mục tiêu cốt lõi mà đề tài hướng tới, phạm vi nghiên cứu và tóm tắt bố cục của bài báo cáo.

- **Chương 2. Cơ sở lý thuyết và Các công trình liên quan:**

Hệ thống hóa các kiến thức nền tảng cần thiết cho việc thực hiện đồ án, bao gồm: kiến trúc tập lệnh RISC-V, cấu trúc phần cứng FPGA (cụ thể là dòng Zynq UltraScale+), lý thuyết về Mạng nơ-ron tích chập (CNN) và chuẩn giao tiếp AXI4. Đồng thời, chương này cũng tổng hợp và phân tích các công trình nghiên cứu liên quan đã công bố để làm rõ vị trí và đóng góp của đề tài.

- **Chương 3. Đề xuất thiết kế hệ thống:**

Mô tả chi tiết kiến trúc hệ thống SoC đề xuất, bao gồm sơ đồ khối tổng quát, phương án thiết kế các khối chức năng (IP Cores), chiến lược phân chia tác vụ giữa phần cứng/phần mềm (HW/SW Partitioning) và sơ đồ tổ chức bộ nhớ.

- **Chương 4. Hiện thực mô hình CNN đơn giản:**

Trình bày quá trình xây dựng, huấn luyện và lượng tử hóa một mô hình CNN cơ bản (dựa trên tập dữ liệu Fashion-MNIST/CIFAR-10). Chương này cũng mô tả việc hiện thực mô hình tham chiếu để kiểm chứng giải thuật trước khi đưa xuống phần cứng.

- **Chương 5. Kết luận và Hướng phát triển:**

Tổng kết các kết quả đã đạt được trong giai đoạn 1, phân tích những hạn chế và khó khăn kỹ thuật còn tồn tại. Từ đó, đề xuất lộ trình cụ thể cho giai đoạn 2, tập trung vào việc hoàn thiện tích hợp hệ thống và tối ưu hóa hiệu năng trên FPGA.

2

CƠ SỞ LÝ THUYẾT

2.1. KIẾN TRÚC TẬP LỆNH RISC-V

2.1.1. LỊCH SỬ HÌNH THÀNH

RISC-V là một kiến trúc tập lệnh (Instruction Set Architecture - ISA) dựa trên nguyên lý RISC (Reduced Instruction Set Computer), được đưa ra vào năm 2010 tại Phòng thí nghiệm Tính toán song song của Đại học California, Berkeley. Dự án được dẫn dắt bởi Giáo sư Krste Asanović cùng với sự tham gia của hai sinh viên cao học là Yunsup Lee và Andrew Waterman, dưới sự cố vấn của David Patterson – cha đẻ của kiến trúc RISC nguyên thủy.

Khác với các thế hệ RISC trước đó (như RISC-I, II, III, IV) vốn được thiết kế chủ yếu cho mục đích nghiên cứu học thuật, RISC-V ngay từ đầu đã được định hướng để trở thành một chuẩn ISA tiêu chuẩn cho cả nghiên cứu lẫn thương mại hóa. Mục tiêu của nhóm thiết kế là tạo ra một tập lệnh "sạch", không chịu gánh nặng của các vấn đề tương thích ngược từ các kiến trúc cũ kỹ tồn tại hàng thập kỷ, đồng thời hoàn toàn mở và miễn phí.

Năm 2015, RISC-V Foundation (nay là RISC-V International) được thành lập để quản lý chuẩn hóa và thúc đẩy hệ sinh thái phần cứng/phần mềm. Sự ra đời của RISC-V đã phá vỡ thế độc quyền lâu năm của các kiến trúc đóng như x86 (Intel) và ARM, mở ra kỷ nguyên "phần cứng mã nguồn mở" (Open Source Hardware).

2.1.2. CÁC ĐẶC ĐIỂM NỔI BẬT

So với các kiến trúc thương mại phổ biến, RISC-V sở hữu các đặc điểm kỹ thuật và pháp lý vượt trội:

2

- **Tính mở và Miễn phí (Open & Free):** RISC-V được phát hành dưới giấy phép BSD. Bất kỳ cá nhân hay tổ chức nào cũng có thể thiết kế, sản xuất và thương mại hóa chip RISC-V mà không phải trả phí bản quyền (Royalty-free). Điều này giúp giảm đáng kể chi phí khởi tạo cho các dự án khởi nghiệp và nghiên cứu.
- **Tính Mô đun:** Thay vì bắt buộc phải hiện thực toàn bộ tập lệnh khổng lồ, RISC-V có lõi là tập lệnh số nguyên cơ sở (Base Integer ISA) rất nhỏ gọn. Các tính năng nâng cao như số thực, nhân chia, hay nén lệnh (Compressed) được coi là các phần mở rộng tùy chọn. Điều này cho phép tối ưu hóa diện tích vi mạch cho các ứng dụng nhúng nhỏ gọn.
- **Khả năng mở rộng (Extensibility):** RISC-V dành riêng một phần không gian mã hóa lệnh (Opcode space) cho người dùng tự định nghĩa. Điều này đặc biệt quan trọng đối với các ứng dụng Edge AI, nơi các kỹ sư có thể thêm các lệnh tính toán ma trận hoặc tích chập chuyên biệt để tăng tốc phần cứng mà không vi phạm chuẩn ISA.
- **Kiến trúc Load/Store thuần túy:** Tương tự các kiến trúc RISC khác, RISC-V tách biệt hoàn toàn việc truy cập bộ nhớ và xử lý dữ liệu, giúp đơn giản hóa thiết kế phần cứng của Pipeline.

2.1.3. CẤU TRÚC TẬP LỆNH CƠ SỞ VÀ CÁC PHẦN MỞ RỘNG

TẬP LỆNH SỐ NGUYÊN CƠ SỞ (BASE INTEGER ISA)

Nền tảng của RISC-V là tập lệnh số nguyên cơ sở, được ký hiệu là **RV32I** (cho bản 32-bit), **RV64I** (64-bit) hoặc **RV128I** (128-bit). Trong phạm vi đề án này, nhóm tập trung vào **RV32I**, bao gồm 47 lệnh cơ bản.

Hệ thống thanh ghi (Register File): RV32I cung cấp 32 thanh ghi đa năng (General Purpose Registers - GPR), mỗi thanh ghi rộng 32-bit, được đánh số từ $x0$ đến $x31$. Ngoài ra còn có một thanh ghi đếm chương trình (Program Counter - PC).

Theo quy ước gọi hàm (Calling Convention) của RISC-V ABI, các thanh ghi này có vai trò cụ thể như mô tả trong Bảng 2.1:

Tên	ABI Name	Mô tả	Lưu bởi
x0	zero	Luôn có giá trị bằng 0 (Hardwired Zero)	-
x1	ra	Địa chỉ trả về (Return Address)	Caller
x2	sp	Con trỏ ngăn xếp (Stack Pointer)	Caller
x3	gp	Con trỏ toàn cục (Global Pointer)	-
x4	tp	Con trỏ luồng (Thread Pointer)	-
x5-x7	t0-t2	Thanh ghi tạm thời (Temporaries)	Caller
x8	s0/fp	Thanh ghi lưu trữ/Con trỏ khung (Frame Ptr)	Callee
x9	s1	Thanh ghi lưu trữ (Saved Register)	Callee
x10-x11	a0-a1	Tham số hàm / Giá trị trả về	Caller
x12-x17	a2-a7	Tham số hàm (Function Arguments)	Caller
x18-x27	s2-s11	Thanh ghi lưu trữ (Saved Registers)	Callee
x28-x31	t3-t6	Thanh ghi tạm thời (Temporaries)	Caller

Bảng 2.1: Quy ước sử dụng thanh ghi trong RISC-V (ABI)

ĐỊNH DẠNG LỆNH (INSTRUCTION FORMATS)

Để đơn giản hóa bộ giải mã, các lệnh trong RV32I có độ dài cố định 32-bit và được căn chỉnh bộ nhớ (aligned) theo địa chỉ chia hết cho 4. RISC-V định nghĩa 6 định dạng lệnh cơ bản:

- **R-type (Register):** Dùng cho các phép toán giữa các thanh ghi (VD: cộng, trừ, logic). Cấu trúc gồm: opcode, rd (đích), funct3, rs1 (nguồn 1), rs2 (nguồn 2), funct7.
- **I-type (Immediate):** Dùng cho các phép toán với hằng số ngắn hoặc lệnh Load. Gồm: opcode, rd, funct3, rs1, imm[11:0].
- **S-type (Store):** Dùng cho lệnh lưu dữ liệu ra bộ nhớ (Store). Hằng số immediate được chia làm 2 phần để giữ vị trí các thanh ghi nguồn cố định.
- **B-type (Branch):** Dùng cho các lệnh rẽ nhánh có điều kiện. Tương tự S-type nhưng immediate được mã hóa khác để mở rộng phạm vi nhảy.
- **U-type (Upper Immediate):** Dùng cho lệnh thao tác với 20-bit cao của thanh ghi (VD: LUI, AUIPC).
- **J-type (Jump):** Dùng cho lệnh nhảy không điều kiện (JAL).

CÁC CHẾ ĐỘ ĐẶC QUYỀN

RISC-V định nghĩa ba chế độ đặc quyền để bảo vệ hệ thống:

2

1. **Machine Mode (M-Mode):** Chế độ có quyền cao nhất, truy cập toàn bộ tài nguyên phần cứng. Các vi điều khiển đơn giản (bare-metal) chỉ cần chạy ở chế độ này.
2. **Supervisor Mode (S-Mode):** Dùng cho hệ điều hành (như Linux, FreeRTOS) để quản lý bộ nhớ ảo và bảo vệ tài nguyên.
3. **User Mode (U-Mode):** Chế độ có quyền thấp nhất, dành cho các ứng dụng người dùng.

Trong đồ án này, lõi RISC-V chủ yếu sẽ hoạt động ở M-Mode để tương tác trực tiếp với phần cứng FPGA và bộ tăng tốc.

2.1.4. SO SÁNH KIẾN TRÚC RISC VÀ CISC

Để làm rõ ưu thế của việc lựa chọn RISC-V cho đề tài, cần đặt nó vào hệ quy chiếu so sánh với kiến trúc CISC (Complex Instruction Set Computer) – triết lý thiết kế đối lập vốn thống trị thị trường máy tính cá nhân (PC) nhiều thập kỷ qua.

TRIẾT LÝ THIẾT KẾ

Sự khác biệt căn bản giữa RISC và CISC nằm ở cách phân chia khối lượng công việc giữa phần cứng (Hardware) và phần mềm (Software/Compiler):

- **CISC:** Tập trung vào việc giảm "khoảng cách ngữ nghĩa" (semantic gap) giữa ngôn ngữ bậc cao và mã máy. CISC cung cấp các lệnh phức tạp, đa năng (ví dụ: một lệnh duy nhất có thể thực hiện nạp dữ liệu, cộng và lưu kết quả). Điều này giúp giảm kích thước mã chương trình (Code size) nhưng làm tăng độ phức tạp của phần cứng giải mã lệnh.
- **RISC:** Chuyển gánh nặng tối ưu hóa sang trình biên dịch (Compiler). Tập lệnh chỉ bao gồm các chỉ thị đơn giản, thực thi nhanh. Các tác vụ phức tạp được thực hiện bằng cách kết hợp nhiều lệnh đơn giản. Điều này giúp phần cứng đơn giản hơn, tiết kiệm diện tích silicon để dành cho bộ nhớ đệm (Cache) hoặc các lõi xử lý song song.

SO SÁNH RISC VÀ CISC

Bảng 2.2 tóm tắt các đặc điểm kỹ thuật đối lập giữa hai kiến trúc [1]:

Tiêu chí	RISC (RISC-V, ARM)	CISC (x86)
Độ phức tạp lệnh	Đơn giản, thực hiện tác vụ nhỏ.	Phức tạp, một lệnh làm việc (truy cập bộ nhớ toán).
Thời gian thực thi	Hướng tới 1 chu kỳ máy/lệnh (CPI $\approx$ 1).	Đa chu kỳ (Multiple cycle), kỳ thay đổi tùy lệnh.
Định dạng lệnh	Cố định (thường là 32-bit), giải mã nhanh.	Thay đổi (Variable length mã phức tạp.
Truy cập bộ nhớ	Chỉ qua lệnh Load/Store.	Các lệnh tính toán có thể tác trực tiếp với bộ nhớ.
Số lượng thanh ghi	Nhiều (32 hoặc hơn) để giảm truy cập RAM.	Ít thanh ghi chuyên dụng
Pipeline	Dễ dàng hiện thực và đạt hiệu quả cao.	Khó hiện thực do độ dài không đồng nhất.
Kích thước chương trình	Lớn hơn (cần nhiều lệnh để làm một việc).	Nhỏ gọn hơn (mật độ mã

Bảng 2.2: So sánh đặc điểm kỹ thuật giữa RISC và CISC

2.1.5. CÁC PHẦN MỞ RỘNG TIÊU CHUẨN (STANDARD EXTENSIONS)

Để tăng cường khả năng xử lý, RISC-V cung cấp các phần mở rộng được chuẩn hóa. Một vi xử lý hỗ trợ đầy đủ các mở rộng cơ bản thường được ký hiệu là **RV32G** (General), trong đó $G = I + M + A + F + D$.

- **M (Multiplication/Division):** Bổ sung các lệnh nhân và chia số nguyên phần cứng. Nếu không có mở rộng này, CPU phải thực hiện nhân/chia bằng phần mềm rất chậm. Đây là mở rộng bắt buộc cho các ứng dụng AI.
- **A (Atomic):** Cung cấp các lệnh truy cập bộ nhớ nguyên tử (Read-Modify-Write), cần thiết để hỗ trợ hệ điều hành đa nhiệm (như Linux) và đồng bộ hóa đa luồng.
- **F (Single-Precision Floating Point):** Hỗ trợ tính toán số thực dấu chấm động 32-bit (chuẩn IEEE 754-2008), bổ sung thêm 32 thanh ghi số thực $f0 - f31$.
- **D (Double-Precision Floating Point):** Hỗ trợ số thực 64-bit.
- **C (Compressed Instructions):** Hỗ trợ các lệnh nén độ dài 16-bit.

2

Mở rộng này giúp giảm kích thước chương trình (code size) từ 25-30%, cực kỳ hữu ích cho các thiết bị nhúng có bộ nhớ hạn chế.

- **V (Vector Operations):** Mở rộng xử lý vector, cho phép thực hiện một lệnh trên nhiều dữ liệu (SIMD). Đây là mở rộng quan trọng nhất đối với các ứng dụng học sâu (Deep Learning) và xử lý ảnh hiện đại, tuy nhiên trong phạm vi đồ án này, chúng ta sẽ thiết kế bộ tăng tốc riêng thay vì dùng V-extension tiêu chuẩn.

2.1.6. SỰ PHÙ HỢP CỦA RISC ĐỐI VỚI EDGE AI

Mặc dù CISC vẫn thống trị mảng PC/Server nhờ tính tương thích ngược, RISC (đặc biệt là RISC-V) lại chiếm ưu thế tuyệt đối trong lĩnh vực Hệ thống nhúng và IoT vì các lý do sau:

1. **Hiệu quả năng lượng (Power Efficiency):** Do phần cứng giải mã đơn giản, các chip RISC tiêu thụ ít điện năng hơn đáng kể, phù hợp cho các thiết bị chạy pin.
2. **Diện tích nhỏ:** Thiết kế RISC chiếm ít tài nguyên LUTs/Flip-flops hơn khi triển khai trên FPGA, để dành không gian cho các bộ tăng tốc AI.
3. **Dễ dàng tùy biến:** Cấu trúc lệnh đơn giản của RISC giúp các nhà thiết kế dễ dàng thêm các lệnh tùy chỉnh (Custom Instructions) cho AI mà không làm phá vỡ kiến trúc đường ống, điều rất khó thực hiện trên CISC.

2.2. LỖI VI XỬ LÝ CV32E40P

Sau khi đã trình bày chuẩn kiến trúc tập lệnh (ISA) RISC-V ở mục 2.1, phần này tập trung vào hiện thực phần cứng cụ thể được sử dụng trong đồ án: lõi vi xử lý mã nguồn mở **CV32E40P**. Đây là lựa chọn nền tảng cho phân hệ điều khiển bên trong vùng logic khả trình (PL) của FPGA Kria KV260.

2.2.1. TỔNG QUAN VÀ LÝ DO LỰA CHỌN

CV32E40P (tên mã cũ *RI5CY*) là một lõi RISC-V 32-bit do nhóm nghiên cứu PULP (Parallel Ultra Low Power) thuộc ETH Zurich và Đại học Bologna phát triển, hiện được chuẩn hóa và bảo trì bởi tổ chức OpenHW Group. Lõi này tuân thủ chuẩn RISC-V với tập lệnh cơ sở RV32I và hỗ trợ các phần mở rộng M (Multiply/Divide) và C (Compressed), đáp ứng đầy đủ yêu cầu cho một vi điều khiển hệ thống nhúng.

Trong số nhiều lõi RISC-V mã nguồn mở (Ibex, VexRiscv, Rocket, BOOM,...), CV32E40P được lựa chọn cho đề án vì các lý do sau:

- **Diện tích nhỏ gọn:** Đường ống 4 tầng cho phép tổng hợp với số lượng LUT/FF tối thiểu, dành chỗ cho bộ tăng tốc AI và các IP khác trên FPGA.
- **Cộng đồng và tài liệu:** Là lõi tiêu chuẩn của OpenHW Group, có RTL đã được kiểm chứng công nghiệp, tài liệu Verification Plan và testbench đầy đủ.
- **Khả năng tùy biến:** Mã nguồn SystemVerilog rõ ràng, dễ tinh chỉnh để loại bỏ các khối không sử dụng (FPU, các tập lệnh mở rộng PULP) nhằm tối ưu tài nguyên.
- **Giao tiếp OBI tiêu chuẩn:** Sử dụng *Open Bus Interface*, dễ chuyển đổi sang AXI4 thông qua cầu nối (bridge) để tích hợp vào hệ sinh thái Vivado.

Trong đề án, CV32E40P được cấu hình với các tham số rút gọn nhằm tối ưu cho vai trò *điều phối luồng thực thi* (orchestrator) cho bộ tăng tốc CNN, không trực tiếp tham gia tính toán nặng:

- ISA: RV32IMC (số nguyên + nhân/chia + lệnh nén).
- FPU: **Disabled** – toàn bộ mô hình AI đã được lượng tử hóa INT8.
- Tập lệnh mở rộng PULP (Xpulp): **Disabled** – nhằm chuẩn hóa tuân thủ RISC-V và giảm độ phức tạp logic.

2.2.2. CẤU TRÚC ĐƯỜNG ỐNG LỆNH

Đường ống thực thi của CV32E40P bao gồm 4 giai đoạn được mô tả như sau:

1. **Instruction Fetch (IF):** Nạp lệnh từ bộ nhớ chương trình (I-BRAM trên FPGA, ánh xạ tại địa chỉ 0x0000_0000). Khối *prefetch buffer* cho phép nạp trước nhiều lệnh để giảm độ trễ rẽ nhánh.
2. **Instruction Decode (ID):** Giải mã trường opcode, đọc các toán hạng từ tập thanh ghi 32 thanh ghi đa năng. Tại đây bộ điều khiển nhánh (branch resolution) cũng được kích hoạt sớm để giảm penalty.
3. **Execute (EX):** Khối ALU thực thi các phép toán số nguyên cơ bản; bộ nhân/chia hoạt động trong nhiều chu kỳ. Các lệnh truy cập bộ nhớ phát yêu cầu OBI ra giao tiếp `m_axi_data`.

4. **Write Back (WB):** Ghi kết quả tính toán hoặc dữ liệu đọc bộ nhớ trở lại tập thanh ghi.

Đường ống ngắn (4 tầng) của CV32E40P giúp giảm thiểu chi phí phạt (penalty) khi dự đoán sai nhánh và đơn giản hóa phần cứng so với các kiến trúc đường ống dài (như Rocket 5-tầng hay BOOM 10-tầng). Cấu hình này phù hợp với mục tiêu *xử lý điều khiển* – chủ yếu là đọc/ghi thanh ghi cấu hình, kiểm tra cờ trạng thái, và điều phối DMA – thay vì tính toán cường độ cao.

2.2.3. GIAO TIẾP OPEN BUS INTERFACE (OBI)

CV32E40P xuất hai cổng OBI độc lập theo kiến trúc Harvard:

- **Instruction OBI port:** nạp lệnh, chỉ đọc.
- **Data OBI port:** đọc/ghi dữ liệu, truy cập ngoại vi và bộ nhớ chia sẻ.

OBI là một giao thức bộ nhớ đơn giản 1 chiều, sử dụng cặp tín hiệu bắt tay `req/gnt` cho địa chỉ và `rvalid` cho dữ liệu trả về. Tuy nhiên, môi trường Vivado và phần cứng Zynq UltraScale+ sử dụng chuẩn AMBA AXI4 làm giao thức xương sống. Do đó, đề tài xây dựng cầu nối `obi_to_axi` để chuyển đổi cả hai cổng OBI sang AXI4-Lite, cho phép tích hợp lõi RISC-V vào Block Design Vivado đồng nhất với các IP khác. Chi tiết kỹ thuật của cầu nối này được trình bày tại mục ??.

2.3. NỀN TẢNG PHẦN CỨNG FPGA VÀ SYSTEM-ON-CHIP

Để hiện thực hóa một hệ thống Edge AI có khả năng tùy biến cao, việc lựa chọn nền tảng phần cứng là yếu tố then chốt. Phần này trình bày từ các khái niệm cơ bản về công nghệ FPGA, kiến trúc hệ thống trên vi mạch (SoC) đến chi tiết kỹ thuật của kit phát triển Kria KV260 được sử dụng trong đồ án.

2.3.1. CÔNG NGHỆ FPGA (FIELD PROGRAMMABLE GATE ARRAY)

KHÁI NIỆM VÀ KIẾN TRÚC CƠ BẢN

FPGA (Field Programmable Gate Array - Mảng cổng lập trình dạng trường) là một loại vi mạch bán dẫn đặc biệt cho phép người dùng tái cấu hình phần cứng sau khi đã sản xuất. Khác với ASIC (Application Specific Integrated Circuit) vốn có chức năng cố định vĩnh viễn, FPGA bao gồm một ma trận các khối logic khả trình (Configurable Logic Blocks - CLBs) được kết nối với nhau thông qua mạng lưới dây dẫn có thể lập trình (Programmable Interconnects).[2]

Thành phần cấu tạo cơ bản của FPGA bao gồm:

- **Look-Up Table (LUT):** Đơn vị cơ bản nhất dùng để hiện thực các hàm logic tổ hợp (Boolean logic). Một LUT N-đầu vào có thể coi như một bộ nhớ RAM nhỏ lưu trữ bảng chân trị của hàm số.
- **Flip-Flops (FF):** Phần tử nhớ dùng để lưu trạng thái, kết hợp với LUT để tạo thành các mạch tuần tự (Sequential Logic).
- **DSP Slices (Digital Signal Processing):** Các khối phần cứng chuyên dụng thực hiện phép nhân và cộng (Multiply-Accumulate - MAC) tốc độ cao. Đây là tài nguyên quan trọng nhất đối với các ứng dụng xử lý tín hiệu số và Trí tuệ nhân tạo.
- **Block RAM (BRAM):** Các khối bộ nhớ tĩnh (SRAM) nằm rải rác trong chip, cung cấp bộ nhớ đệm cục bộ với băng thông cực lớn và độ trễ thấp.

ƯU ĐIỂM TRONG ỨNG DỤNG AI

Nhờ khả năng xử lý song song ở mức phần cứng, FPGA có thể thực hiện hàng nghìn phép tính nhân-cộng đồng thời, phù hợp với đặc thù tính toán ma trận dày đặc của mạng CNN. Hơn nữa, khả năng tùy biến luồng dữ liệu (Dataflow) giúp loại bỏ các nút thắt cổ chai về bộ nhớ thường gặp trên các kiến trúc Von Neumann truyền thống.

2.3.2. SYSTEM ON CHIP - SoC

Trong các thiết kế hiện đại, FPGA hiếm khi đứng độc lập mà thường được tích hợp trong một Hệ thống trên vi mạch (SoC). Kiến trúc này, thường được gọi là SoC FPGA hoặc MPSoC (Multi-Processor SoC), kết hợp hai thế giới:

1. **Hệ thống xử lý (Processing System - PS):** Bao gồm các nhân vi xử lý cứng (Hard-core) như ARM Cortex-A, chạy hệ điều hành (Linux/RTOS) để quản lý kết nối mạng, giao diện người dùng và các tác vụ cấp cao.
2. **Phần logic lập trình được (Programmable Logic - PL):** Chính là phần FPGA, dùng để thực thi các tác vụ tính toán nặng, xử lý tín hiệu thời gian thực hoặc hiện thực các giao tiếp tùy chỉnh.

Sự kết hợp này cho phép thực hiện đồng thiết kế phần cứng/phần mềm (Hardware/Software Co-design). Trong đồ án này, phần PL sẽ được sử dụng để nhúng lõi RISC-V mềm (Soft-core) và bộ tăng tốc AI, trong khi phần PS đóng vai trò giám sát và nạp chương trình.

2.3.3. NỀN TẢNG KRIA KV260 VISION AI

Để triển khai thực nghiệm, đồ án sử dụng bộ công cụ **Kria KV260 Vision AI Starter Kit** của hãng Xilinx. Đây là nền tảng phần cứng được tối ưu hóa đặc biệt cho các ứng dụng thị giác máy tính tại biên.

KIẾN TRÚC SYSTEM ON MODULE

Điểm khác biệt của dòng Kria so với các kit FPGA truyền thống là việc áp dụng kiến trúc SOM. Kit KV260 bao gồm hai phần tách biệt:

- **K26 SOM:** Mô-đun tính toán trung tâm kích thước nhỏ gọn, chứa chip xử lý chính, bộ nhớ RAM (4GB DDR4), bộ nhớ Flash (16GB eMMC) và các mạch quản lý nguồn (PMIC).
- **Carrier Card:** Bo mạch để cung cấp các giao tiếp ngoại vi như Ethernet, USB 3.0, HDMI, DisplayPort và các cổng kết nối Camera (MIPI CSI-2).

CHIP ZYNQ ULTRASCALE+ MPSoC

Trái tim của K26 SOM là chip **XCK26 Zynq UltraScale+ MPSoC**. Đây là dòng chip cao cấp được sản xuất trên tiến trình 16nm FinFET+, cung cấp tài nguyên dồi dào cho thiết kế:

- **Processing System (PS):**

- Quad-core ARM Cortex-A53 (lên đến 1.5GHz) cho ứng dụng hệ thống.
- Dual-core ARM Cortex-R5F cho xử lý thời gian thực.
- GPU Mali-400 MP2 cho xử lý đồ họa.

2

• **Programmable Logic (PL):**

- **Logic Cells:** 256,200 ô logic (tương đương khoảng 1.2 triệu cổng ASIC) - Đủ lớn để chứa lõi RISC-V phức tạp.
- **DSP Slices:** 1,248 khối DSP48E2 - Cung cấp năng lực tính toán lên tới hàng nghìn tỷ phép tính mỗi giây (TOPS) cho AI.
- **Block RAM:** 144 khối (36Kb mỗi khối) và 64 khối UltraRAM, cung cấp băng thông nội bộ cực lớn.

2.3.4. NGUỒN DỮ LIỆU ĐẦU VÀO CHO HỆ THỐNG

Trong phạm vi đồ án này, hệ thống Edge-AI thực hiện phân loại nhị phân (binary classification) trên **ảnh tĩnh đọc từ thẻ nhớ SD**, không tích hợp luồng video thời gian thực từ Camera. Quyết định này phù hợp với mục tiêu kiểm chứng kiến trúc đồng thiết kế phần cứng-phần mềm: bộ tăng tốc Conv-CNN, lõi RISC-V điều phối, và runtime ARM PYNQ. Việc tích hợp pipeline thu nhận ảnh real-time qua MIPI CSI-2 + ISP + VDMA được dành cho hướng phát triển tiếp theo (xem chương ??).

Trên KV260, ảnh được vi xử lý ARM (chạy hệ điều hành Ubuntu + PYNQ) đọc trực tiếp từ thẻ nhớ thông qua các thư viện Python tiêu chuẩn (cv2.imread). Sau khi tiền xử lý (resize về kích thước 128×128, chuẩn hóa và lượng tử hóa INT8), ảnh được nạp vào bộ nhớ DDR thông qua cấp phát CMA (pynq.allocate). Lõi RISC-V và bộ tăng tốc CNN truy cập vùng DDR này thông qua bus AXI4 cache-coherent (cổng S_AXI_HPC0_FPD). Chi tiết luồng dữ liệu được trình bày tại chương 4.

2.4. TỔNG QUAN CHUẨN GIAO TIẾP AXI


2.4.1. LỊCH SỬ HÌNH THÀNH VÀ SỰ HỘI TỤ GIỮA ASIC VÀ FPGA

AXI (Advanced eXtensible Interface) là một giao thức xương sống thuộc bộ tiêu chuẩn AMBA (Advanced Microcontroller Bus Architecture) do ARM giới thiệu lần đầu vào năm 1996. Ban đầu, AXI được thiết kế chuyên biệt làm "ngôn ngữ giao tiếp" chuẩn mực trong thế giới vi mạch chuyên dụng (ASIC - Application-Specific Integrated Circuit). Trong các hệ thống SoC (System-on-Chip) phức tạp của ASIC, sự hiện diện của hàng chục khối sở hữu trí tuệ (IP Cores) khác nhau như CPU, GPU, bộ giải mã video,

2

và bộ điều khiển bộ nhớ đòi hỏi một chuẩn bus giao tiếp chung. AXI ra đời giải quyết bài toán tái sử dụng lõi IP (IP Reuse), cho phép các nhà thiết kế ghép nối các module từ nhiều nhà cung cấp khác nhau một cách liền mạch mà không cần thiết kế lại giao diện vật lý.

Nhận thấy ưu điểm vượt trội về băng thông và tính linh hoạt của AMBA AXI, từ thế hệ Spartan-6 và Virtex-6, Xilinx (nay là AMD) đã bắt đầu loại bỏ các chuẩn bus cũ (như CoreConnect, PLB) để chuyển sang áp dụng AXI. Đặc biệt, với sự ra đời của họ Zynq-7000 và Zynq UltraScale+, Xilinx đã biến AXI4 (thế hệ thứ 4 của kiến trúc AMBA) thành tiêu chuẩn giao tiếp duy nhất để làm cầu nối giữa Hệ thống xử lý đa nhân (PS - Processing System) và Vùng logic khả trình (PL - Programmable Logic). Sự hội tụ này đã xóa nhòa ranh giới giữa ASIC và FPGA, biến FPGA thành một nền tảng tạo mẫu nhanh (ASIC Prototyping) hoàn hảo, nơi các kiến trúc phần cứng có thể được kiểm chứng thực tế trước khi tiến hành sản xuất hàng loạt (Tape-out).




Hình 2.1: Sơ đồ AXI (AMBA)

2.4.2. CƠ SỞ LÝ THUYẾT VÀ CƠ CHẾ HOẠT ĐỘNG CỦA AXI4

Giao thức AXI4 hoạt động dựa trên cơ chế ánh xạ bộ nhớ (Memory-Mapped I/O). Trong kiến trúc này, vi xử lý trung tâm không giao tiếp với các thiết bị ngoại vi thông qua các lệnh I/O đặc biệt, mà coi toàn bộ các khối phần cứng (Slave) như những dải địa chỉ bộ nhớ (Memory Addresses) liền kề [3].

Để đảm bảo hiệu suất truyền tải cao và hỗ trợ thực thi không theo thứ tự (Out-of-order execution), kiến trúc AXI4 phân tách các luồng dữ liệu thành 5 kênh (channels) độc lập, hoạt động song song và truyền theo một chiều duy nhất:



Hình 2.2: Các kênh giao tiếp (AMBA)

1. **Kênh Địa chỉ Đọc (Read Address Channel - AR):** Truyền tải địa chỉ bắt đầu và các thông tin điều khiển cho quá trình đọc.
2. **Kênh Dữ liệu Đọc (Read Data Channel - R):** Truyền dữ liệu từ Slave về Master, kèm theo cờ báo trạng thái đọc.
3. **Kênh Địa chỉ Ghi (Write Address Channel - AW):** Truyền tải địa chỉ bắt đầu cho quá trình ghi dữ liệu.
4. **Kênh Dữ liệu Ghi (Write Data Channel - W):** Truyền dữ liệu thực tế từ Master xuống Slave.
5. **Kênh Phản hồi Ghi (Write Response Channel - B):** Slave phản hồi lại Master về trạng thái của toàn bộ giao dịch ghi (thành công hoặc có lỗi).

Cơ chế bắt tay: Điểm cốt lõi làm nên độ tin cậy của AXI là cơ chế bắt tay hai chiều thông qua cặp tín hiệu VALID và READY có mặt trên tất cả 5 kênh. Master kéo tín hiệu VALID lên mức logic cao (1) để thông báo rằng dữ liệu hoặc địa chỉ trên bus đã hợp lệ. Ngược lại, Slave báo hiệu khả năng tiếp nhận bằng cách kéo tín hiệu READY lên cao. Một gói dữ liệu chỉ được coi là truyền thành công khi và chỉ khi cả VALID và READY đều ở mức 1 tại thời điểm sườn lên của xung nhịp (Clock Edge). Cơ chế này cho phép các khối phần cứng hoạt động ở các tần số xung nhịp khác nhau có thể đồng bộ hóa mà không gây ra hiện tượng mất mát dữ liệu hay tắc cổ chai (bottleneck).

2.4.3. PHÂN LOẠI CÁC BIẾN THỂ AXI TRÊN NỀN TẢNG XILINX

Theo tài liệu *Vitis Model Composer User Guide (UG1483)* của AMD/Xilinx **ug1483**, giao thức AXI là tiêu chuẩn xương sống để đóng gói và kết nối các khối phần cứng. Tài liệu quy định quy trình ánh xạ (mapping) tự động các tín hiệu thuật toán cấp cao xuống ba biến thể AXI vật lý chính nhằm tối ưu hóa tài nguyên phần cứng và băng thông trên nền tảng FPGA:

- **AXI4-Lite (Giao tiếp điều khiển vô hướng - Scalar):** Theo UG1483, AXI4-Lite được sử dụng mặc định để ánh xạ các cổng tín hiệu đầu vào/đầu ra dạng vô hướng và các tín hiệu điều khiển (Control signals). Giao diện này tạo ra một bảng địa chỉ thanh ghi (Memory-Mapped Registers). Với đặc tính chỉ hỗ trợ truyền một đơn vị dữ liệu trong mỗi giao dịch (Single beat) và thiết kế logic cực kỳ nhỏ gọn, AXI4-Lite phù hợp để vi xử lý đọc/ghi trực tiếp vào các thanh ghi tĩnh của mạch gia tốc. Các thao tác điển hình bao gồm: ghi bit 1 để khởi động mạch (Start), đọc bit cờ báo hoàn thành (Done/Idle), hoặc nạp các tham số siêu tham số (Hyper-parameters) cho thuật toán.
- **AXI4 Memory-Mapped (AXI4-Full - Truy xuất khối tốc độ cao):** Biến thể này được ứng dụng khi mô hình thiết kế cần giao tiếp với bộ nhớ đệm dùng chung dung lượng lớn như DDR RAM hoặc Block RAM (BRAM). Sức mạnh của AXI4-Full nằm ở khả năng truyền dữ liệu theo lô (Burst Transfer). CPU hoặc bộ điều khiển DMA (Direct Memory Access) chỉ cần cung cấp địa chỉ bắt đầu một lần duy nhất, sau đó có thể vận chuyển hàng ngàn byte dữ liệu (ví dụ: các bản đồ đặc trưng - Feature Maps của mạng CNN hoặc trọng số Weight) trong một chu kỳ thiết lập. Tính năng này giải quyết triệt để vấn đề "Bức tường bộ nhớ" (Memory Wall) trong các thiết kế gia tốc phần cứng AI.
- **AXI4-Stream (Dữ liệu luồng hướng sự kiện):** Tài liệu chỉ định AXI4-Stream cho các luồng dữ liệu mảng (Array) tốc độ cực cao, phổ biến trong Xử lý tín hiệu số (DSP) và Xử lý ảnh (Vision AI). Khác biệt hoàn toàn với hai biến thể trên, AXI4-Stream truyền dữ liệu mà không cần địa chỉ bộ nhớ (Address-less). Nó hoạt động như một đường ống nước (Pipeline) kết nối trực tiếp đầu ra của khối này vào đầu vào của khối kia. Giao thức này chỉ sử dụng cơ chế bắt tay TVALID và TREADY để đẩy thông lượng (Throughput) lên mức tối đa mà không bị giới hạn bởi chu kỳ giải mã địa chỉ.

2.4.4. TÍCH HỢP HỆ THỐNG

Quy trình đóng gói phần cứng (IP Packaging): Một điểm nhấn quan trọng trong hệ sinh thái thiết kế của Xilinx (UG1483) là khả năng tự động hóa việc đóng gói. Khi thiết kế lõi thuật toán bằng ngôn ngữ mô tả phần cứng (Verilog/SystemVerilog), công cụ IP Packager không chỉ tổng hợp mạch logic lõi mà còn tự động sinh ra lớp bọc (wrapper) chứa các giao diện AXI chuẩn mực. Đồng thời, hệ thống cũng tự động khởi tạo bộ thư viện trình điều khiển phần mềm (C/C++ Driver API / BSP). Điều này cho phép hệ điều hành hoặc mã Bare-metal dễ dàng tương tác với khối phần cứng thông qua các hàm truy xuất thanh ghi tiêu chuẩn trong môi trường Vitis thống nhất.

Ứng dụng chuẩn AXI vào Kiến trúc Gia tốc Mạng nơ-ron: Dựa trên nền tảng lý thuyết của giao thức AXI, kiến trúc của đồ án được định hình xoay quanh việc triển khai hệ thống nhận diện vật thể ứng dụng mô hình CNN lượng tử hóa (INT8) trên SoC Zynq UltraScale+ (Kit phát triển Kria KV260). Hệ thống là sự kết hợp đồng bộ giữa phần mềm chạy trên tập lệnh RISC-V (lõi mềm CV32E40P) và phần cứng gia tốc logic (CNN Accelerator). Giao thức AXI đóng vai trò cốt lõi trong việc định tuyến toàn bộ luồng điều khiển và luồng dữ liệu của thiết kế:

- **Luồng Điều khiển (Control Flow) với AXI4-Lite:** Khối gia tốc phần cứng được tích hợp cổng giao tiếp Slave AXI4-Lite, được ánh xạ vào một dải địa chỉ cơ sở tính trên không gian bộ nhớ của hệ thống (Memory-mapped). Vi xử lý trung tâm sử dụng đường truyền này để can thiệp trực tiếp vào máy trạng thái (FSM) của khối CNN. Cụ thể, các lệnh ghi/đọc được sử dụng để kích hoạt cờ vận hành (Start), hoặc kiểm tra trạng thái hoạt động (Status/Done). Để tối ưu hóa thời gian tính toán song song, hệ thống được thiết kế kết hợp phát tín hiệu ngắt cứng (IRQ) qua bộ điều khiển ngắt, giải phóng CPU khỏi việc phải liên tục chờ đợi vòng lặp (Polling).
- **Luồng Dữ liệu (Data Flow) với Kiến trúc Bộ nhớ dùng chung (Shared Memory):** Để giải quyết bài toán thắt cổ chai dữ liệu khi cả lõi RISC-V và lõi gia tốc CNN cùng cần truy xuất thông tin, hệ thống sử dụng một khối Block RAM (BRAM) cấu hình cổng kép (True Dual-Port BRAM) làm vùng nhớ dùng chung. Giao diện AXI4 kết nối vùng vi xử lý Host (nhân Cortex-A) và lõi RISC-V vào hệ thống BRAM này. Ban đầu, vi xử lý Host đóng vai trò quản lý tài nguyên, thực hiện nạp firmware cho RISC-V và đưa dữ liệu ảnh đầu vào (Inference Data) xuống BRAM thông qua bus AXI. Sau khi giải phóng tín hiệu Reset,

lõi RISC-V sẽ trực tiếp nạp lệnh từ BRAM và đóng vai trò điều khiển độc lập để chỉ đạo khối CNN tính toán.

2

Việc tuân thủ chặt chẽ tiêu chuẩn giao tiếp AMBA AXI trong thiết kế này không chỉ đảm bảo hệ thống vận hành ổn định trên nền tảng FPGA Kria KV260, mà còn mang ý nghĩa lớn về mặt kiến trúc. Nền tảng Zynq hiện tại đóng vai trò là môi trường ASIC Prototyping. Khi định hướng đưa hệ thống vi mạch Edge AI này vào sản xuất thực tế (Tape-out), toàn bộ lõi RISC-V và bộ gia tốc CNN chuẩn AXI có thể được tái sử dụng trực tiếp trên đế Silicon (ASIC) mà không cần phải tái cấu trúc giao thức giao tiếp, khẳng định tính chuyên nghiệp và định hướng công nghiệp của đồ án.

2.5. TỔNG QUAN VỀ TRÍ TUỆ NHÂN TẠO (AI)

2.5.1. CÁC MÔ HÌNH AI (AI MODELS)

Trong lĩnh vực thị giác máy tính và hệ thống nhúng, các mô hình AI thường được phân loại dựa trên chức năng và kiến trúc. Việc lựa chọn mô hình phù hợp là yếu tố quyết định đến hiệu năng của hệ thống Edge AI.

MÔ HÌNH PHÂN LOẠI (CLASSIFICATION)

Đây là dạng mô hình cơ bản nhất, nhiệm vụ là gán nhãn cho một hình ảnh đầu vào. Ví dụ: xác định xem trong ảnh có người hay không. Các kiến trúc tiêu biểu bao gồm MobileNet, SqueezeNet, và ResNet. Đối với các thiết bị biên, MobileNet thường được ưu tiên nhờ kiến trúc Depthwise Separable Convolution giúp giảm đáng kể khối lượng tính toán.

MÔ HÌNH PHÁT HIỆN ĐỐI TƯỢNG (OBJECT DETECTION)

Phức tạp hơn phân loại, mô hình này không chỉ xác định đối tượng là gì mà còn định vị vị trí của nó thông qua các khung bao (Bounding Box). Các đại diện nổi bật gồm dòng YOLO (You Only Look Once) và SSD (Single Shot MultiBox Detector). Tuy nhiên, việc triển khai Object Detection trên soft-core RISC-V đòi hỏi tài nguyên tính toán rất lớn.

MÔ HÌNH PHÂN ĐOẠN (SEGMENTATION)

Phân loại từng pixel trong ảnh, giúp tách nền và đối tượng một cách chi tiết. Dạng mô hình này (ví dụ: U-Net) thường yêu cầu bộ nhớ lớn để lưu trữ các bản đồ đặc trưng (feature maps) độ phân giải cao, do đó ít được ưu tiên trên các hệ thống FPGA tài nguyên thấp nếu không có bộ tăng tốc phần cứng chuyên dụng.

2.5.2. TRAINING VÀ INFERENCE

Để triển khai AI trên phần cứng, cần phân biệt rõ hai giai đoạn:

- **Huấn luyện (Training):** Quá trình tìm ra bộ trọng số (weights) tối ưu cho mô hình thông qua việc học từ dữ liệu lớn. Quá trình này yêu cầu tính toán dấu phẩy động (Float32/Float16) và thường thực hiện trên Server hoặc GPU mạnh.
- **Suy luận (Inference):** Quá trình sử dụng mô hình đã huấn luyện để đưa ra dự đoán trên dữ liệu mới. Tại thiết bị biên (Edge), suy luận yêu cầu độ trễ thấp và thường sử dụng kỹ thuật lượng tử hóa để chạy trên phần cứng số nguyên (Integer hardware) như RISC-V soft-core.

2

2.5.3. PHÂN LOẠI AI VÀ MỐI LIÊN HỆ VỚI DEEP LEARNING

Trí tuệ nhân tạo là một thuật ngữ rộng, bao hàm nhiều cấp độ:

- **AI hẹp (Narrow AI):** Các hệ thống được thiết kế cho một tác vụ cụ thể (như nhận dạng ảnh trong đề tài này).
- **Học máy (Machine Learning - ML):** Tập con của AI, nơi máy tính học từ dữ liệu thay vì được lập trình quy tắc cứng.
- **Học sâu (Deep Learning - DL):** Tập con của ML, sử dụng các mạng nơ-ron nhiều lớp để trích xuất đặc trưng tự động.

Chi tiết về cấu trúc và nguyên lý hoạt động của Mạng nơ-ron nhân tạo (ANN) và Học sâu sẽ được trình bày chuyên sâu tại Mục 2.6.

2.5.4. EDGE AI**KHÁI NIỆM**

Edge AI là sự kết hợp giữa thuật toán AI và tính toán biên (Edge Computing), cho phép xử lý dữ liệu cục bộ ngay trên thiết bị phần cứng mà không cần gửi dữ liệu về trung tâm dữ liệu (Cloud).

ƯU ĐIỂM SO VỚI CLOUD AI

- **Độ trễ thấp (Low Latency):** Phản hồi tức thời, phù hợp cho các ứng dụng thời gian thực (ví dụ: xe tự lái, robot).
- **Bảo mật và Quyền riêng tư:** Dữ liệu hình ảnh nhạy cảm không rời khỏi thiết bị, giảm nguy cơ bị tấn công đường truyền.
- **Tiết kiệm băng thông:** Không cần truyền tải luồng video liên tục lên máy chủ, giảm tải cho hạ tầng mạng.
- **Độ tin cậy:** Hệ thống vẫn hoạt động bình thường ngay cả khi mất kết nối Internet.

CÁC FRAMEWORK PHỔ BIẾN CHO EDGE AI

- **TensorFlow Lite (TFLite):** Phiên bản rút gọn của TensorFlow, tối ưu cho thiết bị di động và nhúng. TFLite hỗ trợ chuyển đổi mô hình sang định dạng FlatBuffer nhẹ và cung cấp các toán tử tối ưu cho vi xử lý ARM và RISC-V.
- **Vitis AI:** Nền tảng phát triển của AMD-Xilinx, chuyên dụng để tối ưu hóa mô hình AI chạy trên các kiến trúc DPU (Deep Learning Processor Unit) của FPGA Xilinx.

- **ONNX Runtime:** ONNX (Open Neural Network Exchange) là định dạng trung gian giúp chuyển đổi mô hình giữa các framework (PyTorch sang TensorFlow). ONNX Runtime cho phép chạy suy luận hiệu năng cao trên nhiều nền tảng phần cứng khác nhau.

2

2.6. MẠNG NƠ-RON NHÂN TẠO (ARTIFICIAL NEURAL NETWORKS)

Mạng nơ-ron nhân tạo (ANN) là nền tảng của Deep Learning, lấy cảm hứng từ cơ chế truyền dẫn tín hiệu điện hóa giữa các nơ-ron trong bộ não sinh học. Trước khi đi sâu vào kiến trúc CNN được sử dụng trong đề tài, cần xem xét tổng quan các kiến trúc mạng nơ-ron phổ biến để thấy rõ sự phù hợp của từng loại đối với các tác vụ cụ thể.[4]

2.6.1. CÁC KIẾN TRÚC MẠNG NƠ-RON PHỔ BIẾN

MẠNG NƠ-RON TRUYỀN THẲNG (FEEDFORWARD NEURAL NETWORK - MLP)

Đây là dạng đơn giản nhất của ANN, còn được gọi là Multi-Layer Perceptron (MLP). Trong kiến trúc này, thông tin di chuyển theo một chiều từ lớp đầu vào (Input), qua các lớp ẩn (Hidden layers) đến lớp đầu ra (Output) mà không có chu trình quay lại.

- **Đặc điểm:** Các nơ-ron ở lớp trước kết nối đầy đủ (fully connected) với nơ-ron lớp sau.
- **Hạn chế với hình ảnh:** Khi xử lý ảnh, MLP làm mất thông tin không gian (spatial structure) do phải duỗi phẳng ảnh thành vector 1 chiều. Ngoài ra, số lượng tham số bùng nổ quá nhanh dẫn đến quá tải bộ nhớ và hiện tượng quá khớp (overfitting).

CÁC KIẾN TRÚC KHÁC

Ngoài MLP, lĩnh vực mạng nơ-ron còn có Mạng nơ-ron Hồi quy (RNN, với các biến thể LSTM/GRU) chuyên cho dữ liệu chuỗi thời gian, và Vision Transformers (ViT) áp dụng cơ chế Self-Attention. Tuy nhiên, RNN không hiệu quả trong việc trích xuất đặc trưng không gian 2D và khó song song hóa, còn ViT có độ phức tạp $O(N^2)$ tiêu tốn tài nguyên rất lớn – cả hai đều không phù hợp với ràng buộc của một soft-core RISC-V trên FPGA tài nguyên hạn chế. Do đó, đồ án lựa chọn Mạng nơ-ron Tích chập (CNN) làm kiến trúc chính, sẽ được trình bày tại mục 2.6.2.

2.6.2. MẠNG NƠ-RON TÍCH CHẬP (CNN)

Dựa trên phân tích trên, CNN là kiến trúc cân bằng nhất giữa hiệu năng và chi phí tính toán cho các thiết bị biên. CNN là kiến trúc mạng chuyên

biệt cho dữ liệu dạng lưới (grid-like topology) như hình ảnh. Một mạng CNN điển hình bao gồm ba loại lớp chính:

2

LỚP TÍCH CHẬP (CONVOLUTIONAL LAYER)

Đây là lớp quan trọng nhất, thực hiện trích xuất đặc trưng cục bộ và bảo toàn tính chất không gian của ảnh. Phép tính tích chập là việc trượt một cửa sổ nhỏ (Kernel/Filter) trên toàn bộ ảnh đầu vào và thực hiện phép nhân chập. Về mặt toán học, giá trị đầu ra Y tại vị trí (i, j) được tính như sau:

$$Y[i, j] = \sum_m \sum_n X[i + m, j + n] \cdot K[m, n] + b \quad (2.1)$$

Trong đó: X là ma trận đầu vào, K là ma trận Kernel, và b là bias. Trên các vi xử lý RISC-V hỗ trợ DSP (như Pulpino), phép toán này có thể được tăng tốc bằng các lệnh SIMD (Single Instruction Multiple Data), cho phép thực hiện 4 phép nhân 8-bit trong một chu kỳ xung nhịp.

HÀM KÍCH HOẠT (ACTIVATION FUNCTION)

Hàm kích hoạt giúp đưa tính phi tuyến vào mô hình, cho phép mạng học được các đặc trưng phức tạp. Hàm phổ biến nhất trong CNN là **ReLU (Rectified Linear Unit)**:

$$f(x) = \max(0, x) \quad (2.2)$$

ReLU có ưu điểm lớn về mặt tính toán trên phần cứng nhúng vì chỉ cần một lệnh so sánh đơn giản (nếu $x < 0$ thì gán bằng 0), không tốn kém tài nguyên như hàm Sigmoid hay Tanh (vốn yêu cầu tính toán số mũ thực rất nặng nề cho soft-core).

LỚP GỘP (POOLING LAYER)

Dùng để giảm kích thước không gian của bản đồ đặc trưng (down-sampling), giúp giảm số lượng tham số và tính toán, đồng thời giúp mô hình bất biến với các dịch chuyển nhỏ (Translation Invariance) của đối tượng. Hai kỹ thuật phổ biến là Max Pooling (lấy giá trị lớn nhất) và Average Pooling (lấy giá trị trung bình).

2.6.3. KỸ THUẬT LƯỢNG TỬ HÓA (QUANTIZATION)

Lượng tử hóa là kỹ thuật cốt lõi để triển khai AI trên các vi xử lý RISC-V soft-core không có bộ xử lý dấu phẩy động (FPU) mạnh mẽ.

KHÁI NIỆM

Kỹ thuật này chuyển đổi các trọng số (weights) và giá trị kích hoạt (activations) từ dạng số thực 32-bit (Float32) sang số nguyên 8-bit (Int8). Công thức chuyển đổi tổng quát:

$$r = S \times (q - Z) \quad (2.3)$$

Trong đó: r là giá trị thực, q là giá trị lượng tử hóa (int8), S là tỉ lệ (Scale factor), và Z là điểm không (Zero-point).

LỢI ÍCH TRÊN FPGA/RISC-V

- **Giảm bộ nhớ:** Kích thước mô hình giảm 4 lần (từ 32-bit xuống 8-bit), giúp mô hình vừa vặn với bộ nhớ on-chip (BRAM/TCM) hạn hẹp của FPGA, giảm độ trễ truy cập bộ nhớ ngoài (DDR).
- **Tăng tốc độ:** Các phép tính số học trên số nguyên (Integer Arithmetic) nhanh hơn và tiêu thụ ít năng lượng hơn nhiều so với số thực. Các nhân RISC-V như RI5CY hỗ trợ thực hiện 4 phép nhân cộng Int8 trong một chu kỳ máy.

2.6.4. CÁC KỸ THUẬT TỐI ƯU HÓA KHÁC**KỸ THUẬT CẮT TỈA**

Pruning loại bỏ các kết nối (trọng số) có giá trị gần bằng 0 hoặc ít ảnh hưởng đến kết quả đầu ra. Kỹ thuật này biến ma trận trọng số dày đặc (Dense) thành ma trận thưa (Sparse), giúp giảm đáng kể khối lượng tính toán và bộ nhớ lưu trữ mà không làm giảm nhiều độ chính xác.

KỸ THUẬT IM2COL (IMAGE-TO-COLUMN)

Để tối ưu hóa phép tính tích chập trên phần cứng, kỹ thuật *im2col* thường được sử dụng. Nó biến đổi ma trận ảnh đầu vào thành các cột, chuyển bài toán tích chập phức tạp (Convolution) thành bài toán nhân ma trận (GEMM - General Matrix Multiply). GEMM là phép toán đã được tối ưu hóa rất tốt trên các thư viện tính toán (như BLAS) và tận dụng triệt để khả năng xử lý song song.

Trong đề án này, bộ tăng tốc Conv-CNN v2.0 không sử dụng *im2col* vì áp dụng kiến trúc *streaming dataflow* với line buffer + window register: dữ liệu được trượt qua window 3×3 và đưa vào trực tiếp 9 PE MAC, tránh chi phí biến đổi và sao chép bộ nhớ của *im2col*.

3

CÁC CÔNG TRÌNH NGHIÊN CỨU LIÊN QUAN

Chương này trình bày các công trình tiêu biểu trong ba hướng nghiên cứu liên quan đến đề tài: (i) các vi xử lý mã nguồn mở dựa trên RISC-V cho ứng dụng Edge AI, (ii) các framework gia tốc CNN trên FPGA, và (iii) các kiến trúc mạng nơ-ron và kỹ thuật lượng tử hóa hiệu quả cho thiết bị biên. Phần kết của mỗi mục sẽ làm rõ vị trí thiết kế của đề tài so với từng hướng tiếp cận đã có.

3.1. VI XỬ LÝ MÃ NGUỒN MỞ RISC-V CHO EDGE AI

3.1.1. HỆ SINH THÁI PULP VÀ PULPISSIMO

PULPissimo (PULP Independent Single-stream Shared-memory Integrated Subsystem) là một SoC vi điều khiển 32-bit dựa trên RISC-V, được phát triển bởi nhóm PULP (Parallel Ultra Low Power) thuộc ETH Zürich và Đại học Bologna [5]. Pulpissimo cung cấp một nền tảng phần cứng tiết kiệm năng lượng nhưng vẫn đảm bảo hiệu năng tính toán cho IoT và Edge AI, bao gồm: lõi RI5CY (tên cũ của CV32E40P), hệ thống bộ nhớ TCDM 16-bank, bộ điều khiển uDMA cho ngoại vi, hệ thống ngắt, và giao diện Hardware Processing Engine (HWPE) cho các bộ tăng tốc tùy chỉnh.

Đề tài này **kế thừa lõi xử lý CV32E40P từ Pulpissimo** (qua submodule chính thức của OpenHW Group) nhưng **không sử dụng các thành phần khác** của Pulpissimo: thay vì TCDM 16-bank + Logarithmic Interconnect, đề tài thiết kế lại memory subsystem theo chuẩn AXI4 của Xilinx (dual-port BRAM + AXI SmartConnect). Lựa chọn này nhằm tích hợp tự nhiên

với Vivado IP Catalog và đồng bộ địa chỉ logic giữa ARM và RISC-V (xem mục 4.5).

3.1.2. MỞ RỘNG TẬP LỆNH RISC-V CHO MẠNG NƠ-RON

Một hướng tiếp cận để gia tốc mạng nơ-ron trên RISC-V là can thiệp trực tiếp vào kiến trúc tập lệnh (ISA Extensions). Công trình “*FPGA-Accelerated RISC-V ISA Extensions for Efficient Neural Network Inference on Edge Devices*” [6] là một minh chứng tiêu biểu cho trường phái thiết kế *tightly-coupled*: thay vì tách bộ tăng tốc thành IP độc lập, nhóm tác giả định nghĩa các chỉ thị MAC INT8 mới, tích hợp ngay vào pipeline ALU của lõi RISC-V.

Ưu điểm của hướng này là độ trễ giao tiếp gần như bằng 0 (không qua bus AXI) và tiết kiệm năng lượng do không phải đọc/ghi bộ nhớ ngoài. **Nhược điểm**: (i) đòi hỏi can thiệp sâu vào RTL của CPU, có rủi ro làm giảm Fmax; (ii) bị giới hạn bởi băng thông tập thanh ghi 32-bit, khó scale lên các layer lớn; (iii) cần custom GCC/LLVM toolchain để biên dịch các lệnh tùy biến.

Đối chiếu với đề tài: Đề tài chọn hướng *loosely-coupled* (Conv-CNN là IP độc lập giao tiếp qua AXI), đánh đổi độ trễ giao tiếp lấy tính module hóa và khả năng scale. Lõi RISC-V CV32E40P được giữ nguyên bản (RV32IMC standard), không cần custom toolchain – ưu tiên tính bảo trì và tái sử dụng cho các capstone project sau.

3.2. FRAMEWORK GIA TỐC CNN TRÊN FPGA

Phần này tổng hợp 4 framework tiêu biểu cho việc gia tốc CNN trên FPGA, được lựa chọn dựa trên mức độ phù hợp với platform của đề tài (Xilinx Zynq UltraScale+) và tính đại diện cho các trường phái thiết kế khác nhau.

3.2.1. VITIS AI DPU (XILINX)

Vitis AI Deep Processing Unit (DPU) là giải pháp thương mại của Xilinx (nay là AMD-Xilinx) dành cho việc triển khai CNN trên dòng SoC Zynq UltraScale+ (bao gồm Kria KV260) [7]. DPU được phân phối dưới dạng IP đóng (encrypted bitstream), kèm theo compiler chuyển mô hình từ TensorFlow/PyTorch sang chỉ thị máy của DPU. Người dùng chỉ cần quantize mô hình và gọi runtime API, không cần thiết kế RTL.

Đối chiếu với đề tài: DPU cho phép triển khai nhanh nhiều mô hình lớn (ResNet, MobileNet, YOLO) nhưng có ba hạn chế đáng kể: (i) *closed-source* – không thể tùy biến op set hay quantization scheme; (ii) tài nguyên cố định – DPU B1024/B2048 chiếm phần lớn FPGA, khó nhường chỗ cho RISC-V soft-core; (iii) không có khả năng *hardware-software co-design* ở mức RTL – yếu tố cốt lõi của đề tài. Đề tài chấp nhận phạm vi op nhỏ hơn nhưng đổi lấy tính kiểm soát hoàn toàn pipeline phần cứng.

3.2.2. FINN – HLS-BASED BNN ACCELERATOR (XILINX RESEARCH)

FINN [8] là framework do Xilinx Research phát triển, sinh tự động bộ tăng tốc cho Binarized Neural Networks (BNN, weights/activations 1-bit) qua Vivado HLS. FINN tận dụng đặc điểm BNN – thay phép tích chập bằng XNOR + Popcount thực hiện hoàn toàn bằng LUT – để đạt throughput cao mà không tốn DSP.

Đối chiếu với đề tài: BNN cho phép throughput cực cao (hàng nghìn img/s) nhưng giảm độ chính xác đáng kể trên các tập dữ liệu phức tạp. Đề tài chọn INT8 (đề xuất bởi Jacob et al. [9]) làm điểm cân bằng tốt hơn giữa chính xác và hiệu năng cho bài toán phân loại nhị phân, đồng thời tận dụng được DSP48E2 của Ultrascale+ (vốn dồi dào: 1248 DSP trên KV260).

3.2.3. HLS4ML (CERN – FERMILAB COLLABORATION)

hls4ml [10] là framework do nhóm vật lý hạt nhân (CERN, Fermilab) phát triển ban đầu cho ứng dụng trigger LHC, nay được mở rộng cho Edge AI. hls4ml nhận mô hình Keras/PyTorch làm đầu vào và sinh ra C++ HLS code, sau đó qua Vivado HLS để tổng hợp thành RTL. Toàn bộ mạng được *fully unrolled* thành dataflow pipeline, đạt độ trễ rất thấp (microsecond range).

Đối chiếu với đề tài: hls4ml hoàn toàn HLS-based, không có CPU tham gia điều phối – mô hình bị “cứng hóa” thành RTL, đổi mô hình phải re-synthesize bitstream. Đề tài giữ kiến trúc phân tầng với RISC-V làm orchestrator: đổi mô hình chỉ cần thay `layer_table.h` + `weights.bin`, không cần re-synth – phù hợp hơn với mục tiêu prototyping nhanh nhiều mô hình.

3

3.2.4. CFU PLAYGROUND (GOOGLE)

CFU Playground [11] là project mã nguồn mở của Google, kết hợp lõi RISC-V (VexRiscv) với Custom Function Unit (CFU) trên FPGA, chạy TensorFlow Lite Micro. CFU là một dạng *tightly-coupled* accelerator: được thêm vào ALU của RISC-V qua chỉ thị tùy biến, gần giống hướng tiếp cận của [6].

Đối chiếu với đề tài: CFU Playground và đề tài đại diện cho hai trường phái song song trong nghiên cứu RISC-V + AI:

- **CFU Playground (tightly-coupled):** Bộ tăng tốc nằm trong lõi CPU, chia sẻ register file. Phù hợp khi mô hình nhỏ và op đơn giản (thường ở mức MAC vector).
- **Đề tài (loosely-coupled):** Bộ tăng tốc là IP độc lập giao tiếp qua AXI và DMA. Phù hợp khi op phức tạp (Conv 3×3 với line buffer + window + requantize) và cần streaming bandwidth cao từ DDR.

Lựa chọn của đề tài nghiêng theo hướng loosely-coupled vì: (i) op chính là Conv 3×3 với line buffer 16 KB BRAM – không thể nhét vào trong CPU; (ii) cần DMA tốc độ cao từ DDR mà CFU không hỗ trợ trực tiếp.

3.2.5. BẢNG TỔNG HỢP SO SÁNH

Bảng 3.1: So sánh đa chiều các framework gia tốc CNN trên FPGA.

Framework	Mã nguồn	Coupling	Quantization	Đổi mô hình	Có RISC-V?
Vitis AI DPU	Closed	Loosely (DPU IP)	INT8	Compile lại model	Không (chỉ ARM)
FINN	Open	Loosely (HLS-gen IP)	1-bit (BNN)	Re-synthesize	Không
hls4ml	Open	N/A (fully unrolled)	FP/INT tùy chọn	Re-synthesize	Không
CFU Playground	Open	Tightly (in-CPU)	INT8 (TFLM)	Re-compile firmware	Có (VexRiscv)
Đề tài	Open	Loosely (AXI IP)	INT8 (TFLite)	Thay weights+table	Có (CV32E40P)

3.3. MÔ HÌNH HIỆU QUẢ CHO THIẾT BỊ BIÊN

Bên cạnh các vi xử lý mở và framework FPGA, hướng nghiên cứu thứ ba để đưa AI lên thiết bị biên là tối ưu hóa kiến trúc mạng nơ-ron thay vì phần cứng. Hai trường phái tiêu biểu được tóm tắt dưới đây để làm rõ vị trí thiết kế của đề tài.


Mạng nơ-ron Nhị phân (BNN). Courbariaux và cộng sự [12] đã chứng minh khả năng huấn luyện các mạng nơ-ron sâu với trọng số và kích hoạt ép buộc về $\{+1, -1\}$ (1-bit). Lợi thế lớn nhất của BNN trên FPGA là phép tích chập được thay bằng phép logic XNOR + Popcount, có thể thực hiện trực tiếp bằng LUT mà không cần DSP. Tuy nhiên, BNN gặp giảm độ chính xác đáng kể trên các tập dữ liệu phức tạp (ImageNet). Đồ án tham khảo nguyên lý tối ưu phần cứng của BNN nhưng lựa chọn lượng tử hóa INT8 chuẩn TFLite [9] để đạt cân bằng tốt hơn giữa độ chính xác và hiệu năng.

MobileNet và Depthwise Separable Convolution. Howard và cộng sự [13] đề xuất kiến trúc MobileNet sử dụng *depthwise separable convolution* (tách Conv $K \times K$ thành Depthwise Conv + Pointwise 1×1) để giảm khoảng 8–9 lần số phép MAC so với Conv chuẩn cùng kích thước. MobileNet trở thành kiến trúc chuẩn cho thị giác máy trên thiết bị di động. Tuy nhiên, depthwise convolution có *dataflow ngược* so với Conv chuẩn (mỗi cin $\rightarrow$ 1 output thay vì sum across cin), đòi hỏi MUX adder tree riêng và chế độ FSM mới ở bộ tăng tốc. Trong phạm vi đồ án, đề tài chọn kiến trúc vgg-tiny đơn giản hơn (chỉ Conv 3×3 chuẩn) để tập trung vào việc kiểm chứng đồng thiết kế phần cứng-phần mềm; hỗ trợ depthwise được dành cho hướng phát triển tiếp theo.

3.4. LƯỢNG TỬ HÓA VÀ HUẤN LUYỆN MẠNG NƠ-RON

Trong các hệ thống học sâu truyền thống, việc huấn luyện và suy luận thường được thực hiện trên định dạng số thực dấu phẩy động 32-bit (Float32) để đảm bảo độ chính xác cao nhất. Tuy nhiên, trên các thiết bị biên (Edge Devices) với tài nguyên hạn chế như FPGA hay vi xử lý nhúng RISC-V, các phép toán số thực tiêu tốn quá nhiều tài nguyên phần cứng và năng lượng.

Để giải quyết vấn đề này, đồ án áp dụng phương pháp lượng tử hóa số nguyên được đề xuất bởi Jacob *et al.* (Google) trong công trình "*Quantization and Training of Neural Networks for Efficient Integer-Arithmetic-Only Inference*" [9].



Hình 3.1: Quy trình lượng tử hóa và huấn luyện mạng nơ-ron theo Jacob et al.

3.4.1. CƠ CHẾ LƯỢNG TỬ HÓA AFFINE (AFFINE QUANTIZATION SCHEME)

Khác với các phương pháp lượng tử hóa logarit hay nhị phân, phương pháp của Jacob et al. sử dụng ánh xạ tuyến tính (Affine mapping) để chuyển đổi giữa giá trị thực (r) và giá trị nguyên 8-bit (q). Công thức ánh xạ được định nghĩa như sau:

$$r = S \times (q - Z) \quad (3.1)$$

Trong đó:

- r (Real value): Giá trị thực cần biểu diễn.
- q (Quantized value): Giá trị nguyên 8-bit ($q \in [0, 255]$ hoặc $[-128, 127]$).
- S (Scale factor): Hằng số tỉ lệ (dạng Float32 dương), xác định bước nhảy của lượng tử hóa.
- Z (Zero-point): Giá trị nguyên đóng vai trò là điểm "0" của số thực. Điều này cho phép biểu diễn chính xác giá trị 0 thực tế (thường xuất hiện trong Padding hoặc ReLU) bằng một số nguyên, giúp duy trì độ chính xác của mạng.

Từ công thức trên, quá trình nhân chập (Convolution) giữa đầu vào x và trọng số w có thể được viết lại hoàn toàn dưới dạng số nguyên:

$$y = \sum (x \times w) \approx S_y \left(\sum (q_x - Z_x)(q_w - Z_w) + Z_y \right) \quad (3.2)$$

3.4.2. SUY LUẬN CHỈ DÙNG SỐ HỌC NGUYÊN (INTEGER-ARITHMETIC-ONLY INFERENCE)

Điểm đột phá trong nghiên cứu của Jacob et al. là kỹ thuật xử lý tham số S (Scale). Mặc dù S là số thực, nhưng trong quá trình suy luận, tích của

các Scale ($M = S_x S_w / S_y$) được xấp xỉ bằng một phép nhân số nguyên và phép dịch bit (Bit-shift):

$$M \approx 2^{-n} \times M_0 \quad (\text{với } M_0 \text{ là số nguyên cố định}) \quad (3.3)$$

Kỹ thuật này cho phép loại bỏ hoàn toàn khối xử lý số thực (FPU) khỏi phần cứng. Mọi phép tính từ tích chập, cộng bias đến hàm kích hoạt đều được thực hiện bằng các đơn vị số học nguyên (ALU Integer) và các bộ dịch bit. Đề tài hiện thực trực tiếp công thức này trong module `requantize_sv` với pipeline 3-tầng (mục 5.3.7).

4

THIẾT KẾ KIẾN TRÚC HỆ THỐNG

4.1. TỔNG QUAN KIẾN TRÚC PLATFORM

Để đảm bảo tính linh hoạt, khả năng mở rộng và tái sử dụng, hệ thống được thiết kế dựa trên mô hình phân lớp chức năng. Kiến trúc này cho phép tách biệt giữa hạ tầng phần cứng vật lý và logic thực thi của ứng dụng AI.

Hình 4.1: Stack kiến trúc hệ thống Edge-AI

- Lớp 1: Hardware Layer (Cơ sở hạ tầng) Phân tích lý do chọn Zynq làm Host (Quản lý I/O tốt, chạy Linux) và CV32E40P làm Accelerator (Lõi nhỏ gọn, hỗ trợ tập lệnh IMC, tối ưu diện tích chip) .Nhấn mạnh vào khối AXI Interconnect và BRAM Controller (Phiên dịch viên ngôn ngữ bus) - Đây chính là xương sống của Platform.
- Lớp 2: Software / Runtime Layer (Hệ điều hành & Trình điều khiển) Trình bày luồng hoạt động (Data Flow): ARM đóng vai trò Master, dùng Memory Mapped I/O để đẩy dữ liệu. RISC-V đóng vai trò Slave, luôn ở trạng thái chờ lệnh (Polling) ARM chụp ảnh → Đẩy vào BRAM → Kích hoạt cờ (Flag) → RISC-V đọc cờ → Tính toán → Ghi kết quả → ARM đọc kết quả.
- Lớp 3: Application Layer (Tầng ứng dụng): Một nền tảng "mở". Hiện tại đang chạy nhận diện người (CNN), nhưng vì là Platform, ngày mai người dùng hoàn toàn có thể nạp firmware khác để chạy nhận diện âm thanh mà không cần sửa lại phần cứng.

4.1.1. LAYER 1: HARDWARE LAYER

Đây là tầng thấp nhất của nền tảng, thực thi các tác vụ tính toán cường độ cao và quản lý luồng dữ liệu thô. Thành phần chính bao gồm:

Hệ thống xử lý (Processing System - PS): Tập dụng cụm lõi ARM Cortex-A53 của Zynq UltraScale+ để điều phối toàn hệ thống.

Bộ gia tốc lõi mềm (Soft-core Accelerator): Lõi vi xử lý RISC-V CV32E40P kết hợp cùng khối tăng tốc phần cứng (CNN Accelerator) tùy chỉnh trên vùng Programmable Logic (PL).

Hệ thống di chuyển dữ liệu (Data Mover): Tích hợp khối DMA Controller và mạng lưới AXI4 Interconnect để vận chuyển dữ liệu giữa DDR4 và Shared BRAM với độ trễ thấp nhất, giảm thiểu gánh nặng cho CPU trung tâm.

4.1.2. LAYER 2: SOFTWARE / RUNTIME LAYER

Đóng vai trò là "cầu nối"(Middleware) giúp lớp ứng dụng có thể tương tác với phần cứng một cách minh bạch:

Host Environment: Hệ điều hành Linux chạy trên lõi ARM, cung cấp các Driver giao tiếp Camera, bộ nhớ và thư viện tiền xử lý ảnh (OpenCV).

Communication Protocol: Hiện thực hóa cơ chế Memory-Mapped I/O và giao thức bắt tay thông qua các cờ hiệu (Flags) trong bộ nhớ dùng chung.

Firmware Subsystem: Chứa mã nguồn Bare-metal tối ưu hóa cho RISC-V, bao gồm các thư viện toán tử AI cơ bản và trình điều khiển khối tăng

tốc phần cứng.

4.1.3. LAYER 3: APPLICATION LAYER

Đây là tầng cao nhất, quy định kịch bản sử dụng thực tế của hệ thống.

- **Ứng dụng kiểm chứng (Use-case):** Hiện tại, tầng này đang thực thi cấu trúc mạng **MobileNetV2** (lượng tử hóa INT8) để giải quyết bài toán phát hiện người (Human Detection) trên tập dữ liệu INRIA.
- **Tính linh hoạt trong cùng miền ứng dụng (Domain-Specific Flexibility):** Nhờ thiết kế phân lớp, người dùng có thể dễ dàng chuyển đổi hệ thống sang giải quyết bài toán khác trong cùng lĩnh vực thị giác máy tính (ví dụ: chuyển từ MobileNet sang nhận diện biển báo giao thông bằng kiến trúc CNN khác). Việc này chỉ yêu cầu cập nhật tệp trọng số và mã nguồn Firmware (C/C++) ở Layer 2, mà hoàn toàn không cần can thiệp hay tổng hợp lại kiến trúc vật lý ở Layer 1.

4

4.2. KIẾN TRÚC DỊ THỂ

Hệ thống Edge-AI được thiết kế dựa trên kiến trúc không đồng nhất (Heterogeneous Architecture) của nền tảng Zynq UltraScale+ MPSoC trên bo mạch Kria KV260. Thiết kế tận dụng mô hình đồng thiết kế phần cứng/phần mềm (Hardware/Software Co-design) để tối ưu hóa hiệu năng xử lý.

Mô hình tổng thể được chia thành hai miền xử lý chính:

- Processing System
- Khối Cầu nối
- Programmable Logic

Như thể hiện tại Hình 4.2, hệ thống được phân chia thành ba miền xử lý chính với các vai trò chuyên biệt:

- **Phân hệ Xử lý (Processing System - PS):** Đóng vai trò là khối điều khiển trung tâm (Host), hoạt động trên nền tảng vi xử lý ARM Cortex-A53 lõi tứ. PS chịu trách nhiệm:
 - Quản lý tài nguyên hệ thống và khởi chạy quy trình boot.
 - Giao tiếp với các ngoại vi tiêu chuẩn như Camera (qua giao diện MIPI CSI-2) và Màn hình.
 - Thực hiện các bước tiền xử lý hình ảnh (Preprocessing) và quản lý bộ nhớ đệm dữ liệu (Data Buffering) trên DDR4.

4

Hình 4.2: Kiến trúc hệ thống tổng quan

- **Khối Giao tiếp Liên kết (Interconnect Fabric):** Đóng vai trò là cầu nối dữ liệu tốc độ cao, sử dụng giao thức chuẩn công nghiệp AMBA AXI4. Khối này bao gồm các bộ chuyển mạch thông minh (AXI SmartConnect) để:
 - Phân tách luồng điều khiển (Control Plane) băng thông thấp và luồng dữ liệu (Data Plane) băng thông cao.
 - Đảm bảo đồng bộ hóa giữa hai miền xung nhịp khác nhau của PS và PL.
 - Cho phép truy cập bộ nhớ chia sẻ (Shared Memory) một cách trong suốt giữa các vi xử lý.

- **Phân hệ Logic Khả trình (Programmable Logic - PL):** Đóng vai trò là bộ tăng tốc tính toán (Accelerator). Tại đây, tài nguyên FPGA được cấu hình để triển khai một Hệ thống trên Chip (SoC) con, bao gồm:
 - **Lõi vi xử lý mềm RISC-V (PULP Subsystem):** Điều phối luồng thực thi thuật toán AI.
 - **Bộ tăng tốc phần cứng (CNN Accelerator):** Thực hiện các phép toán tích chập chuyên sâu.
 - **Cơ chế truy cập bộ nhớ trực tiếp (uDMA):** Tối ưu hóa việc di chuyển dữ liệu ảnh mà không làm gián đoạn CPU.

Sự kết hợp chặt chẽ giữa ba thành phần này cho phép hệ thống hoạt động theo cơ chế đường ống (Pipelining), đảm bảo khả năng xử lý hình ảnh thời gian thực với độ trễ thấp nhất.

4.3. THIẾT KẾ PROCESSING SYSTEM

Đây là phần cứng có sẵn (Hard-core) trên chip Zynq UltraScale+ của board Kria KV260.

4

- **ARM Cortex-A53:** Đóng vai trò là CPU chủ (Host). Nó có thể chạy hệ điều hành (Linux hoặc Bare-metal) để quản lý toàn bộ hệ thống. Nhiệm vụ của nó là giao tiếp với Camera (qua cổng MIPI), nhận ảnh, tiền xử lý (resize, crop) và lưu trữ ảnh vào bộ nhớ lớn.
- **DDR4 Controller (Shared Memory):** Đây là kho chứa dữ liệu chung. Vì bộ nhớ trong của RISC-V rất nhỏ (chỉ vài chục KB), toàn bộ dữ liệu ảnh đầu vào (Image Buffer) phải được lưu ở đây (4GB RAM của Kria).

PS đóng vai trò "Master" điều phối, gửi lệnh "Bắt đầu" (Start) cho khối PL khi đã có dữ liệu ảnh sẵn sàng.

4.3.1. CẤU HÌNH CHI TIẾT CÁC PHÂN HỆ

KHOẢ XỬ LÝ ỨNG DỤNG (APU CONFIGURATION)

Trung tâm của PS là cụm vi xử lý Quad-core ARM Cortex-A53 hoạt động ở tần số 1.2 GHz. Trong thiết kế này, APU được cấu hình để:

- **Chế độ hoạt động:** Chạy hệ điều hành PetaLinux (dựa trên Yocto Project) để tận dụng các driver có sẵn cho Camera MIPI và ngăn xếp mạng (Network Stack).
- **Quản lý Boot:** Sử dụng giao diện SD Card (SD1) kết nối với các chân MIO để nạp bitstream cho FPGA và khởi động hệ thống.

CẤU HÌNH GIAO DIỆN BỘ NHỚ (DDR CONFIGURATION)

Bộ điều khiển DDR4 (DDRC) được kích hoạt để quản lý 4GB RAM tích hợp trên Kria SOM. Cấu hình này rất quan trọng vì nó đóng vai trò là "Shared Memory" cho cả hệ thống:

- **Data Width:** 64-bit (hỗ trợ băng thông cao).
- **AXI Port QoS:** Cổng S_AXI_HP0 được ưu tiên mức Quality of Service (QoS) cao để đảm bảo uDMA không bị nghẽn khi ghi dữ liệu ảnh, tránh hiện tượng rớt khung hình (frame drop).

CẤU HÌNH GIAO DIỆN PS-PL (INTERFACE CONFIGURATION)

Để kết nối với miền Logic khả trình (nơi chứa RISC-V và Accelerator), hai cổng giao tiếp AXI quan trọng được kích hoạt:

1. M_AXI_HPM0_FPD (Master):

- *Chức năng:* Cổng Master hiệu năng cao miền công suất thấp (Full Power Domain).
- *Nhiệm vụ:* Dùng để CPU ARM gửi tín hiệu điều khiển, cấu hình thanh ghi và nạp firmware vào bộ nhớ lệnh của RISC-V.
- *Độ rộng:* 32-bit (phù hợp với bus AXI-Lite).

2. S_AXI_HP0_FPD (Slave):

- *Chức năng:* Cổng Slave hiệu năng cao (High Performance).
- *Nhiệm vụ:* Cho phép các Master bên phía FPGA (cụ thể là uDMA) truy cập trực tiếp vào RAM DDR4.
- *Độ rộng:* 128-bit (để tối đa hóa tốc độ truyền tải ảnh).

CẤU HÌNH XUNG NHỊP (CLOCK CONFIGURATION)

Khối PS cung cấp nguồn xung nhịp tham chiếu cho toàn bộ logic bên phía PL thông qua chân p1_clk0. Tần số được thiết lập là **100 MHz**, đảm bảo sự cân bằng giữa tốc độ xử lý của nhân RISC-V và mức tiêu thụ năng lượng.

4.4. THIẾT KẾ HỆ THỐNG GIAO TIẾP VÀ BỘ NHỚ (INTERCONNECT & MEMORY HIERARCHY)

Trong kiến trúc SoC dị thể, hiệu năng của hệ thống không chỉ phụ thuộc vào tốc độ xử lý của từng nhân (Core) mà còn phụ thuộc vào băng thông và độ trễ của hệ thống kết nối. Mục này trình bày thiết kế chi tiết mạng lưới giao tiếp giữa PS và PL, cùng với quy hoạch không gian bộ nhớ chung.

Hình 4.3: Sơ đồ khối hệ thống giao tiếp AXI giữa PS và PL.

4.4.1. CƠ CHẾ AXI SMARTCONNECT (PS-PL BRIDGE)

Để kết nối miền xử lý ứng dụng (PS) hoạt động ở tần số cao và miền logic khả trình (PL) hoạt động ở tần số thấp, hệ thống sử dụng khối IP **AXI SmartConnect**. Đây không chỉ là dây dẫn đơn thuần mà là một ma trận chuyển mạch thông minh (Switch Fabric) đảm nhiệm ba chức năng:

- **Clock Domain Crossing (CDC):** Đồng bộ hóa tín hiệu giữa miền xung nhịp PS (1.2 GHz) và miền PL (100 MHz) bằng các bộ đệm FIFO bất đồng bộ, đảm bảo không xảy ra lỗi Metastability.
- **Width Conversion:** Chuyển đổi độ rộng dữ liệu tự động giữa bus hệ thống 128-bit (phía DDR) và bus ngoại vi 32-bit (phía RISC-V).
- **Arbitration:** Phân giải tranh chấp khi nhiều Master cùng truy cập bộ nhớ.

Hệ thống được thiết kế với hai kênh giao tiếp vật lý tách biệt:

KÊNH ĐIỀU KHIỂN (CONTROL PATH - AXI4-LITE)

Đây là tuyến giao tiếp từ **Master (ARM Cortex-A53)** đến **Slave (PULP Subsystem)**.

- **Giao thức:** AXI4-Lite 32-bit. Đây là phiên bản rút gọn của AXI4, không hỗ trợ truyền tải dạng Burst.
- **Mục đích:** Tối ưu hóa cho các giao dịch đơn lẻ, độ trễ thấp.
- **Chức năng:** Dùng để CPU ARM thực hiện các tác vụ quản trị như:
 - Cấu hình thanh ghi điều khiển của bộ tăng tốc CNN (Trọng số, Bias, Kích thước ảnh).
 - Gửi tín hiệu kích hoạt (Trigger) quá trình suy luận.
 - Reset mềm (Soft-reset) khối PL trong trường hợp treo hệ thống.

KÊNH DỮ LIỆU (DATA PATH - AXI4-FULL)

Đây là tuyến giao tiếp từ **Master (uDMA Controller)** đến **Slave (DDR4 Controller)**.

- **Giao thức:** AXI4-Full 128-bit.
- **Mục đích:** Tối ưu hóa băng thông (Throughput).
- **Chức năng:** Hỗ trợ cơ chế *Burst Transaction*, cho phép uDMA đọc/ghi liên tiếp tới 256 gói dữ liệu chỉ với một địa chỉ bắt đầu. Điều này cực kỳ quan trọng để đảm bảo cung cấp đủ dữ liệu pixel cho mạng MobileNet hoạt động thời gian thực (Real-time).

4.4.2. QUY HOẠCH KHÔNG GIAN BỘ NHỚ (SYSTEM MEMORY MAP)

Hệ thống quy hoạch không gian bộ nhớ thống nhất giữa hai góc nhìn của lõi RISC-V (32-bit flat) và lõi ARM (PS), với nguyên tắc **cùng địa chỉ logic** cho cùng một thiết bị slave để đơn giản hóa việc trao đổi con trỏ giữa hai master. Bảng 4.1 tổng hợp bản đồ bộ nhớ chi tiết.

Bảng 4.1: Bản đồ bộ nhớ hệ thống (System Memory Map)

Địa chỉ	Kích thước	Slave	Chức năng
<i>Góc nhìn RISC-V (qua m_axi_instr + m_axi_data)</i>			
0x0000_0000	64 KB	I-BRAM Port A	Instruction fetch (.text, .rodata, vector reset).
0xB000_0000	64 KB	axi_dma_0 S_AXI_LITE	Thanh ghi điều khiển DMA (MM2S, S2M, CTRL/STATUS).
0xB001_0000	64 KB	conv_cnn_0 S00_AXI	Thanh ghi điều khiển bộ tăng tốc CNN (GEOMETRY, CTRL/STATUS, CHANNELS, M_Q3, SHIFT_ZP).
0xB004_0000	256 KB	D-BRAM Port A	.data, .bss, stack và các thanh ghi handshake chia sẻ với ARM.
<i>Góc nhìn ARM PS (qua M_AXI_HPM0/HPM1_FPD)</i>			
0xA000_0000	64 KB	I-BRAM Port B	ARM nạp/reload firmware.b vào BRAM lệnh của RISC-V.
0xB001_0000	64 KB	conv_cnn_0 S00_AXI	ARM cấu hình trực tiếp bộ tăng tốc nếu cần.
0xB004_0000	256 KB	D-BRAM Port B	Vùng shared memory ARM và RISC-V (handshake regs, lay pointers, kết quả).
<i>Góc nhìn DMA (qua S_AXI_HPC0_FPD, cache-coherent)</i>			
0x0000_0000	2 GB	DDR_LOW	IFM/Weights/OFM buffer cấp phát bởi ARM qua pynq.allocate (CMA).

Đặc điểm thiết kế quan trọng:

- **I-BRAM ánh xạ kép** (0x0000_0000 từ RISC-V, 0xA000_0000 từ ARM): cho phép ARM nạp lại firmware mà không cần halt RISC-V.
- **D-BRAM ánh xạ đồng địa chỉ** (0xB004_0000 từ cả hai phía): tiện cho debug lock-step và trao đổi pointer trực tiếp.

- **Bộ nhớ DDR riêng cho DMA:** vùng DDR_LOW chỉ được DMA truy cập (đã *Exclude* BRAM khỏi DMA route trong Vivado Address Editor để tránh xung đột); ARM chỉ định địa chỉ vật lý qua `pynq.allocate` và truyền pointer xuống RISC-V qua D-BRAM.

BỘ CỤC THANH GHI HANDSHAKE TRONG D-BRAM PORT B

Thay vì sử dụng một thanh ghi mailbox đơn lẻ, đề tài thiết kế một bộ cục thanh ghi nhiều trường tại đầu vùng D-BRAM Port B (offset từ 0xB004_0000) để trao đổi đầy đủ thông tin điều khiển và kết quả. Bảng 4.2 mô tả layout các thanh ghi:

Bảng 4.2: Bộ cục thanh ghi chia sẻ trong D-BRAM Port B

4

Offset	Tên	Hướng	Mô tả
+0x00	CMD_FROM_ARM	ARM → RISC-V	0x01 = START, 0x00 = idle.
+0x04	STATUS_TO_ARM	RISC-V → ARM	0x00 IDLE / 0x01 BUSY / 0x02 DONE.
+0x08	DATASET_ID	ARM → RISC-V	0 = INRIA, 1 = Cats vs Dogs.
+0x0C	RESULT_CLASS	RISC-V → ARM	Kết quả argmax (tùy chọn; mặc định ARM tự argmax).
+0x10	RESULT_CONF	RISC-V → ARM	Confidence Q1.7 (tùy chọn).
+0x18	IFM_PHYS_ADDR	ARM → RISC-V	Địa chỉ vật lý DDR của buffer A (IFM, ping-pong scratch).
+0x1C	OFM_PHYS_ADDR	ARM → RISC-V	Địa chỉ vật lý DDR của buffer B (ping-pong scratch / OFM cuối).
+0x20	WEIGHT_BASE	ARM → RISC-V	Địa chỉ vật lý DDR của blob weights; RISC-V cộng <code>LAYERS[i].weight_offset</code> để ra phys addr per-layer.

CƠ CHẾ ĐỒNG BỘ HÓA

Quy trình bắt tay giữa ARM và RISC-V cho mỗi lần inference được mô tả như sau:

1. **ARM (chuẩn bị):** Cấp phát các CMA buffer cho weights, IFM ping-pong A, IFM ping-pong B; ghi pixel ảnh đã lượng tử hóa vào buffer A; ghi 3 thanh ghi địa chỉ IFM_PHYS_ADDR, OFM_PHYS_ADDR, WEIGHT_BASE.

2. **ARM (kích hoạt):** Ghi 0x01 vào CMD_FROM_ARM.
3. **RISC-V (xử lý):** Polling CMD_FROM_ARM; khi thấy 0x01 thì duyệt mảng LAYERS [], với mỗi layer cấu hình DMA (MM2S đọc IFM/weights, S2MM ghi OFM), cấu hình conv_cnn_0/S00_AXI, kích hoạt và đợi xong.
4. **RISC-V (báo hoàn thành):** Sau layer cuối, ghi STATUS_TO_ARM = 0x02 (DONE).
5. **ARM (đọc kết quả):** Polling STATUS_TO_ARM; khi DONE, gọi .invalidate() trên buffer cuối, đọc OFM, thực hiện GAP + softmax + argmax bằng phần mềm để có nhãn cuối cùng. Reset CMD_FROM_ARM về 0x00 để chuẩn bị cho frame tiếp theo.

4.5. THIẾT KẾ PROGRAMMABLE LOGIC

Logic Khả trình (PL) đóng vai trò là một subsystem độc lập song song với Processing System ARM, chịu trách nhiệm điều phối luồng dữ liệu và thực thi tính toán tích chập. Khác với hướng tiếp cận của các SoC mã nguồn mở như PULPissimo (vốn sử dụng kiến trúc TCDM phân ngân hàng + Logarithmic Interconnect riêng), đề tài chỉ kế thừa lõi vi xử lý CV32E40P từ hệ sinh thái PULP và thiết kế lại toàn bộ kiến trúc bộ nhớ + interconnect theo chuẩn AMBA AXI4 của Xilinx. Lựa chọn này có hai ưu điểm: (i) tích hợp tự nhiên với Vivado IP Catalog (AXI DMA, BRAM Controller, SmartConnect); (ii) cùng địa chỉ logic giữa ARM và RISC-V, tiện cho debug và lock-step verification.

4

4.5.1. CẤU HÌNH NHÂN VI XỬ LÝ CV32E40P

Lõi RISC-V được lấy từ submodule cv32e40p của OpenHW Group, sau đó được tham số hóa qua các define trước khi tổng hợp:

Bảng 4.3: Thông số cấu hình RISC-V Soft-core sử dụng trong đề tài.

Tham số	Giá trị	Lý do thiết kế
Architecture	RV32IMC	Tập lệnh cơ bản + nhân/chia (M) + nén (C). Đủ cho vai trò orchestrator (lập trình DMA + đọc layer table).
Pipeline Stages	4	Cân bằng giữa Fmax và độ trễ rẽ nhánh.
FPU	Disabled	Toàn bộ tính toán đã lượng tử hóa INT8; bỏ FPU tiết kiệm ~3000 LUT + 5 DSP.
COREV_PULP	Disabled	Bỏ tập lệnh mở rộng Xpulp (HW loop, SIMD) – không cần thiết cho orchestrator, đồng thời tránh phụ thuộc vào toolchain GCC tùy biến.
Instruction memory	I-BRAM 64 KB	Đủ chứa firmware + LAYERS[] (compile-in).
Data memory	D-BRAM 256 KB	Chứa .data, .bss, stack, vùng handshake với ARM.
Boot Address	0x0000_0000	Đầu I-BRAM, do ARM nạp firmware.bin qua Port B trước khi release reset.

4.5.2. KIẾN TRÚC BỘ NHỚ VÀ INTERCONNECT

Hệ thống sử dụng cặp BRAM dual-port (RAMB36 trên Ultrascale+) làm core memory cho RISC-V, kết nối với 2 master (RISC-V và ARM) qua các `axi_bram_ctrl`. Đây là điểm khác biệt quan trọng so với kiến trúc TCDM 16-bank của PULPissimo: thay vì tối ưu cho nhiều master tranh chấp đồng thời, đề tài chỉ có 2 master và lựa chọn 2-port BRAM tự nhiên hỗ trợ truy cập song song không xung đột.

4

- **I-BRAM 64 KB** – Port A nối với `m_axi_instr` của RISC-V cho instruction fetch; Port B nối với ARM (qua `HPM0_FPD`) cho phép ARM nạp/reload `firmware.bin` mà không cần halt RISC-V.
- **D-BRAM 256 KB** – Port A nối với `m_axi_data` của RISC-V; Port B nối với ARM (qua `HPM1_FPD`). Vùng đầu của D-BRAM dùng làm shared region với các thanh ghi handshake `CMD_FROM_ARM`, `STATUS_TO_ARM`, `IFM_PHYS_ADDR`, `OFM_PHYS_ADDR`, `WEIGHT_BASE` (xem mục 4.4.2).

Toàn bộ peripheral (AXI DMA, `conv_cnn S00_AXI`, BRAM controllers) được kết nối tới cả ARM và RISC-V qua một AXI SmartConnect chung, đảm bảo cả hai master cùng thấy slave ở chung một địa chỉ logic dải `0xB0xx_xxxx`.

4.5.3. CƠ CHẾ DMA TRUY CẬP DDR

Đề tài sử dụng `axi_dma_0` (Xilinx AXI Direct Memory Access IP, Scatter-Gather disabled) thay vì thiết kế lại từ đầu như PULPissimo uDMA:

- **Hai kênh độc lập:** MM2S (Memory-Mapped to Stream) đọc IFM/weights từ DDR và đẩy vào `conv_cnn_0/S00_AXIS`; S2MM (Stream to Memory-Mapped) ghi OFM từ `conv_cnn_0/M00_AXIS` ngược về DDR.
- **Cache coherency:** Cả hai kênh đi qua `S_AXI_HPC0_FPD` (cấu hình coherent), tránh nhu cầu `flush/invalidate` cache thủ công bên ARM.
- **Cơ chế ping-pong DDR:** Firmware RISC-V duy trì hai vùng đệm DDR (`buf_a`, `buf_b`); layer chặn đọc `buf_a` ghi `buf_b`, layer lẻ đảo lại. Cách này thay thế cho double-buffer ping-pong nội bộ uDMA của PULPissimo, nhưng không tốn BRAM nội (chỉ tốn DDR vốn dồi dào).

4.6. THIẾT KẾ KHỐI TĂNG TỐC PHẦN CỨNG (CNN ACCELERATOR)


Nằm trong PL, khối tăng tốc CNN được thiết kế để thực hiện các phép toán tích chập một cách song song và hiệu quả. Thiết kế này bao gồm các thành phần chính [14]

Đây là thành phần cốt lõi quyết định hiệu năng của toàn bộ hệ thống Edge-AI. Để đáp ứng yêu cầu tính toán thời gian thực của mạng MobileNetV1, nhóm thực hiện thiết kế một bộ tăng tốc phần cứng chuyên dụng (Domain-Specific Architecture - DSA) được tích hợp trong miền Logic khả trình (PL). Khối tăng tốc này được thiết kế để giảm tải (offload) các phép toán tích chập nặng nề nhất khỏi vi xử lý RISC-V, hoạt động theo cơ chế dòng dữ liệu (Dataflow) để tối đa hóa thông lượng.

4

4.6.1. KIẾN TRÚC TỔNG QUÁT KHỐI ACCELERATOR

Sơ đồ khối chức năng của bộ tăng tốc được mô tả trong Hình 4.4. Khối này giao tiếp với hệ thống thông qua hai giao diện chính:



Hình 4.4: Sơ đồ khối chức năng chi tiết của bộ tăng tốc CNN (Accelerator Core Architecture).

- **AXI4-Stream Slave:** Nhận dòng pixel ảnh đầu vào từ uDMA hoặc trực tiếp từ bộ nhớ đệm.
- **AXI4-Stream Master:** Đẩy dòng kết quả (Feature Maps) sau khi tính toán trở lại bộ nhớ.

4.6.2. CÁC THÀNH PHẦN CHỨC NĂNG CHI TIẾT

BỘ ĐỆM DÒNG (LINE BUFFER)

Để thực hiện tích chập 3×3 , tại mỗi thời điểm cần truy cập đồng thời 3 hàng pixel liên tiếp. Nếu đọc trực tiếp từ DDR cho mỗi lần trượt cửa sổ

thì băng thông sẽ trở thành điểm nghẽn. Thiết kế sử dụng *line buffer* hai-bank dựa trên BRAM nội bộ với cơ chế *read-before-write parity-toggled*: khi một pixel mới được nạp vào bank này thì 2 hàng cũ vẫn được giữ ở bank kia. Cùng với khối `window_3x3` đứng sau (mảng thanh ghi $3 \times 3 \times \text{cin}$), thiết kế tái sử dụng dữ liệu cục bộ và giảm số lần truy xuất bộ nhớ ngoài xuống còn 1 lần/pixel.

MẢNG TÍNH TOÁN PE VÀ ADDER TREE

Trung tâm tính toán của bộ tăng tốc gồm 9 PE (Processing Element) MAC (Multiply-Accumulate) hoạt động song song, tương ứng với 9 vị trí của kernel 3×3 :

4

- Mỗi PE thực hiện phép nhân $\text{INT8} \times \text{INT8}$ và cộng dồn vào thanh ghi tích lũy 32-bit. Cấu trúc pipelined với MREG + PREG cho phép Vivado ánh xạ trực tiếp vào khối DSP48E2.
- Đầu ra của 9 PE được tổng hợp qua *adder tree* 4-tầng để cho ra một giá trị tích chập 32-bit cho mỗi nhóm 9 pixel + 9 trọng số.
- Đối với layer có nhiều kênh đầu vào ($\text{cin} > 1$), bộ điều khiển sử dụng cơ chế *channel-interleaved per pixel*: tích lũy qua cin kênh trước khi xuất ra giá trị OFM cho mỗi tổ hợp $(y, x, \text{cnt_cout})$.

KHỐI LƯỢNG TỬ HÓA (REQUANTIZE)

Sau khi tổng chập, kết quả 32-bit cần được *re-quantize* về INT8 để khớp định dạng đầu vào của layer kế tiếp. Khối `requantize_sv` thực hiện đường ống 3-tầng theo công thức TFLite [9]:

$$y_q = \text{sat}_{\text{INT8}} \left(\left\lfloor \frac{(\sum x \cdot w + b) \cdot M_{q31} + 2^{30+n}}{2^{31+n}} \right\rfloor + z_{\text{out}} \right) \quad (4.1)$$

trong đó M_{q31} là hệ số nhân Q31 (int32), n là số bit dịch phải ($n \in [0, 31]$), z_{out} là zero-point đầu ra. Cờ `has_relu` điều khiển việc kẹp giá trị âm về 0 (fused ReLU). Hệ số M_{q31} và n được tính sẵn trong pipeline huấn luyện và truyền xuống qua thanh ghi `S00_AXI` cho từng layer.

4.6.3. ĐẶC TÍNH THIẾT KẾ VÀ TỐI ƯU CHO VGG-TINY

Thay vì cố gắng tổng quát hóa hỗ trợ tất cả các loại mạng CNN, đề tài chọn **thu hẹp tập op** mà bộ tăng tốc hỗ trợ trong phiên bản v2.0 alpha để đảm bảo tiến độ và tính đúng đắn:

- Hỗ trợ Conv 3×3 với padding VALID, stride 1, hàm kích hoạt ReLU (fused).
- Hỗ trợ tới $\text{MAX_CIN} = 64$ và $\text{MAX_COUT} = 64$ kênh trên mỗi layer (tham số hóa trong `conv_pkg.sv`).
- Hỗ trợ runtime-configurable cho geometry ($W \times H$), số kênh, hệ số lượng tử hóa qua thanh ghi điều khiển AXI4-Lite.

Lựa chọn này dẫn đến mô hình triển khai chính là `vgg-tiny` – một mạng *fully-convolutional* đơn giản chỉ dùng các op nói trên (mục 4.7.1). Các kiến trúc phức tạp hơn như Pointwise 1×1 , Depthwise, Stride 2, Padding SAME, hay Residual Add được dành cho các pha mở rộng tương lai trong roadmap (mục 4.7.3).

4.7. MÔ HÌNH AI MỤC TIÊU: VGG-TINY

Việc lựa chọn mô hình AI chạy trên hệ thống phải cân bằng giữa hai yếu tố: (i) tập op mà bộ tăng tốc Conv-CNN v2.0 hỗ trợ (xem mục 4.6.3) và (ii) độ chính xác đủ tốt cho bài toán phân loại nhị phân. Đề tài đề xuất một kiến trúc tinh gọn riêng tên *vgg-tiny* – lấy cảm hứng từ phong cách VGG (chỉ dùng Conv 3 × 3 stacking) nhưng được rút gọn để chạy được hoàn toàn trên phần cứng đã thiết kế.

4.7.1. ĐẶC TẢ KIẾN TRÚC VGG-TINY

vgg-tiny là một mạng *fully-convolutional* 5 layer, đầu vào ảnh RGB 128 × 128, output là tensor 2 kênh được ARM thực hiện Global Average Pooling + softmax + argmax thành nhãn cuối cùng. Bảng 4.4 mô tả cấu trúc chi tiết.

Bảng 4.4: Cấu trúc chi tiết các lớp mạng *vgg-tiny* (đầu vào 128 × 128 × 3, lượng tử hóa INT8)

Layer	Loại op	IFM	OFM	Kernel	Activation
L0	Conv2D + ReLU	128 × 128 × 3	126 × 126 × 8	3 × 3	ReLU
L1	Conv2D + ReLU	126 × 126 × 8	124 × 124 × 16	3 × 3	ReLU
L2	Conv2D + ReLU	124 × 124 × 16	122 × 122 × 32	3 × 3	ReLU
L3	Conv2D + ReLU	122 × 122 × 32	120 × 120 × 64	3 × 3	ReLU
L4	Conv2D (logits)	120 × 120 × 64	118 × 118 × <i>N</i>	3 × 3	None
Hậu xử lý trên ARM: GAP → softmax → argmax → nhãn (<i>N</i> = số lớp = 2)					

Các đặc điểm chính:

- **Tất cả op đều thuộc tập hỗ trợ của bộ tăng tốc:** Conv 3 × 3, padding VALID, stride 1, ReLU fused. Layer cuối cùng (L4) tắt activation để xuất logits cho softmax trên ARM.
- **Không có Dense head:** Layer cuối là Conv 3 × 3 với cout = *N* (số lớp), thay vì Conv → Flatten → Dense kiểu VGG truyền thống. Cách này loại bỏ nhu cầu phần cứng hỗ trợ Fully Connected layer.
- **Không có MaxPool** trong v2.0 alpha: kích thước feature map giảm dần qua valid-padding (−2 pixel mỗi chiều). Kết quả là feature map cuối tương đối lớn (118 × 118) và latency cao hơn so với phiên bản có pool. Việc bổ sung MaxPool 2×2 hoặc Conv stride-2 được dành cho V2.1.

- **Số tham số nhỏ:** Tổng cộng $\approx 25,700$ tham số INT8 (xem chi tiết tại bảng ?? trong chương 6), dung lượng weights blob khoảng 25 KB – nằm gọn trong bộ nhớ DDR và dễ quản lý.

4.7.2. SO SÁNH VGG-TINY VỚI CÁC MÔ HÌNH THÔNG DỤNG

Để minh chứng cho lựa chọn thiết kế, bảng 4.5 so sánh vgg-tiny với các kiến trúc CNN phổ biến trên cùng tiêu chí:

Bảng 4.5: So sánh vgg-tiny với các mạng CNN phổ biến

Mô hình	Input	Số layer	Params	INT8 size	MACs	FPGA-deployable
vgg-tiny	128 × 128	5	25.7K	25.1 KB	371 M	✓
VGG11 / VGG16	224 × 224	13	14.7M	14.4 MB	15,347 M	× (FC head + pool stride-2)
ResNet-18 (V2)	224 × 224	53	23.6M	23.0 MB	3,480 M	× (1×1 + BN + residual)
EfficientNet-B0	224 × 224	81	4.05M	3.96 MB	385 M	× (depthwise + SE + swish)
MobileNetV1/V2	224 × 224	28	2.3–4.2M	2.2–4.0 MB	300–569 M	× (depthwise)

So với các mô hình thương mại, vgg-tiny nhỏ gọn hơn từ 100× đến 900× về số tham số, đồng thời tránh được hoàn toàn các op khó (depthwise, BN, residual, SE). Đánh đổi là không gian biểu diễn (representation capacity) hạn chế, phù hợp với bài toán phân loại nhị phân nhưng chưa đủ cho bài toán phân loại nhiều lớp phức tạp như ImageNet 1000 classes.

4.7.3. LỘ TRÌNH MỞ RỘNG (TIER ROADMAP)

Đề tài định hướng triển khai mở rộng theo ba tier, với vgg-tiny là Tier 1 (đã xong), Tier 2–3 là các pha mở rộng:

- **Tier 1 – vgg-tiny (đã triển khai):** Chỉ Conv 3×3 stride-1 valid + ReLU. Bộ tăng tốc v2.0 alpha.
- **Tier 2 – VGG11 / ResNet-18 (mở rộng):** Bổ sung MaxPool 2×2 (hoặc stride-2 conv), padding SAME, 1×1 conv, residual addition. Yêu cầu mở rộng conv_core.sv và controller_fsm.sv nhưng không thay đổi giao thức AXI hay layer table contract.
- **Tier 3 – ResNet-50 / YOLOv3-Tiny (stretch):** Thêm BN folding offline, leaky-ReLU, upsample 2× cho detection head.

Mọi mở rộng đều **không phá vỡ ABI v2.0**: chỉ cần thêm enum cho activation_t/padding_t/kernel_size trong layer_desc.h và thêm 1 mode-bit ở conv_core MUX. Pipeline huấn luyện và phần mềm host không cần thay đổi.

4.7.4. LƯỢNG TỬ HÓA (QUANTIZATION)

Vi xử lý RISC-V và Khối tăng tốc phần cứng trên FPGA được thiết kế để xử lý số nguyên (Integer Arithmetic) nhằm tối đa hóa tốc độ và tiết kiệm bộ nhớ. Do đó, mô hình gốc (Float32) cần trải qua quy trình *Post-training Quantization*:

- **Weights (Trọng số):** Chuyển đổi từ float32 (4 bytes) sang int8 (1 byte).
- **Activations (Giá trị kích hoạt):** Đầu ra của mỗi lớp cũng được ép về int8.
- **Bias (Hệ số chệch):** Lưu trữ dưới dạng int32 để tránh tràn số (overflow) khi cộng dồn, sau đó được dịch bit (bit-shift) để quay về int8.

Công thức lượng tử hóa tổng quát được áp dụng:

$$R = S(Q - Z) \quad (4.2)$$

Trong đó R là giá trị thực (Real value), Q là giá trị lượng tử hóa (Quantized value), S là tỷ lệ (Scale) và Z là điểm không (Zero-point).

4.7.5. TỔ CHỨC DỮ LIỆU TRONG BỘ NHỚ

Để tối ưu hóa cho việc truy cập Burst qua AXI4 Bus (128-bit width), các ma trận trọng số (Weights) không được lưu trữ theo thứ tự tuyến tính thông thường mà được sắp xếp lại (Memory Packing):

- **Kernel Layout:** Các bộ lọc được sắp xếp theo cấu trúc OHWI (Output-Height-Width-Input) để đảm bảo khi uDMA đọc 16 bytes (128-bit) sẽ thu được đủ dữ liệu cho các bộ nhân hoạt động song song.
- **C-Header Generation:** File mô hình .tflite cuối cùng được chuyển đổi (dump) thành các mảng hằng số trong ngôn ngữ C (weights.h) để biên dịch cùng với Firmware của RISC-V.

4.8. LUỒNG THỰC THI VÀ GIAO THỨC BẮT TAY

Trong kiến trúc dị thể, việc đồng bộ hóa giữa vi xử lý ARM (chạy Linux + PYNQ runtime) và lõi RISC-V (chạy bare-metal) là yếu tố quyết định tính đúng đắn của hệ thống. Đề tài sử dụng cơ chế bắt tay dựa trên các thanh ghi trạng thái trong D-BRAM Port B (đã trình bày tại mục 4.4.2). Phần này mô tả luồng thực thi end-to-end cho một lần inference.

Quy trình inference một ảnh Quá trình thực thi diễn ra qua 4 pha tuần tự, được minh họa trong sơ đồ tuần tự Hình 4.5:

1. Pha 1 – ARM chuẩn bị dữ liệu:

- ARM đọc ảnh .jpg/ .png từ thẻ nhớ SD bằng `cv2.imread`.
- Tiền xử lý: chuyển BGR→RGB, resize về 128×128 , chuẩn hóa $[0, 1]$.
- Lượng tử hóa INT8 theo công thức $q = \text{round}(x/S_{\text{in}}) + Z_{\text{in}}$ với $S_{\text{in}}, Z_{\text{in}}$ đọc từ `meta.json`.
- Cấp phát ba CMA buffer qua `pynq.allocate`: `wbuf` (weights), `buf_a` (IFM ping-pong), `buf_b` (scratch ping-pong); ghi pixel ảnh đã lượng tử vào `buf_a` và gọi `flush()`.
- Ghi 3 thanh ghi địa chỉ vật lý IFM_PHYS_ADDR, OFM_PHYS_ADDR, WEIGHT_BASE và DATASET_ID vào D-BRAM Port B (mục 4.4.2).

4

2. Pha 2 – ARM kích hoạt RISC-V:

- Ghi 0x01 (START) vào `CMD_FROM_ARM @ 0xB004_0000`.
- ARM chuyển sang chế độ chờ (polling `STATUS_TO_ARM` hoặc đợi IRQ).

3. Pha 3 – RISC-V điều phối tính toán:

- RISC-V phát hiện `CMD_FROM_ARM == 0x01`, ghi `STATUS_TO_ARM = 0x01` (BUSY).
- Duyệt mảng `LAYERS[]` (compile-in trong I-BRAM): với mỗi layer i :
 - Tính địa chỉ vật lý `weight = WEIGHT_BASE + LAYERS[i].weight_offset`; ping-pong: `in = (i&1)?buf_b:buf_a`, `out =` ngược lại.
 - Cấu hình `conv_cnn_0/S00_AXI`: ghi geometry, channels, M_{q31} , shift, zero-point, có ReLU; chuyển sang chế độ load weight.
 - Lập trình `axi_dma_0`: MM2S đọc weights từ DDR → `conv_cnn_0/S00_AXIS` chờ done.
 - Chuyển sang chế độ infer; lập trình DMA tiếp: MM2S đọc IFM, S2MM ghi OFM về DDR; chờ done.
- Sau layer cuối, ghi `STATUS_TO_ARM = 0x02` (DONE).

4. Pha 4 – ARM hậu xử lý:

- ARM phát hiện `STATUS_TO_ARM == 0x02`, gọi `.invalidate()` trên buffer chứa OFM cuối (xác định bởi `final_ofm_buf_idx` trong `meta.json`).
- Thực hiện Global Average Pool trên trục (H, W) của tensor INT8 OFM, sau đó dequantize về float, áp dụng softmax, lấy argmax để có nhãn cuối cùng.
- Hiển thị kết quả lên notebook (matplotlib overlay), in ra console hoặc lưu file log.
- Ghi `CMD_FROM_ARM = 0x00` (IDLE) để sẵn sàng cho ảnh tiếp theo.

Hình 4.5: Sơ đồ quy trình

5

HIỆN THỰC VÀ KIỂM THỬ HỆ THỐNG

Chương này trình bày chi tiết quá trình hiện thực hóa kiến trúc phần cứng đã đề xuất ở các chương trước thành hệ thống vật lý trên nền tảng FPGA. Nội dung bao gồm việc tinh chỉnh lõi vi xử lý RISC-V, thiết kế cầu nối giao tiếp, tổng hợp bộ gia tốc phần cứng cho mạng nơ-ron, lập trình phần mềm nhúng điều khiển và quy trình huấn luyện, lượng tử hóa mô hình trí tuệ nhân tạo.

5.1. TỔNG QUAN HƯỚNG HIỆN THỰC

Hệ thống gia tốc AI tại biên (Edge-AI) trong đề án này được thiết kế theo phương pháp đồng thiết kế phần cứng/phần mềm (Hardware-Software Co-design) mang tính dị cấu trúc (Heterogeneous). Để đảm bảo tính linh hoạt (linh hoạt thay đổi mô hình AI mà không cần tổng hợp lại phần cứng) và hiệu năng cao, hệ thống được hiện thực hóa theo mô hình phân tầng kiến trúc (Layered Architecture) gồm 4 tầng (Layer) phối hợp chặt chẽ với nhau:

- **Layer 1 – Data Plane (RTL):** Bộ tăng tốc `conv_cnn` hiện thực bằng SystemVerilog, thực thi tích chập 3×3 INT8 + requantize TFLite.
- **Layer 2 – Orchestrator (Bare-metal C):** Firmware chạy trên lõi RISC-V CV32E40P, đọc bảng layer (`LAYERS[]`) và lập lịch DMA cho từng layer theo cơ chế ping-pong DDR.

- **Layer 3 – Application (PYNQ Python):** Notebook Jupyter chạy trên ARM Cortex-A53 với Ubuntu PYNQ, đảm nhiệm tiền xử lý ảnh, kích hoạt RISC-V và hậu xử lý kết quả (Global Average Pool + softmax + argmax).
- **Layer 4 – Toolchain (Python notebook):** Pipeline huấn luyện chạy trên Host PC (hoặc Google Colab), sinh `layer_table.h` (cấu hình per-layer) và `weights.bin` (trọng số INT8) từ mô hình Keras đã được lượng tử hóa.

Quy ước giao tiếp giữa các tầng

Bảng 5.1: Các artifact trao đổi giữa các tầng trong pipeline.

Artifact	Sinh bởi	Tiêu thụ bởi
firmware.bin	RISC-V toolchain	ARM (load vào I-BRAM)
weights.bin	train.ipynb	ARM (load vào DDR)
meta.json	train.ipynb	ARM (input quantization)
layer_table.h	train.ipynb	RISC-V firmware (compile-in)
bitstream.bit	Vivado synth+impl	PYNQ Overlay

5.2. HUẤN LUYỆN VÀ LƯỢNG TỬ HÓA MÔ HÌNH AI

Pipeline huấn luyện được hiện thực dưới dạng một Jupyter notebook duy nhất `training/train.ipynb`, có khả năng chạy đồng thời trên Google Colab (sử dụng GPU miễn phí) và máy tính cá nhân (VSCode + Jupyter kernel). Notebook tự động phát hiện môi trường (Colab vs. local) ở cell đầu tiên và clone mã nguồn từ GitHub nếu chạy trên Colab.

5.2.1. CẤU TRÚC PIPELINE 8 GIAI ĐOẠN

Notebook được tổ chức thành 8 phần (sections) tuần tự, người dùng chỉ cần chỉnh tham số ở phần “Hyperparameters” rồi nhấn “Run All” để nhận đầy đủ artifact xuất ra:

1. **Environment** – detect Colab/local, cài đặt thư viện (tensorflow, kagglehub).
2. **Config** – đặt MODEL, DATASET, EPOCHS, BATCH_SIZE.
3. **Dataset** – tải dataset qua kagglehub, build pipeline `tf.data` (resize, normalize, cache, prefetch).
4. **Model** – khởi tạo vgg-tiny (hoặc các model legacy như VGG16, ResNet18 cho mục đích so sánh).
5. **Train** – compile + fit với Adam optimizer, sparse categorical crossentropy.
6. **PTQ** – chuyển mô hình FP32 sang INT8 thông qua TFLiteConverter với 100 batch hiệu chuẩn (`representative_dataset`) lấy từ tập validation.
7. **Emit** – parse mô hình `.tflite`, sinh `layer_table.h` (mảng C struct) và `weights.bin` (binary blob) trong thư mục `training/export/`.
8. **Distribute** – đóng gói artifact thành ZIP để tải xuống và rsync lên board KV260.

5.2.2. KIẾN TRÚC vgg-tiny ĐỀ XUẤT

Mô hình vgg-tiny là một mạng *fully-convolutional* gồm 5 lớp Conv 3×3 stride-1 với padding VALID, sử dụng nguyên tắc đơn giản hóa để tránh các op chưa được bộ tăng tốc Conv-CNN v2.0 hỗ trợ (như Pool, Dense, Depthwise). Bảng 4.4 đã trình bày chi tiết kiến trúc trong chương 4.

Listing 5.1: Kiến trúc Tiny-VGG đề xuất (file `edge_train/models.py`).

```
def build_vgg_tiny(num_classes, input_shape=(128, 128, 3)):
```

```
inp = tf.keras.Input(shape=input_shape)
x = layers.Conv2D(8, 3, activation='relu', padding='valid')
x = layers.Conv2D(16, 3, activation='relu', padding='valid')
x = layers.Conv2D(32, 3, activation='relu', padding='valid')
x = layers.Conv2D(64, 3, activation='relu', padding='valid')
x = layers.Conv2D(num_classes, 3, activation=None, padding='valid')
x = layers.GlobalAveragePooling2D()(x)
return tf.keras.Model(inp, layers.Softmax()(x), name='vgg')
```

5.2.3. LƯỢNG TỬ HÓA SAU HUẤN LUYỆN (POST-TRAINING QUANTIZATION)

Quá trình PTQ áp dụng kỹ thuật *Integer-Arithmetic-Only Inference* của Jacob et al. [9] (đã trình bày tại mục 3.4). Cụ thể trong notebook:

5

- Sau khi mô hình FP32 đạt độ chính xác mục tiêu, `tf.lite.TFLiteConverter` được khởi tạo với `optimizations = [DEFAULT]`.
- Tham số `representative_dataset` được gán bằng một generator lấy 100 batch từ tập validation – đây là bước *calibration* để xác định dải `[min,max]` của activations cho từng layer.
- Tham số `inference_input_type` và `inference_output_type` đặt là INT8 để buộc TFLite quantize cả input/output, giúp giảm bước dequantize ở runtime.
- Sau khi `convert()`, file `.tflite` thu được chứa đầy đủ trọng số INT8, scale và zero-point per-tensor cho từng layer.

5.2.4. TRÌNH BIÊN DỊCH TỰ SINH `layer_table.h` VÀ `weights.bin`

Module `edge_train/emit.py` thực hiện vai trò “compiler” bằng cách parse mô hình `.tflite` (sử dụng FlatBuffer schema chính thức của TensorFlow Lite) và sinh hai artifact đồng bộ:

- `layer_table.h` – mảng `layer_desc_t LAYERS[NUM_LAYERS]` dưới dạng C header. Mỗi entry chứa: kích thước IFM (`w_in, h_in`), số kênh (`cin, cout`), offset trong `weights.bin`, hệ số M_{q31} và n , zero-point đầu ra, cờ `has_relu`. Tổng cộng 40 byte/layer.
- `weights.bin` – binary blob chứa toàn bộ trọng số INT8 và bias INT32 nối tiếp nhau theo thứ tự layer. ARM tải file này vào DDR và RISC-V dùng `LAYERS[i].weight_offset` để truy cập đúng vị trí cho từng layer.

Hàm `quantize_multiplier()` chuyển hệ số nhân float $M = (s_{\text{in}} \cdot s_{\text{w}}) / s_{\text{out}}$ sang dạng cố định Q31 + dịch phải:

$$M_{q31, n} = \text{quantize_multiplier}\left(\frac{s_{\text{in}} \cdot s_{\text{w}}}{s_{\text{out}}}\right) \quad (5.1)$$

Hàm sử dụng `math.frexp()` của Python để tách M thành significand và exponent, từ đó có $M_{q31} = \text{round}(\text{significand} \cdot 2^{31})$ và $n = -\text{exponent}$. Trường hợp $M \geq 1$ (chưa được hỗ trợ bởi RTL hiện tại) sẽ được clip về giá trị max và in cảnh báo.

5.3. HIỆN THỰC KHỐI GIA TỐC PHẦN CỨNG CONV_CNN v2.0

Bộ tăng tốc conv_cnn v2.0 được hiện thực hóa dưới dạng một IP core độc lập trong Vivado IP Repository (hw/ip_repo/conv_cnn_1_0), với 3 giao diện AXI: S00_AXI (control AXI4-Lite), S00_AXIS (input stream cho IFM/weights), M00_AXIS (output stream cho OFM). IP được thiết kế lại hoàn toàn từ phiên bản v1.x (Sobel-only, hardcoded trọng số) thành kiến trúc tổng quát hỗ trợ Conv 3×3 INT8 đầy đủ với requantize TFLite.

5.3.1. TỔNG QUAN KIẾN TRÚC CONV_CNN v2.0

Datapath gồm 7 module chính phối hợp qua một FSM trung tâm:

5

- conv_pkg.sv – package tham số (giới hạn kích thước, độ rộng datatype, độ trễ pipeline).
- controller_fsm.sv – FSM 6 trạng thái, 6 bộ đếm điều phối luồng kênh-xen-kẽ và iteration trên cnt_cout.
- line_buffer.sv – 2 bank BRAM cho 2 hàng pixel cũ, ping-pong theo parity hàng.
- window_3x3.sv – mảng thanh ghi $3 \times 3 \times \text{MAX_CIN}$ giữ cửa sổ tích chập hiện tại.
- weight_buf.sv – 9 BRAM độc lập cho weights + LUTRAM cho bias INT32.
- pe_mac.sv – 9 PE MAC $\text{INT8} \times \text{INT8}$ song song (DSP48E2-mappable).
- requantize.sv – pipeline 3-tầng: cộng bias, nhân M_{q31} , dịch phải, cộng zero-point, bão hòa, ReLU.

5.3.2. THAM SỐ HÓA VÀ PACKAGE conv_pkg.sv

Toàn bộ tham số bound (MAX_WIDTH, MAX_CIN, MAX_COUT) và độ rộng datatype được đặt trong conv_pkg.sv, cho phép scale tài nguyên mà không sửa từng module. Phiên bản hiện tại đặt MAX_WIDTH = 128, MAX_CIN = MAX_COUT = 64 – vừa đủ cho vgg-tiny mà không phình tài nguyên không cần thiết. Việc đẩy lên cho mạng lớn hơn (như VGG11) chỉ cần thay tham số trong package và re-synthesize.

Hình 5.1: Sơ đồ datapath conv_cnn IP: từ AXIS in qua line buffer, window, MAC array, requantize đến AXIS out.

5.3.3. KHỐI ĐIỀU KHIỂN `controller_fsm.sv`

FSM gồm 6 trạng thái (S_IDLE, S_ACCEPT_CIN, S_LATCH_WIN, S_COMPUTE, S_WAIT_REQUANT, S_EMIT) phối hợp với 6 bộ đếm để duyệt 3 vòng lặp lồng nhau:

Listing 5.2: Trình tự duyệt 3 vòng lặp trong controller FSM

```
for (y_in, x_in raster scan):                                // outer
  for (cin in 0..num_cin-1): receive 1 IFM                  // channel-int
    if (window valid):
      for (cnt_cout in 0..num_cout-1):                        // middle
```

```
mac_clear; for (cnt_cin in 0..num_cin-1) mac_enab
requant_in_valid -> wait latency -> emit M_AXIS
```

Cơ chế *channel-interleaved per pixel* cho phép pipeline IFM input liên tục: tại mỗi vị trí pixel, FSM nhận num_cin samples (một sample/cycle) trước khi cửa sổ trượt qua vị trí kế. Số chu kỳ tính toán cho mỗi pixel output xấp xỉ $\text{num_cout} \times (\text{num_cin} + L_{\text{requant}} + 1)$.

5.3.4. BỘ ĐỆM DÒNG VÀ CỬA SỐ `line_buffer.sv`, `window_3x3.sv`

Để thực hiện tích chập 3×3 , tại mỗi thời điểm cần 3 hàng pixel liên tiếp cùng lúc. Module `line_buffer.sv` sử dụng **2 bank BRAM** mỗi bank dung lượng $\text{MAX_W} \times \text{MAX_CIN}$ byte với cơ chế *read-before-write parity-toggled*: khi pixel mới ghi vào bank này thì hai hàng cũ vẫn được giữ ở bank kia, tránh ghi đè dữ liệu đang đọc. Độ trễ đọc BRAM 1 chu kỳ được FSM bù trừ bằng pipeline alignment register.

Module `window_3x3.sv` là một mảng thanh ghi $3 \times 3 \times \text{MAX_CIN}$, dịch cột mỗi khi tín hiệu `shift_cols` được nhả. Khi cần đọc 9 pixel cho một kênh `cnt_cin` cụ thể, mảng cung cấp đầu ra tổ hợp ngay trong chu kỳ đó (không có thanh ghi đầu ra), giảm độ trễ tính toán.

5.3.5. BỘ NHỚ TRỌNG SỐ `weight_buf.sv` – BÀI HỌC VỀ BRAM INFERENCE

Một trong những vấn đề nan giải trong quá trình hiện thực hóa là Vivado synth không suy luận đúng BRAM cho mảng trọng số. Phiên bản đầu tiên sử dụng mảng 3D unpacked `[K_TAPS] [MAX_COUT] [MAX_CIN]` với reset đồng bộ, dẫn đến tổng hợp ra **295,000 FFs** (FDRE – thanh ghi flip-flop) thay vì BRAM, vượt xa tài nguyên FPGA cho phép.

Sau khi tách thành **9 mảng 2D độc lập** (mỗi mảng tương ứng 1 trong 9 vị trí kernel) và bỏ lệnh reset đồng bộ, Vivado mới suy luận đúng thành **9 RAMB18 / 4 KB mỗi block**, tổng 36 KB. Bias INT32 lưu trong LUTRAM (do số lượng nhỏ – tối đa 64 entry). Đây là một trong những bài học kỹ thuật quan trọng được rút ra: cấu trúc dữ liệu trong RTL có ảnh hưởng quyết định đến việc Vivado suy luận BRAM hay FF – và sự khác biệt về tài nguyên có thể lên đến vài bậc độ lớn.

Cơ chế nạp weights theo từng layer được điều khiển bởi cờ `mode_load` trong thanh ghi CTRL: khi `mode_load = 1`, FSM chuyển sang trạng thái nhận stream từ `S00_AXIS` và ghi tuần tự vào 9 BRAM + LUTRAM bias. Khi nạp xong, RISC-V đặt `mode_load = 0` và bắt đầu chế độ infer.

5.3.6. MẢNG MAC VÀ CÂY CỘNG `pe_mac_sv`

Mỗi PE thực hiện $a_{\text{int8}} \times w_{\text{int8}} \rightarrow \text{int32}$ rồi cộng vào thanh ghi tích lũy 32-bit. Cấu trúc với 2 thanh ghi pipeline (MREG sau nhân, PREG sau cộng) cho phép Vivado ánh xạ trực tiếp vào DSP48E2 với 1 DSP/PE. 9 PE chạy song song xử lý đồng thời 9 vị trí của kernel 3×3 , đầu ra được tổng hợp qua *adder tree* 4-tầng (combinational) để cho ra một giá trị tích chập 32-bit/cycle.

Đối với mạng có $\text{cin} > 1$, kết quả của 9 PE được tích lũy thêm qua cin chu kỳ trong thanh ghi `acc[31:0]` trước khi xuất sang khối `requantize`. Tổng cộng cần $9 \times \text{cin}$ phép nhân INT8 cho mỗi điểm OFM.

5.3.7. KHỐI LƯỢNG TỬ HÓA LẠI `requantize_sv`

Khối `requantize` hiện thực công thức TFLite [9]:

$$y_q = \text{sat}_{\text{INT8}} \left(\left\lfloor \frac{(\sum_{i,j,c} x \cdot w + b) \cdot M_{q31} + 2^{30+n}}{2^{31+n}} \right\rfloor + z_{\text{out}} \right) \quad (5.2)$$

5

Pipeline 3-tầng:

- **Tầng 1 – bias add:** cộng bias INT32 (đọc từ LUTRAM) với accumulator 32-bit.
- **Tầng 2 – multiply M_{q31} :** nhân $\text{INT32} \times \text{INT31}$ thành INT63, có làm tròn round-half-up (cộng 2^{30+n} trước khi dịch).
- **Tầng 3 – shift + zero-point + saturate + ReLU:** dịch phải $31 + n$ bit qua barrel shifter, cộng zero-point INT8, bão hòa về dải $[-128, 127]$, kẹp về $[0, 127]$ nếu `has_relu = 1`.

5.3.8. TÍCH HỢP TỔNG THỂ QUA AXI

Bảng 5.2: Bản đồ thanh ghi điều khiển `S00_AXI` (32 bytes, 8 thanh ghi).

Offset	Tên	R/W	Layout
0x00	GEOMETRY	RW	width[15:0], height[31:16]
0x04	CTRL	RW	start, pool_en, mode_load, has_relu
0x08	STATUS	RO	done
0x0C	CHANNELS	RW	num_cin[15:0], num_cout[31:16]
0x10	M_Q31	RW	Q31 multiplier
0x14	SHIFT_ZP	RW	shift[5:0], output_zp[15:8]

Trình tự lập trình một layer (do firmware RISC-V thực hiện trong `process_one_layer`

1. Ghi `GEOMETRY, CHANNELS, M_Q31, SHIFT_ZP` cho layer hiện tại.
2. Ghi `CTRL.mode_load = 1, CTRL.start = 1` (load mode), DMA stream weights tới `S00_AXIS`, poll `STATUS.done`.
3. Đặt `CTRL.has_relu, CTRL.start = 1` (infer mode), DMA stream IFM tới `S00_AXIS`, OFM được `M00_AXIS` đẩy về DDR qua `S2MM`.
4. Poll `STATUS.done = 1`, hạ `CTRL.start = 0`, chuyển sang layer tiếp theo.

5.3.9. ĐÁNH GIÁ KHỐI TĂNG TỐC CONV-CNN

Hình 5.2: Báo cáo chạy khối CNN

Hình 5.3: Kết quả chạy simulate khối CNN

5.4. HIỆN THỰC RISC-V SOFT-CORE

5.4.1. TÍNH CHỈNH CV32E40P CORE

Lỗi vi xử lý CV32E40P mã nguồn mở nguyên bản được thiết kế với đầy đủ các tập lệnh mở rộng, bao gồm cả khối xử lý số thực dấu phẩy động (FPU - Floating Point Unit). Tuy nhiên, để tối ưu hóa tài nguyên phần cứng (LUT, FF, DSP) trên chip FPGA cho bộ tăng tốc trí tuệ nhân tạo, lõi CPU đã được tinh chỉnh lại ở mức mã nguồn RTL.

Cụ thể, toàn bộ khối xử lý số thực và các lệnh liên quan (tập lệnh mở rộng F) đã được loại bỏ. Sự tinh giản này là hoàn toàn hợp lý do toàn bộ mô hình học sâu trong hệ thống đã được lượng tử hóa xuống kiểu dữ

liệu số nguyên 8-bit (INT8). Vi xử lý lúc này chỉ hoạt động với tập lệnh cơ bản RV32IMC, chịu trách nhiệm điều phối luồng điều khiển, quản lý ngắt và cấu hình thanh ghi thay vì tham gia tính toán trực tiếp. Bên cạnh đó, bộ giải mã lệnh (Instruction Decoder) cũng được tùy biến để tối ưu hóa đường truyền dữ liệu, loại bỏ các khối logic không cần thiết, giúp cải thiện tần số hoạt động tối đa (Fmax) của lõi.

5.4.2. HIỆN THỰC CẦU NỐI GIAO TIẾP OBI SANG AXI4 (OBI TO AXI)

Giao thức giao tiếp bộ nhớ mặc định của lõi CV32E40P là OBI (Open Bus Interface). Tuy nhiên, nền tảng thiết kế SoC của Xilinx Vivado sử dụng chuẩn giao tiếp AMBA AXI4 làm nòng cốt. Để tích hợp thành công lõi RISC-V vào bản vẽ hệ thống cùng với khối xử lý trung tâm (PS) và các bộ nhớ đệm, một cầu nối giao tiếp (Bridge) chuyển đổi từ tín hiệu OBI sang AXI4 đã được thiết kế và hiện thực.

5

Cầu nối này (`obi_to_axi.sv`) bao gồm hai luồng độc lập: một luồng dành cho việc nạp lệnh (Instruction Fetch) và một luồng dành cho truy xuất dữ liệu (Data Access). Khối logic bên trong sử dụng `fifo_v3` để theo dõi các giao dịch outstanding (`MaxRequests = 4`), thực hiện nhiệm vụ biên dịch các tín hiệu điều khiển OBI (*req*, *gnt*, *rvalid*) thành các kênh AXI4-Lite tương ứng (AR, R, AW, W, B). Quá trình kiểm thử mô phỏng (`tb_riscv_top.sv`) xác nhận cầu nối không gây ra trạng thái tắc nghẽn (Deadlock) và xử lý chính xác cả các tín hiệu báo lỗi đường truyền.

5.4.3. ĐÓNG GÓI IP `riscv_top`

Toàn bộ wrapper `riscv_top.sv` (gồm CV32E40P + 2 instance `obi_to_axi`) được đóng gói thành Vivado IP `hw/ip_repo/riscv_top_1_0` với 3 cổng external bổ sung:

- `fetch_enable_i` – ARM điều khiển boot/halt qua AXI GPIO.
- `irq_conv_cnn_i` – ngắt level từ `conv_cnn.irq` được map vào MFAST0 (`mip[16]`).
- `core_sleep_o` – trạng thái WFI để ARM poll.

5.5. HIỆN THỰC FIRMWARE RISC-V (LAYER 2 – ORCHESTRATOR)

Firmware RISC-V được viết bằng ngôn ngữ C bare-metal (không có hệ điều hành), biên dịch bằng `riscv-none-elf-gcc` với cờ `-march=rv32imc -mabi=ilp32`. Toàn bộ `.text` + `.rodata` (bao gồm `LAYERS[]` từ `layer_table.h`) được nạp vào I-BRAM 64 KB, còn `.data` + `.bss` + `stack` nằm ở D-BRAM 256 KB.

5.5.1. TỔ CHỨC BỘ NHỚ – LINKER SCRIPT

File `linked.ld` định nghĩa hai vùng nhớ split:

Listing 5.3: Trích đoạn linker script `firmware/linked.ld`.

```
MEMORY {
    IRAM (rx) : ORIGIN = 0x00000000, LENGTH = 64K
    /* I-BRAM: .text, .rodata */
    DRAM (rwx) : ORIGIN = 0xB0040000, LENGTH = 256K /* 5-BRAM:
}
```

Stack được khởi tạo tại `ORIGIN(DRAM) + LENGTH(DRAM) = 0xB008_0000` bởi `startup.s` – file assembly chứa reset handler: thiết lập `sp`, zero-out `.bss`, sao chép `.data` từ ROM (nếu có) và nhảy đến `main()`.

5.5.2. VÒNG ĐỜI DRIVER `main.c`

Hàm `main()` chạy theo polling loop đơn giản (chế độ ngắt được dành cho phiên bản tối ưu sau):

Listing 5.4: Polling loop chính của firmware.

```
int main(void) {
    while (1) {
        if (mmio_r32(REG_CMD_FROM_ARM) == CMD_START) {
            mmio_w32(REG_STATUS_TO_ARM, STATUS_BUSY);
            uint32_t base_w = mmio_r32(REG_WEIGHT_BASE);
            uint32_t buf_a = mmio_r32(REG_IFM_PHYS_ADDR);
            uint32_t buf_b = mmio_r32(REG_OFM_PHYS_ADDR);
            for (int i = 0; i < NUM_LAYERS; i++) {
                uint32_t in = (i & 1) ? buf_b : buf_a;
                uint32_t out = (i & 1) ? buf_a : buf_b;
                process_one_layer(&LAYERS[i], base_w, in, out)
            }
            mmio_w32(REG_STATUS_TO_ARM, STATUS_DONE);
            mmio_w32(REG_CMD_FROM_ARM, CMD_IDLE);
        }
    }
}
```

```

    }
}

```

Hàm `process_one_layer()` thực hiện đầy đủ trình tự 4 bước (mục 5.3): nạp weights qua DMA, lập trình DMA cho IFM/OFM, kích hoạt `conv_cnn` ở chế độ infer, và poll `STATUS.done`. Ping-pong DDR giữa `buf_a` và `buf_b` đảm bảo OFM của layer i được làm IFM cho layer $i + 1$ mà không cần phân bổ buffer riêng.

5.6. HIỆN THỰC HOST RUNTIME (LAYER 3 – PYNQ APPLICATION)

Tầng ứng dụng chạy trên ARM Cortex-A53 dưới Ubuntu PYNQ Image (Kria-PYNQ v3.0), sử dụng thư viện PYNQ để tải bitstream, cấp phát buffer DDR cache-coherent (CMA) và viết MMIO. Mã nguồn được tổ chức thành package `host/edge_ai/` (4 module ngắn) phục vụ cả notebook lẫn CLI.

5.6.1. CẤU TRÚC PACKAGE `host/edge_ai/`

- `constants.py` – bản đồ thanh ghi (`REG_*`), cờ trạng thái (`STATUS_*`, `CMD_*`), tên IP BRAM. **Phải đồng bộ với** `firmware/main.c`.
- `overlay.py` – class `EdgeAIOverlay` bọc `pynq.Overlay`, cung cấp các method `load_firmware()`, `kick()`, `poll_done(timeout)`, `set_io_buffers(buf_a, buf_b)`.
- `preprocess.py` – `cv2.imread` → `resize 128 × 128` → `INT8 quantize` (đọc `input_scale`, `input_zero_point` từ `meta.json`).
- `postprocess.py` – Global Average Pool trên trục (H, W) + `dequantize float + softmax + argmax`.

5

5.6.2. QUY TRÌNH TẢI BITSTREAM VÀ BOOT RISC-V

Listing 5.5: Trình tự khởi động hệ thống trong notebook (rút gọn).

```
from edge_ai.overlay import EdgeAIOverlay
ov = EdgeAIOverlay("kria_soc_wrapper.bit") # auto-loads .hwh

# Reset RISC-V, nạp firmware vào I-BRAM, release reset
ov.load_firmware("firmware.bin") # axi_bram_ctrl_2
ov.release_riscv_reset() # axi_gpio_fetch_

# Cấp phát 3 buffer DDR cache-coherent (CMA)
import pynq, numpy as np
wbuf = pynq.allocate(shape=(WEIGHTS_SIZE,), dtype=np.int8)
buf_a = pynq.allocate(shape=(MAX_OFM_BYTES,), dtype=np.int8)
buf_b = pynq.allocate(shape=(MAX_OFM_BYTES,), dtype=np.int8)

# Nạp weights.bin và publish địa chỉ vật lý cho RISC-V
wbuf[:] = np.fromfile("vgg-tiny_cats_dogs.weights.bin", dtype=
wbuf.flush()
ov.set_weights_addr(wbuf.physical_address)
ov.set_io_buffers(buf_a.physical_address, buf_b.physical_addre
```

5.6.3. INFERENCE LOOP TRONG NOTEBOOK

Sau khi setup xong, phần lập thực thi cho mỗi ảnh (cell “2.3 DMA + kick + poll” trong `inference_demo.ipynb`):

1. `img_q = preprocess_image(path, meta)` – đọc + resize + quantize INT8.
2. `buf_a[:] = img_q.flatten(); buf_a.flush()` – ghi IFM vào CMA buffer.
3. `ov.kick()` – ghi CMD_START qua MMIO, RISC-V phát hiện và bắt đầu duyệt LAYERS[].
4. `ov.poll_done(timeout=2.0)` – chờ STATUS_TO_ARM == STATUS_DONE.
5. Đọc OFM cuối từ `buf_a` hoặc `buf_b` (xác định bởi `meta['fpga']['final_ofm_buf']` gọi `.invalidate()` trước khi đọc.
6. `cls, conf = postprocess.gap_argmax(ofm, scale, zp)` – GAP → softmax → argmax.

Notebook `benchmark.ipynb` bổ sung sweep accuracy + latency trên toàn tập validation, vẽ confusion matrix và histogram độ trễ để đánh giá hiệu năng end-to-end.

5.7. TÍCH HỢP BLOCK DESIGN TRONG VIVADO

Hình 5.4: Sơ khối minh họa hệ thống

5

Hình 5.5: Thiết kế khối trong vivado

5.7.1. BẢN ĐỒ BỘ NHỚ VÀ ADDRESS EDITOR

Network 0 (/axi_dma_0/Data_MM2S,/axi_dma_0/Data_S2MM,/riscv_top_0/m_axi_data,/riscv_top_0/m_axi_instr,/zynq_ultra_ps_e_0/Data)							
/axi_dma_0							
/axi_dma_0/Data_MM2S (32 address bits : 4G)							
/zynq_ultra_ps_e_0/SAXIGP0	S_AXI_HPC0_FPD	HPC0_DDR_LOW	0x2000_0000	512M	0x3FFF_FFFF		
/zynq_ultra_ps_e_0/SAXIGP0	S_AXI_HPC0_FPD	HPC0_QSPI	0xc000_0000	512M	0xdFFF_FFFF		
/axi_dma_0/Data_S2MM (32 address bits : 4G)							
/zynq_ultra_ps_e_0/SAXIGP0	S_AXI_HPC0_FPD	HPC0_DDR_LOW	0x2000_0000	512M	0x3FFF_FFFF		
/zynq_ultra_ps_e_0/SAXIGP0	S_AXI_HPC0_FPD	HPC0_QSPI	0xc000_0000	512M	0xdFFF_FFFF		
/riscv_top_0							
/riscv_top_0/m_axi_data (32 address bits : 4G)							
/axi_bram_ctrl_1/S_AXI	S_AXI	Mem0	0xb004_0000	256K	0xb007_FFFF		
/axi_dma_0/S_AXI_LITE	S_AXI_LITE	Reg	0xb000_0000	64K	0xb000_FFFF		
/conv_cnn_0/S00_AXI	S00_AXI	S00_AXI_reg	0xb001_0000	64K	0xb001_FFFF		
/zynq_ultra_ps_e_0/SAXIGP0	S_AXI_HPC0_FPD	HPC0_DDR_LOW	0x2000_0000	512M	0x3FFF_FFFF		
/zynq_ultra_ps_e_0/SAXIGP0	S_AXI_HPC0_FPD	HPC0_QSPI	0xc000_0000	512M	0xdFFF_FFFF		
/zynq_ultra_ps_e_0/SAXIGP0	S_AXI_HPC0_FPD	HPC0_LPS_OCM	0xFF00_0000	16M	0xFFFF_FFFF		
/riscv_top_0/m_axi_instr (32 address bits : 4G)							
/axi_bram_ctrl_0/S_AXI	S_AXI	Mem0	0x0	64K	0xFFFF		
/zynq_ultra_ps_e_0							
/zynq_ultra_ps_e_0/Data (40 address bits : 0x00A0000000 256M 0x0400000000 4G 0x1000000000 224G 0x00B0000000 256M 0x0500000000 4G 0x4800000000)							
/axi_bram_ctrl_2/S_AXI	S_AXI	Mem0	0xa000_0000	64K	0xa000_FFFF		
/axi_bram_ctrl_3/S_AXI	S_AXI	Mem0	0xb004_0000	256K	0xb007_FFFF		
/axi_dma_0/S_AXI_LITE	S_AXI_LITE	Reg	0xb000_0000	64K	0xb000_FFFF		
/conv_cnn_0/S00_AXI	S00_AXI	S00_AXI_req	0xb001_0000	64K	0xb001_FFFF		

Hình 5.6: Bảng chia section trong bộ nhớ

Quá trình tích hợp Block Design ban đầu phát sinh 6 cảnh báo từ Vivado Address Editor (2 errors BD 41-1267 + 4 critical warnings) do SmartConnect mặc định mở route từ `axi_dma_0/Data_MM2S/S2MM` đến `axi_bram_ctrl_1` (D-BRAM Port A của RISC-V). Vấn đề được giải quyết bằng 3 thao tác trong Address Editor:

1. Đồng bộ offset RISC-V $\leftrightarrow$ PS để cùng slave có cùng địa chỉ logic (cùng nằm trong dải 0xB0xx_xxxx).
2. Exclude DMA $\rightarrow$ BRAM (DMA chỉ thấy DDR qua S_AXI_HPC0_FPD, không thấy BRAM).
3. Exclude RISC-V $\rightarrow$ axi_bram_ctrl_3 (RISC-V chỉ ghi Port A của D-BRAM, Port B dành riêng cho ARM).

Sau khi fix, validate sạch (0 errors / 0 critical warnings), bitstream được tổng hợp thành công.

5.7.2. ĐỒNG BỘ ARM ↔ RISC-V QUA D-BRAM DUAL-PORT

Mặc dù D-BRAM 256 KB là một khối BRAM duy nhất ở mức vật lý, nó được cấu hình dual-port (RAMB36 trên Ultrascale+) với hai `axi_bram_ctrl` riêng biệt (Port A cho RISC-V, Port B cho ARM). Phần đầu của vùng nhớ này được dành cho các thanh ghi handshake (Bảng 5.3), giúp ARM và RISC-V trao đổi command/status với độ trễ cực thấp (zero round-trip qua DDR).

Bảng 5.3: Bố cục thanh ghi handshake D-BRAM Port B (offset từ 0xB004_0000).

Offset	Tên	Hướng	Mô tả
+0x00	CMD_FROM_ARM	ARM → RISC-V	0x01 = START
+0x04	STATUS_TO_ARM	RISC-V → ARM	IDLE / BUSY / DONE
+0x08	DATASET_ID	ARM → RISC-V	0 = INRIA, 1 = cats_dogs
+0x18	IFM_PHYS_ADDR	ARM → RISC-V	DDR addr buffer A
+0x1C	OFM_PHYS_ADDR	ARM → RISC-V	DDR addr buffer B
+0x20	WEIGHT_BASE	ARM → RISC-V	DDR addr weights blob

5.8. QUY TRÌNH KIỂM THỬ

Hệ thống được kiểm thử theo phương pháp tiếp cận *nhiều tầng* (multi-level testing) để cô lập lỗi sớm: từ unit testbench RTL → tích hợp IP → đối chiếu golden vector → kiểm thử end-to-end trên board.

5.8.1. KIỂM THỬ ĐƠN VỊ (UNIT TESTBENCH)

Mỗi module RTL chính có testbench riêng kiểm tra hành vi cô lập với input có chủ đích:

- `tb_requantize` – vector hoá trị đầu vào dải $[-2^{20}, 2^{20}]$, đối chiếu với reference Python (Q31 mul + barrel shift) để xác nhận round-half-up đúng.
- `tb_line_buffer` – ghi tuần tự một frame 128×128 , kiểm tra parity-toggle giữ nguyên 2 hàng cũ khi hàng mới được ghi.
- `tb_riscv_top.sv` – behavioral instr memory đáp NOP, kiểm tra fetch advance qua `m_axi_instr`.

5.8.2. KIỂM THỬ TÍCH HỢP IP

Testbench `tb_conv_core.sv` mô phỏng toàn bộ luồng load + infer với input $4 \times 4 \times 1$, weights toàn 1, $M=0.5$, kỳ vọng OFM = {23, 27, 41, 45} (với round-half-up).

$$y_q = \text{sat}_{\text{INT8}} \left(\left\lfloor \frac{(\sum_{i,j,c} x \cdot w + b) \cdot M_{q31} + 2^{30+n}}{2^{31+n}} \right\rfloor + z_{\text{out}} \right) \quad (5.3)$$

5.8.3. ĐỐI CHIẾU VỚI GOLDEN VECTOR TỪ TFLITE INTERPRETER

Để đảm bảo tính đúng đắn của RTL trước khi kiểm thử trên board, mỗi layer của `vgg-tiny` được chạy song song bằng `tf_lite.Interpreter` (đã quantize INT8) trên Host PC. Đầu ra OFM của TFLite được lưu thành mảng INT8 và so sánh **bit-exact** với OFM mà testbench RTL sinh ra. Cách so sánh này hiệu quả vì TFLite cũng dùng đúng công thức Q31 multiplier với round-half-up, do đó không có sai số làm tròn giữa hai phía.

Một lưu ý kỹ thuật quan trọng: TFLite mặc định dùng *per-axis quantization* cho weight (mỗi cout-channel có scale riêng), trong khi RTL hiện tại chỉ hỗ trợ *per-tensor* (1 scale cho cả layer). Do đó pipeline emit phải force convert sang per-tensor (`disable_per_channel = True`) – điều này gây giảm độ chính xác khoảng 0.5–2% trên các layer sâu, là một đánh đổi đã được cân nhắc kỹ trong giai đoạn thiết kế.

5.8.4. KIỂM THỬ TRÊN BOARD KV260

Sau khi qua đủ các tầng kiểm thử mô phỏng, hệ thống được triển khai xuống board Kria KV260 thật:

- **Triển khai:** Script `deploy.sh` sử dụng `rsync` để đồng bộ 4 nhánh artifact (`hw/artifacts/ - bitstream + .hwh; firmware/firmware.bin; training/export/ - weights + meta.json; host/ - Python package + notebooks`) từ PC sang board qua SSH.
- **Sanity check:** Chạy `inference_demo.ipynb` với một ảnh test đơn lẻ, kiểm tra latency, và visual hóa kết quả classification.
- **Đánh giá hệ thống:** Chạy `benchmark.ipynb` qua toàn bộ tập validation, ghi nhận *accuracy* và *latency* cho mỗi ảnh.
- **Hardware-in-the-loop comparison:** Mỗi ảnh được chạy đồng thời qua (i) TFLite Interpreter trên ARM (reference), và (ii) Conv-CNN trên FPGA. Đầu ra logits được so sánh; sai khác nếu có thường < 1 LSB do thứ tự cộng dồn floating ở pipeline ARM.

Kết quả định lượng (accuracy, latency, sai số) được trình bày chi tiết tại chương 6.

6

KẾT QUẢ

Trong chương này, nhóm thực hiện trình bày các kết quả đạt được của đề án, bao gồm hai phần chính: Đánh giá quá trình tổng hợp phần cứng (Hardware Synthesis) trên phần mềm Xilinx Vivado và đánh giá hiệu năng huấn luyện, lượng tử hóa các mô hình Mạng nơ-ron tích chập (CNN) trước khi triển khai thực tế xuống bo mạch Kria KV260.

6.1. KẾT QUẢ HUẤN LUYỆN MODEL

6.1.1. CẤU HÌNH THÍ NGHIỆM

- Hardware huấn luyện: GPU NVIDIA Tesla T4 (16 GB VRAM) trên Google Colab Free tier; Google Drive được mount tại `/content/drive/MyDrive/ed` để lưu checkpoint qua nhiều phiên làm việc.
- Framework: TensorFlow 2.x + Keras (Python 3.12).
- Optimizer: Adam, learning rate khởi tạo 10^{-3} , kết hợp callback `ReduceLROnPlateau` (factor 0.5, patience 3, min_lr 10^{-6}) để giảm bước học khi val_loss bão hòa.
- Batch size: 32.
- Epochs: tối đa 30, kết hợp `EarlyStopping` (monitor val_loss, patience 8, restore_best_weights).
- Data augmentation (chỉ áp dụng cho tập train):
 - Random horizontal flip xác suất 50% (mèo/chó đối xứng trái-phải).

- Random crop 85–100% diện tích, đa dạng tỉ lệ và vị trí đối tượng.
- Jitter brightness / contrast trong khoảng $\pm 10\%$.
- Loss function: `sparse_categorical_crossentropy`.
- Lượng tử hóa: TFLite Post-Training Quantization (PTQ) sang INT8, sử dụng tập calibration gồm 100 mẫu lấy ngẫu nhiên từ tập validation (`representative_dataset`).

6.1.2. TẬP CATS VS DOGS

Tập dữ liệu Cats vs Dogs (Microsoft Asirra, 25,000 ảnh) được tải tự động qua thư viện kagglehub. Sau bước tiền kiểm tra bằng PIL (loại bỏ ảnh corrupt, mode LA/CMYK không decode được), dataset chia 80/20 ngẫu nhiên có khóa cố định (`seed=42`): 19,998 ảnh train + 5,000 ảnh val.

Bảng 6.1: Accuracy Tiny-VGG trên tập Cats vs Dogs (input 128×128 , INT8 PTQ, 30 epochs).

6

Mô hình	Train Acc	Val Acc
FP32 Keras (reference)	73.37%	79.38%
INT8 TFLite (PTQ, calib 100)	—	~78.0%
INT8 + FPGA (KV260, on-board)	—	(Phase tiếp theo)

Quá trình huấn luyện cho thấy khi không sử dụng augmentation, mô hình hội tụ sớm ở mức 73.88% với hiện tượng overfit nhẹ (`train_acc` 74% so với `val_acc` 74%). Sau khi bổ sung 3 kỹ thuật augment (`flip` + `crop` + `brightness/contrast`), `val_acc` tăng lên 79.38% sau 30 epoch (xem Hình 6.1). Khoảng cách giữa `train_acc` và `val_acc` tiếp tục thu hẹp, cho thấy augmentation đã giảm overfit hiệu quả – đúng kỳ vọng cho một mô hình có dung lượng nhỏ (~25.7K tham số).

6.1.3. TẬP INRIA PERSON

Tập INRIA Person Detection (5,213 ảnh) được khảo sát ở bản phân phối `jcoral02/inriaperson` trên Kaggle. Tuy nhiên, bản này được đóng gói theo định dạng PASCAL-VOC dành cho bài toán *phát hiện đối tượng* (`Train/JPEGImage` + `Train/Annotations/` chứa file XML bounding box), không phải định dạng phân loại nhị phân với hai thư mục `pos/neg` riêng biệt. Việc trích xuất nhãn `person` / `no_person` đòi hỏi parse XML và crop vùng background ngoài bbox – một bước tiền xử lý phức tạp vượt phạm vi đề án ở giai đoạn này.

Hình 6.1: Đường cong loss và accuracy theo epoch của Tiny-VGG trên tập Cats vs Dogs.

Vì vậy, kết quả trên INRIA Person được xếp vào hướng phát triển ở Chương ?? (Tier B), khi pipeline mở rộng sang nhánh phát hiện đối tượng (object detection) với mô hình YOLO-tiny.

6.1.4. ĐÁNH GIÁ ẢNH HƯỞNG CỦA LƯỢNG TỬ HÓA INT8

Để đo độ rút chính xác do lượng tử hóa, mô hình INT8 được kiểm tra trên 20 batch ngẫu nhiên (640 ảnh) của tập val bằng `tf.lite.Interpreter`. Kết quả ở lần chạy đầu (không augment): FP32 đạt 73.88%, INT8 đạt 74.53% – chênh lệch trong phạm vi $\pm 1\%$ thuộc khoảng nhiễu thống kê và **không vượt quá ngưỡng cảnh báo 3%** thường được sử dụng trong tài liệu của Jacob et al. [9]. Điều này khẳng định:

- Tập calibration 100 mẫu là đủ đại diện cho phân phối activation.
- Cấu hình PTQ *full-integer* (input/output INT8, weights per-tensor) với `supported_ops TFLITE_BUILTINS_INT8` là phù hợp cho mạng cấu trúc đơn giản như Tiny-VGG.
- Multiplier output $M_{\text{real}} = (S_{\text{in}} \cdot S_w) / S_{\text{out}}$ được encode dưới dạng (M_{q31}, shift) qua hàm `quantize_multiplier()` – kết quả bit-exact với chuẩn TFLite, đảm bảo phần cứng có thể tái tạo chính xác kết quả tham chiếu.

6.2. TỔNG HỢP PHẦN CỨNG

Quá trình tổng hợp (Synthesis) và thực thi định tuyến (Implementation) hệ thống SoC bao gồm lõi vi xử lý ARM (PS), lõi softcore RISC-V CV32E40P (PL) và bộ gia tốc phần cứng `conv_cnn_0` được thực hiện trên Vivado 2025.2.1 cho chip `xck26-sfvc784-2LV-c` (Kria KV260, speed grade -2LV). Các thông số về tài nguyên, công suất và thời gian được trích xuất sau bước `route_design` để đảm bảo hệ thống đáp ứng được yêu cầu thiết kế. Trạng thái thiết kế cuối cùng: **Fully Routed, 0 routing errors**, toàn bộ 46,030 nets được định tuyến hoàn chỉnh.

Hình 6.2: Sơ đồ khối tổng thể của hệ thống sau khi tổng hợp (Schematic)

6.2.1. TÀI NGUYÊN FPGA

Bảng 6.2 tóm tắt mức sử dụng tài nguyên của bo mạch Kria KV260 sau bước `place_design`. Hệ thống chỉ chiếm chưa tới 20% LUT và 13% FF, cho thấy còn dư thừa lớn cho các mở rộng tương lai (V3.0 parallel cout, multi-stream conv_cnn). Nguyên nhân chính là thiết kế hiện tại sử dụng kiến trúc tuần tự với 9 PE MAC duy nhất.

Bảng 6.2: Tài nguyên KV260 sử dụng (sau implementation, fully routed).

Resource	Used	Available	Util.
CLB LUT	22,491	117,120	19.20%
LUT as Logic	19,975	117,120	17.06%
LUT as Memory	2,516	57,600	4.37%
CLB Register (FF)	28,715	234,240	12.26%
Block RAM (RAMB36)	99	144	68.75%
DSP48E2	9	1,248	0.72%
URAM	0	64	0.00%
BUFGCE / BUFG_PS	3	208	1.44%
PS8 (Zynq UltraScale+)	1	1	100.00%

6

Block RAM (BRAM) là tài nguyên ngốn nhiều nhất (68.75%) – gồm 99 RAMB36E2 phân bổ chủ yếu cho:

- D-BRAM 256 KB (`blk_mem_gen_1`) – vùng dữ liệu RISC-V và shared mem ARM↔RISC-V: ~64 RAMB36.
- I-BRAM 64 KB (`blk_mem_gen_2`) – mã firmware RISC-V: ~16 RAMB36.
- Bộ đệm dòng (line buffer) và 9 RAM trọng số trong `conv_cnn_0`: ~13 RAMB36 (sau khi đã refactor từ 3D unpacked array gây bùng FF, xem Chương 5).
- Phần còn lại do AXI BRAM controllers, FIFO trong DMA, SmartConnect.

DSP48E2 chỉ chiếm 9 đơn vị (0.72%), chính xác bằng số lượng PE MAC trong bộ gia tốc – xác nhận trình tổng hợp đã ánh xạ đúng từng PE thành một DSP slice riêng biệt với cấu trúc pipeline (MREG + PREG).

Sau quá trình Place & Route, hệ thống được kiểm tra luật thiết kế để đảm bảo không xảy ra xung đột tài nguyên vật lý, đặc biệt là tại khu vực cấp phát Dual-Port BRAM cho kiến trúc bộ nhớ Harvard. Báo cáo DRC ghi nhận một số cảnh báo nhỏ liên quan đến DPIR-2 (asynchronous driver – xuất phát từ logic reset của RISC-V), TIMING-23 (combinational loop – 2

Hình 6.3: Báo cáo tài nguyên (Utilization) sau Place & Route

vòng nội bộ trong CV32E40P, đã được nhà cung cấp xác nhận an toàn), và CLKC-9 (BUFGCE active CE driven by BUFG – không ảnh hưởng chức năng). Không có violation nghiêm trọng.

6.2.2. BÁO CÁO TIMING

Hệ thống được constraint chạy ở tần số mục tiêu 100 MHz (chu kỳ 10 ns) cho cả hai miền clock `clk_p1_0` và `clk_p1_1` sinh từ Zynq Processing System. Sau bước `route_design`, các chỉ số timing chính như Bảng 6.3.

WNS dương +2.118 ns cho thấy đường tổ hợp dài nhất (critical path) trong toàn hệ thống vẫn còn dư 21% so với chu kỳ 10 ns. Tần số tối đa lý

6

Hình 6.4: Sơ đồ khối tổng thể của hệ thống sau khi tổng hợp (Schematic)

thuyết đạt ~127 MHz; tuy nhiên đồ án chốt ở 100 MHz để đồng bộ với clock xuất ra từ PS và đảm bảo biên độ an toàn cho các phiên bản RTL tương lai (V3.0 với parallel cout có thể đẩy dài critical path).

Hình 6.5: Báo cáo kiểm tra luật thiết kế (DRC Report)

6.2.3. POWER ESTIMATION

Với điều kiện môi trường mặc định của Vivado (ambient 25 °C, airflow 250 LFM, heat sink trung bình), tổng công suất tiêu thụ ước tính của toàn hệ thống là 2.945 W ở mức tin cậy *Medium*. Phân bố chi tiết được trình bày ở Bảng 6.4.

Quan sát quan trọng:

- Khối PS (ARM + DDR) tiêu thụ phần lớn công suất (2.42 W, 82% dynamic) – phù hợp với việc bộ điều khiển bộ nhớ DDR4 và 4 nhân Cortex-A53 luôn hoạt động.
- Toàn bộ logic người dùng trên fabric PL (CV32E40P + conv_cnn +

Bảng 6.3: Tóm tắt timing sau routing.

Metric	Value
Target clock period (clk_pl_0)	10.000 ns (100 MHz)
Worst Negative Slack (WNS)	+2.118 ns
Total Negative Slack (TNS)	0.000 ns
TNS Failing Endpoints	0 / 106,689
Worst Hold Slack (WHS)	+0.010 ns
Total Hold Slack (THS)	0.000 ns
Worst Pulse Width Slack (WPWS)	+3.500 ns
Fmax thực tế (1000 / (10 – WNS))	~126.9 MHz
Trạng thái timing	<i>All constraints met</i>

Bảng 6.4: Ước tính công suất theo phân cấp module.

Khối	Power (W)	Tỉ lệ
Tổng (Total On-Chip Power)	2.945	100.0%
Dynamic Power	2.643	89.7%
Static Power	0.302	10.3%
<i>Phân rã dynamic theo module:</i>		
PS8 (ARM Cortex-A53 + DDR controller)	2.420	82.2%
SmartConnect 1 (DMA ↔ HPC0)	0.114	3.9%
blk_mem_gen_1 (D-BRAM 256 KB)	0.045	1.5%
conv_cnn_0 (CNN accelerator)	0.023	0.8%
riscv_top_0 (CV32E40P core)	0.015	0.5%
blk_mem_gen_2 (I-BRAM 64 KB)	0.008	0.3%
axi_interconnect_0 + axi_dma_0	0.009	0.3%
axi_bram_ctrl_0/1/2/3 (4 inst)	0.012	0.4%

AXI infrastructure + BRAM) chỉ tiêu thụ ~0.225 W. Riêng bộ gia tốc conv_cnn_0 chiếm 23 mW – chỉ bằng 0.8% tổng công suất, chứng tỏ kiến trúc tuần tự 9-PE rất tiết kiệm năng lượng so với các giải pháp parallel.

- Junction temperature tính toán ở mức 31.8 °C, dư 46 °C so với giới hạn ambient lý thuyết 78.2 °C – không có rủi ro nhiệt.

Hình 6.6: Báo cáo thời gian (Timing Summary) đảm bảo không có vi phạm Slack

6.3. KẾT QUẢ CHẠY TRÊN MẠCH THỰC TẾ

Các mô hình sau khi đạt được độ chính xác mục tiêu trên máy tính (PC) được biên dịch thành các tệp trọng số nhị phân (.bin) và nạp xuống FPGA. Lỗi vi xử lý ARM thông qua thư viện PYNQ đóng vai trò điều phối luồng dữ liệu (DMA) và kích hoạt vi điều khiển RISC-V để điều khiển bộ gia tốc phần cứng tiến hành suy diễn. Bộ artifacts được sinh tự động từ `train.ipynb` sau bước emit gồm:

- `firmware/layer_table.h` – 3,233 B, mô tả 5 conv layer dạng C struct `layer_desc_t` 40 B/layer.

6

Hình 6.7: Báo cáo ước tính công suất tiêu thụ (Power Report) của toàn hệ thống

- `training/export/vgg-tiny_cats_dogs.weights.bin` – 26,048 B (INT8 weights + INT32 biases packed).
- `training/export/vgg-tiny_cats_dogs_int8.bin` – 32,872 B (TFLite reference, dùng cho hardware-in-the-loop).
- `training/export/vgg-tiny_cats_dogs_int8.bin.meta.json` – 854 B (siêu dữ liệu cho ARM runtime).

Giá trị `max_tensor_bytes` = 921,600 (= $120 \times 120 \times 64$, là OFM của layer 3) chỉ ra kích thước bộ đệm ping-pong tối thiểu mà ARM cần cấp phát qua `pynq.allocate()` cho hai vùng scratch DDR – tổng cộng ~1.8 MB, hoàn

toàn nằm trong giới hạn 4 GB DDR4 của KV260.

6.3.1. PHÂN TÍCH LATENCY THEO LAYER

Bảng 6.5 liệt kê độ trễ ước tính lý thuyết của từng layer ở tần số 100 MHz, dựa trên công thức $\text{cycles_per_pixel} = \text{num_cout} \times (\text{num_cin} + \text{REQUANT_LATENCY} + 1)$ với 9 PE MAC chạy channel-interleaved.

Bảng 6.5: Phân rã latency theo layer của Tiny-VGG trên Conv-CNN v2.0 (9 PE, 100 MHz).

Layer	Output px	Cin	Cout	Cycles	Latency	Tỉ lệ
L0 (Conv0)	15,876	3	8	1.1 M	11.4 ms	2.2%
L1 (Conv1)	15,376	8	16	3.4 M	34.4 ms	6.6%
L2 (Conv2)	14,884	16	32	10.5 M	104.8 ms	20.2%
L3 (Conv3)	14,400	32	64	35.0 M	350.2 ms	67.4%
L4 (Conv4)	13,924	64	2	1.9 M	19.5 ms	3.7%
Tổng	—	—	—	52 M	~520 ms	100%

Quan sát quan trọng từ Bảng 6.5:

- Latency tổng ~520 ms tương đương ~1.9 FPS ở 100 MHz – chấp nhận được cho ứng dụng phân loại tĩnh từ ảnh, nhưng chưa đủ cho real-time camera (mục tiêu ≥ 15 FPS).
- **Layer 3 chiếm 67% tổng latency**, do nó là layer có tích MAC lớn nhất ($120^2 \times 32 \times 64 = 29.5\text{M MAC/frame}$). Đây là điểm nghẽn (bottleneck) cần ưu tiên tối ưu nếu mở rộng về phía real-time.
- Phương án V3.0 mở rộng từ 9 PE lên $9 \times N$ PE (parallel cout) sẽ giảm latency Layer 3 theo tỉ lệ $1/N$. Để đạt 30 FPS cần $N \geq 16$, tương đương 144 PE – vẫn nằm trong ngân sách 1,248 DSP của KV260 (chiếm ~11.5%).
- Khi tổng hợp ở Fmax thực đo ~127 MHz (xem Bảng 6.3), latency có thể giảm xuống ~410 ms (~2.4 FPS) mà không cần thay đổi kiến trúc – một phần boost “free” nhờ slack timing dư thừa.

Phép đo độ trễ trực tiếp trên KV260 (instrument timer trong firmware RISC-V hoặc đo từ ARM) đang được hoàn thiện trong giai đoạn bring-up host PYNQ và sẽ được bổ sung ở phiên bản cuối của báo cáo.

6.3.2. SO SÁNH VỚI RELATED WORK

Bảng 6.6 so sánh hệ thống đề xuất với các framework gia tốc CNN trên FPGA hiện có (đã được phân tích chi tiết ở Chương 3). Các con số tham

khảo từ datasheet và paper gốc của từng framework, cho mô hình quy mô tương đương (5–10 layer, INT8) trên thiết bị Zynq UltraScale+ tương tự.

Bảng 6.6: So sánh hệ thống đề xuất với các framework gia tốc CNN trên FPGA.

Framework	Mã nguồn	Coupling	Quantization	Đổi mô hình	RISC-V tham gia?
Vitis AI DPU [7]	Closed	Loosely (DPU IP)	INT8	Compile lại model	Không (chỉ ARM)
FINN [8]	Open	Loosely (HLS-gen)	1-bit BNN	Re-synthesize	Không
hls4ml [10]	Open	N/A (fully unrolled)	FP/INT tùy chọn	Re-synthesize	Không
CFU Playground [11]	Open	Tightly (in-CPU)	INT8 (TFLM)	Re-compile firmware	Có (VexRiscv)
Đề tài này	Open	Loosely (AXI IP)	INT8 (TFLite)	Thay weights+layer_table	Có (CV32E40P)

Vị trí đề tài: Hệ thống đề xuất chiếm vị thế độc đáo trong không gian thiết kế:

- So với **Vitis AI DPU**: đánh đổi tốc độ deploy nhanh và phạm vi mô hình rộng để lấy quyền kiểm soát hoàn toàn pipeline phần cứng (open-source RTL, có thể tùy biến op set, quantization scheme, ABI). Tài nguyên FPGA của đề tài (22,491 LUT, 9 DSP) thấp hơn DPU B1024 (~25,000 LUT, 256 DSP), phù hợp khi cần dư địa cho RISC-V và các IP tùy biến khác.
- So với **FINN**: đề tài chọn INT8 thay vì 1-bit BNN, đổi throughput cao để lấy độ chính xác tốt hơn trên tập dữ liệu thực tế (Cats vs Dogs đạt 79.38% vs ~70% với BNN tương đương).
- So với **hls4ml**: kiến trúc của đề tài cho phép *thay mô hình mà không cần re-synthesize bitstream* (chỉ cần update layer_table.h + weights.bin), phù hợp cho mục tiêu prototyping nhanh. hls4ml đạt latency thấp hơn đáng kể (microsecond) nhờ fully-unrolled, nhưng mỗi mô hình mới phải tổng hợp lại bitstream (5–30 phút).
- So với **CFU Playground**: cùng dùng RISC-V nhưng theo trường phái loosely-coupled (đề tài) thay vì tightly-coupled (CFU). Đề tài hỗ trợ op phức tạp hơn (Conv 3×3 với line buffer 16 KB BRAM – không thể nhét vào trong CPU) và có DMA bandwidth cao trực tiếp từ DDR.

Tóm lại, đề tài định vị ở phân khúc *open-source, loosely-coupled, INT8, có RISC-V orchestrator* – một phân khúc chưa được lấp đầy bởi các framework nêu trên, đặc biệt phù hợp cho mục đích nghiên cứu và giảng dạy về thiết kế hệ thống nhúng AI.

6.3.3. KẾT QUẢ ĐO THỰC TẾ TRÊN KV260

Phép đo trực tiếp trên bo Kria KV260 đang được tiến hành ở giai đoạn bring-up cuối cùng của tầng host PYNQ. Khi pipeline end-to-end (ARM

→ RISC-V → Conv-CNN → ARM) đã hoạt động ổn định, các chỉ số sau sẽ được thu thập và bổ sung vào phiên bản cuối của báo cáo:

- **Độ trễ thực đo (Latency):** trung bình $\pm$ độ lệch chuẩn, P99 (worst-case), so sánh với ước tính lý thuyết ~ 520 ms ở Bảng 6.5. Phép đo dùng `mcycle` CSR của RISC-V làm cycle counter cho từng layer, và `time.perf_counter()` trong PYNQ cho timeline tổng thể.
- **Throughput (FPS):** tính qua công thức $FPS = 1000/latency_{avg_ms}$, mục tiêu xác nhận con số ~ 1.9 FPS theo dự đoán.
- **Test accuracy on-board:** chạy `benchmark.ipynb` trên 5,000 ảnh val, so sánh với INT8 TFLite reference (78%). Sự sai khác $\leq 0.5\%$ sẽ được coi là bit-exact pass.
- **Hardware-in-the-loop (HIL) verification:** với mỗi ảnh test, so sánh OFM cuối từ FPGA với output của `tf.lite.Interpreter` chạy cùng `int8.bin`. Hai chỉ số được lưu lại:
 - *Mismatch rate*: tỉ lệ ảnh cho `argmax` khác nhau giữa hai pipeline. Mục tiêu $\leq 1\%$ (chỉ sai do lỗi rounding biên).
 - *Max absolute error*: $\max_i |\logit_{FPGA,i} - \logit_{TFLite,i}|$ trên không gian INT8. Mục tiêu ≤ 1 LSB (lý tưởng = 0 nếu RTL bit-exact).
- **Power thực đo:** dùng `xmutil` hoặc đồng hồ đo dòng PMBus của KV260 để đối chiếu với ước tính 2.945 W ở Bảng 6.4. Sai số kỳ vọng $\leq 15\%$ (do Vivado chỉ cho confidence Medium khi không có simulation activity file).

Việc tổng hợp (`vivado_pj.runs/impl_1/`) đã hoàn tất và cho thấy kết quả định tuyến sạch (0 routing error), mọi ràng buộc timing đều thỏa mãn. Bitstream `kria_soc_wrapper.bit` cùng `.xsa` đã được xuất ra và sẵn sàng nạp xuống board. Bước tiếp theo là hoàn thiện tầng `host/edge_ai/` (gồm 4 module: `constants.py`, `overlay.py`, `preprocess.py`, `postprocess.py`) và notebook `inference_demo.ipynb` để thực thi benchmark đầy đủ.

7

KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN

7.1. KẾT LUẬN

7.1.1. ĐẠT ĐƯỢC

Đồ án đã nghiên cứu và triển khai thành công một hệ thống vi mạch nhúng SoC (System-on-Chip) hoàn chỉnh dựa trên phương pháp đồng thiết kế Phần cứng – Phần mềm (Hardware-Software Co-design). Hệ thống được hiện thực hóa trên nền tảng FPGA Xilinx Kria KV260 (Zynq UltraScale+), hướng tới mục tiêu gia tốc các thuật toán Trí tuệ nhân tạo tại biên (Edge AI).

Thông qua quá trình thực hiện, nhóm sinh viên đã đạt được những kết quả cốt lõi sau:

- **Xây dựng thành công kiến trúc xử lý Đa nhân (Dual-core):** Kết hợp linh hoạt giữa sức mạnh quản lý cấp cao của lõi ARM Cortex-A53 (chạy hệ điều hành Linux + thư viện PYNQ) và khả năng xử lý thời gian thực, tiêu thụ năng lượng thấp của vi điều khiển mã nguồn mở RISC-V CV32E40P (chạy bare-metal). Cả hai lõi cùng truy xuất bộ nhớ chung qua kiến trúc dual-port BRAM mà không gây tranh chấp.
- **Tối ưu hóa kiến trúc bộ nhớ Harvard trên FPGA:** Quy hoạch thành công hệ thống bộ nhớ Dual-Port BRAM với 64 KB I-BRAM (Bộ nhớ lệnh) và 256 KB D-BRAM (Bộ nhớ dữ liệu). Việc thiết lập 4 khối AXI

BRAM Controller độc lập đã loại bỏ triệt để hiện tượng nghẽn cổ chai (bottleneck) khi ARM và RISC-V cùng truy xuất bộ nhớ. Tổng cộng 99 RAMB36E2 được sử dụng (68.75% ngân sách BRAM của KV260) – chấp nhận được, vẫn còn dư cho các mở rộng tương lai.

- **Khắc phục độ trễ dữ liệu bằng AXI HPC + DMA:** Triển khai thành công bộ điều khiển truy cập bộ nhớ trực tiếp (AXI DMA) kết nối qua cổng S_AXI_HPC0_FPD (cache-coherent qua CCI-400). Điều này giúp tối đa hóa băng thông truyền tải ảnh/trọng số từ DDR4 vào pipeline streaming và tự động đồng bộ hóa bộ đệm (Cache Coherency) mà không cần can thiệp phức tạp bằng phần mềm.
- **Lượng tử hóa và chuẩn hóa mô hình CNN:** Thực hiện thành công kỹ thuật Lượng tử hóa sau huấn luyện (Post-Training Quantization – PTQ), ép kiểu Tiny-VGG từ dấu phẩy động 32-bit (FP32) xuống số nguyên 8-bit (INT8) qua TFLite Interpreter. Trên tập *Cats vs Dogs*, mô hình đạt độ chính xác 79.38% (FP32) / ~78% (INT8) – mức rất $\leq 1.5\%$ nằm trong ngưỡng an toàn theo nghiên cứu của Jacob et al. [9], chứng minh PTQ là hợp lý cho cấu hình mạng nhỏ này.
- **Bộ gia tốc Conv-CNN v2.0 hoạt động đúng chuẩn TFLite:** Thiết kế từ đầu một datapath INT8 đầy đủ gồm line buffer 2-bank parity-toggled, window 3×3, 9 PE MAC pipelined (DSP48E2-mappable), bộ requantize 3-stage (bias add + Q31 multiply + arithmetic shift + zero-point + saturate + ReLU). Tài nguyên thực tế: 9 DSP (0.72%), 22,491 LUT (19.20%), 28,715 FF (12.26%) – chứng tỏ thiết kế tuần tự rất tiết kiệm tài nguyên, để dành dư địa cho các mở rộng V3.0.
- **Tổng hợp Vivado đạt timing và năng lượng tốt:** Worst Negative Slack (WNS) = +2.118 ns $\Rightarrow$ Fmax thực tế ~127 MHz (đề tài chốt 100 MHz cho đồng bộ với clock của PS). Tổng công suất ước tính 2.945 W, trong đó toàn bộ logic người dùng PL (RISC-V + Conv-CNN + AXI) chỉ tốn ~0.225 W – riêng bộ gia tốc conv_cnn_0 chỉ tiêu thụ 23 mW, minh chứng cho hiệu quả năng lượng của giải pháp loosely-coupled trên FPGA.

Nhìn chung, đồ án đã chứng minh tính khả thi và hiệu quả của việc tự thiết kế một bộ gia tốc AI chuyên dụng (Custom AI Accelerator) giao tiếp với softcore RISC-V trên nền tảng FPGA, thay vì phụ thuộc hoàn toàn vào các vi xử lý thương mại có sẵn (Vitis AI DPU, Edge TPU). So với các framework liên quan (Vitis AI DPU, FINN, hls4ml, CFU Playground), đề

tài có vị trí riêng ở phân khúc *open-source, loosely-coupled, INT8, có RISC-V orchestrator* – chưa được lắp đầy trong giai đoạn nghiên cứu hiện tại.

7.1.2. HẠN CHẾ CỦA HỆ THỐNG

- **Phạm vi op còn hạn chế:** Conv-CNN v2.0 hiện chỉ hỗ trợ Conv 3×3 stride 1 với padding valid và activation ReLU/None. Chưa hỗ trợ Conv 1×1 , depthwise separable, pooling, batch normalization, padding same, hay residual add. Điều này giới hạn các mô hình deploy được hiện tại ở mức Tiny-VGG; các kiến trúc phổ biến hơn như VGG11, ResNet18, MobileNet chưa thể chạy trực tiếp trên bo.
- **Per-tensor quantization:** TFLite hỗ trợ per-axis quantization (mỗi output channel có scale/zero_point riêng), giúp giảm bớt accuracy thêm 1–2%. Đề tài hiện dùng per-tensor (lấy scales[0]) để đơn giản hóa RTL requantize. Đây là trade-off chấp nhận được cho prototype, nhưng nên nâng cấp ở phiên bản sản xuất.
- **Throughput tuần tự:** Kiến trúc 9-PE chạy channel-interleaved + serial cnt_cout cho latency ~520 ms/frame (~1.9 FPS) ở 100 MHz – chưa đạt mức real-time (15–30 FPS). Bottleneck chính là Layer 3 (chiếm 67% latency do có 32 input channel $\times$ 64 output channel).
- **Bring-up host PYNQ chưa hoàn tất:** Tầng host/edge_ai/ (overlay wrapper, preprocess, postprocess) và notebook inference_demo.ipynb đang được phát triển. Vì vậy các phép đo end-to-end thực tế trên KV260 (latency thực, FPS, on-board accuracy, hardware-in-the-loop verification) sẽ được bổ sung ở phiên bản cuối của báo cáo.
- **Mới hỗ trợ phân loại nhị phân:** Đề tài giới hạn ở task classification 2 lớp (cats_dogs). Tập INRIA Person ở định dạng PASCAL-VOC chưa được khai thác do yêu cầu pipeline detection (parse XML + bounding box) vượt scope hiện tại.

7.2. HƯỚNG PHÁT TRIỂN

Mặc dù hệ thống đã hoàn thành các mục tiêu cốt lõi, đồ án vẫn còn nhiều không gian để tối ưu hóa và mở rộng. Hướng phát triển được phân chia theo 3 tầng độ ưu tiên (Tier A: tăng hiệu năng, Tier B: mở rộng task, Tier C: nâng tầm hệ điều hành / UI).

TIER A – NÂNG CẤP HIỆU NĂNG INFERENCE (CHO TINY-VGG HIỆN TẠI)

- **Conv-CNN v3.0 – Parallel cout:** Mở rộng từ 9 PE đơn lẻ lên $9 \times N$ PE chạy song song trên trục cnt_cout. Layer 3 (bottleneck) sẽ giảm latency theo tỉ lệ $1/N$. Để đạt 30 FPS cần $N \geq 16$ (tương đương 144 DSP, chỉ 11.5% ngân sách 1,248 DSP của KV260). RTL change tập trung ở controller_fsm.sv (counter mới) và conv_core.sv (mảng PE + adder tree mở rộng).
- **Tối ưu luồng dữ liệu bằng Ping-Pong + Tiling:** Mở rộng logic điều khiển DMA và RISC-V để áp dụng kỹ thuật chia gạch (Tiling) và đệm bóng bàn (Ping-Pong Buffering) trong D-BRAM. Điều này sẽ giúp che giấu hoàn toàn độ trễ truyền dữ liệu (Latency Hiding), cho phép khối CNN tính toán liên tục không có thời gian chết.
- **Per-axis quantization:** Cập nhật requantize.sv để chứa mảng M_{q31} và shift per-output-channel thay vì một giá trị duy nhất. Bộ nhớ tăng thêm ~1 KB BRAM nhưng có thể buy thêm 1–2% accuracy.

7

TIER B – MỞ RỘNG TASK VÀ OP SUPPORT

- **MaxPool 2×2 + PAD_SAME (Phase B):** Module max_pool.sv đã có sẵn, chỉ cần wire vào pipeline + verify simulation. PAD_SAME đòi hỏi mở rộng controller_fsm.sv để zero-pad ở edge. Đây là điều kiện tiên quyết để chạy được VGG11 trên FPGA.
- **Conv 1×1 + Skip-add + BatchNorm fold (cho ResNet18):** Conv 1×1 cần MUX trong window_3x3.sv; skip-add đòi hỏi 1 port AXIS thứ hai cùng adder ở conv_core.sv; BN có thể fold vào weight + bias offline (TFLite tự fold khi PTQ).
- **Phát hiện đối tượng (Object Detection – Phase C):** Mở rộng pipeline để chạy YOLO-tiny / SSD-Lite. Cần thêm: anchor boxes, multi-scale feature pyramid, non-max suppression (NMS) trên ARM, leaky-ReLU, upsample $2 \times$ nearest. Tập INRIA Person ở định dạng PASCAL-VOC sẽ được tận dụng đầy đủ ở giai đoạn này.

TIER C – SYSTEM-LEVEL + UX

- **Mở rộng tập lệnh RISC-V (Custom Instructions):** Tận dụng đặc tính mã nguồn mở của RISC-V để can thiệp vào bộ giải mã lệnh (Instruction Decoder), tạo ra các tập lệnh tùy chỉnh dành riêng cho việc cấu hình và kích hoạt khối gia tốc CNN thay vì dùng giao tiếp Memory-Mapped I/O thông thường. Điều này có thể giảm overhead mỗi layer khoảng 5–10 chu kỳ.
- **Tích hợp Hệ điều hành thời gian thực (RTOS):** Nâng cấp phần mềm chạy trên lõi RISC-V từ dạng bare-metal (vòng lặp vô tận) lên một hệ điều hành thời gian thực nhỏ gọn như FreeRTOS. Điều này sẽ giúp hệ thống có khả năng quản lý nhiều tác vụ đồng thời (nhận dữ liệu cảm biến, điều khiển động cơ, chạy AI) với độ trễ phản hồi xác định.
- **Camera real-time + Web UI:** Tận dụng hệ điều hành Ubuntu chạy trên lõi ARM để phát triển một máy chủ Web cục bộ. Máy chủ này tiếp nhận luồng video trực tiếp từ USB Camera (qua V4L2) hoặc MIPI camera native của Kria, gọi module gia tốc phần cứng dưới PL để suy diễn, và hiển thị kết quả Bounding Box trực quan lên trình duyệt theo thời gian thực. Khi V3.0 đạt ≥ 15 FPS, demo này sẽ mang tính trình diễn cao cho ứng dụng smart camera.

TÀI LIỆU THAM KHẢO

- [1] D. Patterson **and** J. Hennessy, *Computer Organization and Design RISC-V Edition: The Hardware Software Interface* (The Morgan Kaufmann Series in Computer Architecture and Design). Morgan Kaufmann, 2020, ISBN: 9780128245583. **url:** <https://books.google.com.vn/books?id=e8DvDwAAQBAJ>.
- [2] L. H. Crockett, D. Northcote, C. Ramsay, F. D. Robinson **and** R. W. Stewart, *Exploring Zynq MPSoC: With PYNQ and Machine Learning Applications*. Glasgow, UK: Strathclyde Academic Media, 2019, Available online at <https://www.zynq-mpsoc-book.com/>, ISBN: 978-0-9929787-3-0. **url:** <https://www.zynq-mpsoc-book.com/>.
- [3] *Introduction to AMBA AXI4*, Accessed: May 1, 2026, Arm Limited, 2020. **url:** <https://developer.arm.com>.
- [4] A. Munir, J. Kong **and** M. A. Qureshi, *Accelerators for Convolutional Neural Networks*, 1 **edition**. Hoboken, NJ: Wiley-IEEE Press, 2024, **page** 304, ISBN: 978-1-394-17188-0. DOI: 10.1002/9781394171910. **url:** <https://ieeexplore.ieee.org/book/10296338>.
- [5] P. D. Schiavone, D. Rossi, A. Pullini, A. Di Mauro, F. Conti **and** L. Benini, “Quentin: an Ultra-Low-Power PULPissimo SoC in 22nm FDX,” *in 2018 IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S) 2018*, **pages** 1–3. DOI: 10.1109/S3S.2018.8640145.
- [6] A. Parameshwara **and** S. H. Mokashi, *FPGA-Accelerated RISC-V ISA Extensions for Efficient Neural Network Inference on Edge Devices*, arXiv preprint arXiv:2511.06955, 2025. arXiv: 2511.06955 [cs.AR].
- [7] *Vitis AI User Guide (UG1414)*, Vitis AI v3.5 documentation, AMD-Xilinx, 2024. **url:** <https://docs.xilinx.com/r/en-US/ug1414-vitis-ai>.
- [8] Y. Umuroglu, N. J. Fraser, G. Gambardella, M. Blott **and others**, “FINN: A Framework for Fast, Scalable Binarized Neural Network Inference,” *in Examining the Interface Between High-Performance Computing and Big Data* FPGA Symposium, 2017.

- [9] B. Jacob, S. Kligys, B. Chen **and others**, “Quantization and training of neural networks for efficient integer-arithmetic-only inference,” **in** *Proceedings of the IEEE Conference on Computer Vision and Pattern Recognition (CVPR)* 2018, **pages** 2704–2713.
- [10] J. Duarte, S. Han, P. Harris **and others**, “Fast Inference of Deep Neural Networks in FPGAs for Particle Physics,” **in** *Journal of Instrumentation* hls4ml framework, **volume** 13, 2018, P07027. DOI: 10.1088/1748-0221/13/07/P07027.
- [11] S. Prakash, T. Callahan, J. Bushagour **and others**, “CFU Playground: Full-Stack Open-Source Framework for Tiny Machine Learning (tinyML) Acceleration on FPGAs,” **in** *Proceedings of the IEEE International Symposium on Performance Analysis of Systems and Software (ISPASS)* 2023, **pages** 157–167. DOI: 10.1109/ISPASS57527.2023.00024.
- [12] M. Courbariaux, I. Hubara, D. Soudry, R. El-Yaniv **and** Y. Bengio, “Binarized Neural Networks: Training Deep Neural Networks with Weights and Activations Constrained to +1 or -1,” **in** *Advances in Neural Information Processing Systems (NIPS)* **volume** 29, 2016.
- [13] A. G. Howard, M. Zhu, B. Chen **and others**, “MobileNets: Efficient Convolutional Neural Networks for Mobile Vision Applications,” *arXiv preprint arXiv:1704.04861*, 2017.
- [14] C. Zhang, P. Li, G. Sun, Y. Guan, B. Xiao **and** J. Cong, “Caffeine: A Hardware-Software Co-Design Library for Deep Learning on FPGA,” *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, **journal** 37, **number** 11, **pages** 2266–2279, 2018. DOI: 10.1109/TCAD.2017.2785257.