

ĐẠI HỌC QUỐC GIA HÀ NỘI
TRƯỜNG ĐẠI HỌC CÔNG NGHỆ



Trần Duy Long

**THIẾT KẾ VÀ MÔ PHỎNG LC-QVCO ỔN ĐỊNH
TRƯỚC NHIỀU NHIỆT VÀ ĐIỆN ÁP**

Ngành: Công nghệ Kỹ thuật Điện tử Viễn thông

HÀ NỘI - 2025

ĐẠI HỌC QUỐC GIA HÀ NỘI
TRƯỜNG ĐẠI HỌC CÔNG NGHỆ



Trần Duy Long

**THIẾT KẾ VÀ MÔ PHỎNG LC-QVCO ỔN ĐỊNH
TRƯỚC NHIỀU NHIỆT VÀ ĐIỆN ÁP**

KHÓA LUẬN TỐT NGHIỆP ĐẠI HỌC HỆ CHẤT LƯỢNG CAO

Ngành: Công nghệ Kỹ thuật Điện tử Viễn thông

Cán bộ hướng dẫn: TS. Mai Linh

HÀ NỘI - 2025

TÓM TẮT

Tóm tắt: Khóa luận này trình bày việc thiết kế và mô phỏng ở mức sơ đồ nguyên lý (Schematic-level) một hệ thống tạo tín hiệu vuông pha (I/Q) tích hợp, bao gồm bộ dao động LC điều khiển bằng điện áp (LC-VCO) và mạch chia tần số, sử dụng công cụ Cadence Virtuoso và bộ thư viện quy trình công nghệ (PDK) gpdk45. Kiến trúc VCO trong khóa luận dựa trên cấu trúc ghép chéo chỉ sử dụng NMOS (NMOS-only cross-coupled), một giải pháp được lựa chọn nhằm tối ưu hóa khoảng dự trữ điện áp (voltage headroom) trong điều kiện nguồn cung cấp thấp. Để khắc phục sự biến thiên lớn của hệ số khuếch đại (K_{VCO}), khóa luận áp dụng kỹ thuật tuyến tính hóa đường cong điều chỉnh, sử dụng mạch dịch mức điện áp để điều khiển phối hợp hai cặp tụ biến dung hoạt động theo cơ chế xếp chồng đặc tuyến. Đồng thời, cặp transistor NMOS ghép chéo cung cấp một điện trở ngõ vào âm, hoạt động như một đường hồi tiếp dương nhằm bù đắp cho sự mất mát năng lượng trong mạch cộng hưởng LC (LC-tank). Nhằm nâng cao hiệu suất nhiều pha và ổn định chế độ hoạt động, một nguồn dòng gương Cascode trở kháng cao kết hợp với tụ lọc nhiễu động được triển khai để cung cấp dòng phân cực ổn định và cách ly nhiễu từ nguồn. Cuối cùng, để tạo ra tín hiệu trực giao mà không làm gia tăng diện tích chip, khóa luận sử dụng bộ chia tần số CML (Current Mode Logic), hoạt động dựa trên cấu trúc Master-Slave để chia đôi tần số từ VCO, đảm bảo tạo ra các cặp tín hiệu I/Q có độ chính xác pha cao và cân bằng biên độ tốt cho các tầng mạch tiếp theo.

Từ khoá: Bộ dao động vuông pha LC (LC-QVCO), Hệ thống định vị vệ tinh toàn cầu (GNSS), Nhiều pha thấp, Bộ chia tần số logic chế độ dòng (Current Mode Logic), Công nghệ CMOS 45nm.

Lưu ý: Trong toàn bộ khóa luận, các giá trị thập phân được biểu diễn bằng dấu “.” và các giá trị hàng nghìn được phân tách bằng dấu “,”.

CAM ĐOAN CỦA TÁC GIẢ

“Tôi xin cam đoan rằng công trình trong khóa luận này là của riêng tôi và chưa từng được nộp để lấy bằng cấp tại các cơ sở giáo dục đại học này hay bất kỳ cơ sở nào khác. Theo hiểu biết và sự tin tưởng của tôi, khóa luận này không chứa bất kỳ tài liệu nào đã được xuất bản hoặc viết bởi người khác trước đây, ngoại trừ các trường hợp có trích dẫn hoặc ghi nhận phù hợp.”

Hà Nội, ngày.....tháng 12 năm 2025

Tác giả

Trần Duy Long

XÁC NHẬN CỦA NGƯỜI HƯỚNG DẪN

“Tôi xin xác nhận rằng khóa luận ở hiện tại đã sẵn sàng để bảo vệ trước hội đồng, như một yêu cầu để xét cấp bằng Công nghệ Kỹ thuật Điện tử Viễn thông tại Trường Đại học Công nghệ - Đại học Quốc Gia Hà Nội.”

Hà Nội, ngày.....tháng 12 năm 2025

Người hướng dẫn

TS. Mai Linh

LỜI CẢM ƠN

Sự thành công của khóa luận này là kết quả của sự nỗ lực không ngừng nghỉ, cùng với sự hỗ trợ, động viên to lớn từ rất nhiều cá nhân và tập thể. Trong suốt quá trình thực hiện đề tài, mặc dù gặp phải không ít thách thức và trở ngại, nhưng nhờ sự đồng hành quý báu đó, tôi đã có thể hoàn thành nghiên cứu này một cách tốt nhất.

Lời đầu tiên, tôi xin bày tỏ lòng biết ơn chân thành và sâu sắc nhất tới người hướng dẫn của tôi, TS. Mai Linh. Thầy không chỉ là người định hướng mà còn là người đã tận tình giúp đỡ, dìu dắt tôi trong từng bước đi của nghiên cứu. Sự thấu hiểu, lòng kiên nhẫn và chuyên môn sâu rộng của thầy trong nhiều lĩnh vực đã đóng góp đáng kể vào trải nghiệm học tập của tôi. Tôi vô cùng trân trọng những kiến thức quý báu và sự chỉ dẫn tận tâm mà thầy đã dành cho tôi để hoàn thiện khóa luận này.

Đặc biệt, tôi xin gửi lời tri ân chân thành đến PGS. TS. Mai Anh Tuấn và tập thể E3 Lab. Thầy Tuấn là người đã tạo mọi điều kiện thuận lợi, mở ra những cơ hội quý báu để tôi được học tập, làm việc và các thầy đã gợi ý cho tôi thực hiện đề tài khóa luận này. Môi trường học thuật năng động và chuyên nghiệp tại E3 Lab chính là nền tảng vững chắc giúp tôi tiếp cận và hoàn thành nghiên cứu.

Tiếp theo, tôi cũng xin gửi lời cảm ơn trân trọng tới Hội đồng bảo vệ và các thầy cô phản biện. Những nhận xét mang tính chuyên môn cao và những ý kiến đóng góp sâu sắc của các thầy cô đã góp phần quan trọng giúp em hoàn thiện kiến thức, tăng cường sự rõ ràng và nâng cao chất lượng tổng thể của khóa luận.

Tôi cũng xin gửi lời tri ân sâu sắc tới các quý thầy, cô tại Trường Đại học Công nghệ - Đại học Quốc gia Hà Nội, đặc biệt là các thầy cô trong Khoa Điện tử Viễn thông vì đã trang bị cho tôi nền tảng kiến thức vững chắc trong suốt hành trình học tập.

Cuối cùng nhưng không kém phần quan trọng, lời cảm ơn từ tận đáy lòng xin được gửi tới gia đình và những người bạn thân thiết. Cảm ơn bố mẹ vì sự hy sinh, lòng kiên nhẫn và tình yêu thương vô bờ bến.

MỤC LỤC

TÓM TẮT.....	i
CAM ĐOAN CỦA TÁC GIẢ.....	ii
XÁC NHẬN CỦA NGƯỜI HƯỚNG DẪN	iii
LỜI CẢM ƠN.....	iv
DANH MỤC HÌNH ẢNH.....	vii
DANH MỤC BẢNG BIỂU.....	ix
DANH MỤC CÁC TỪ VIẾT TẮT	x
CHƯƠNG 1: MỞ ĐẦU.....	1
1.1. Lý do chọn đề tài	1
1.2. Bối cảnh.....	2
1.3. Mục tiêu nghiên cứu.....	2
1.4. Bố cục của khóa luận.....	3
CHƯƠNG 2: NGUYÊN LÝ TỔNG QUÁT VÀ CÁC BỘ DAO ĐỘNG CƠ BẢN	5
2.1. Giới thiệu tổng quan về bộ dao động	5
2.2. Nguyên lý hoạt động và tiêu chuẩn Barkhausen	5
2.2.1. Mạch hồi tiếp của bộ dao động [4].....	5
2.3. Các bộ dao động sử dụng CMOS phổ biến [4]	7
2.3.1. Mạch cộng hưởng LC lý tưởng [5].....	7
2.3.2. Mạch cộng hưởng LC thực tế [5]	9
2.3.3. Bộ dao động ghép chéo (cross-coupled) [4].....	12
2.4. Giới thiệu về VCO [4].....	14
2.5. Các thông số hiệu năng của VCO [6].....	15
2.6. Đi-ốt biến dung [6] [7]	20
CHƯƠNG 3: CƠ SỞ LÝ THUYẾT BỘ DAO ĐỘNG ĐIỀU KHIỂN BẰNG ĐIỆN ÁP VÀ DAO ĐỘNG VUÔNG PHA (QVCO).....	23
3.1. Cấu trúc của bộ LC-VCO điển hình [13]	23
3.1.1. Khối cộng hưởng LC	23
3.1.2. Cặp transistor ghép chéo	24
3.1.3. Khối điều khiển dòng điện (Current Control Block).....	25
3.2. Mạch LC-QVCO thông thường.....	25
CHƯƠNG 4: THIẾT KẾ MẠCH DAO ĐỘNG LC-QVCO.....	27
4.1. Đặc điểm kỹ thuật thiết kế.....	27
4.2. Thiết kế và phân tích chi tiết mạch cộng hưởng LC và mạch dịch mức điện áp	27
4.2.1. Thiết kế mạch cộng hưởng LC	31
4.3. Thiết kế mạch dịch mức điện áp (Voltage Level Shifters).....	32

4.3.1. Phân tích mạch tạo điện áp V_{contn}	33
4.3.2. Tính toán kích thước linh kiện	34
4.3.3. Phân tích mạch tạo điện áp V_{contp}	35
4.3.4. Tính toán kích thước linh kiện	35
4.3.5. Thiết kế bộ lọc tín hiệu ngõ ra.....	37
4.4. Thiết kế kiến trúc mạch VCO.....	38
4.4.1. Phân tích kiến trúc ghép chéo bổ sung	39
4.4.2. Lựa chọn kiến trúc ghép chéo chỉ dùng NMOS (NMOS-only Cross-Coupled)	40
4.4.3. Tính toán kích thước linh kiện	41
4.5. Mạch gương dòng trở kháng cao (High-Impedance Current Mirror)	43
4.5.1. Lựa chọn chế độ hoạt động (Operating regime).....	43
4.5.2. Phân tích kiến trúc Cascode gương dòng	44
4.5.3. Tính toán kích thước linh kiện	45
4.5.4. Kỹ thuật lọc nhiễu động (Dynamic Noise).....	45
4.6. Bộ chia tần số vuông pha (Quadrature Frequency Divider – CML).....	46
4.6.1. Phân tích và lựa chọn kiến trúc hệ thống	47
4.6.2. Sơ đồ nguyên lý và cơ chế hoạt động của bộ chia CML.....	48
4.7. Sơ đồ mạch LC-QVCO hoàn chỉnh.....	50
CHƯƠNG 5: KẾT QUẢ TRIỂN KHAI VÀ MÔ PHỎNG	52
5.1. Tín hiệu đầu ra.....	52
5.2. Dải tần số của mạch với các điều kiện khác nhau	53
5.3. Tham số độ lợi K_{VCO}	54
5.4. Nhiễu pha.....	56
5.5. Dòng điện tiêu thụ	57
5.6. Công suất tiêu thụ.....	59
5.7. Chỉ số hiệu năng của VCO	61
5.8. Tóm tắt hiệu suất của mạch LC-QVCO	62
5.9. So sánh hiệu suất với kiến trúc LC-QVCO trong [25]	63
KẾT LUẬN VÀ ĐỀ XUẤT CẢI THIẾN TRONG TƯƠNG LAI	64
TÀI LIỆU THAM KHẢO	66

DANH MỤC HÌNH ẢNH

Hình 1.1 Một kiến trúc mạch thu phát cơ bản.....	1
Hình 2.1 Hệ thống hồi tiếp âm [4].....	6
Hình 2.2 Mô hình mạch cộng hưởng LC lý tưởng.....	8
Hình 2.3 Dao động điện áp theo thời gian của một mạch LC lý tưởng [4].....	8
Hình 2.4 Độ lớn (a) và pha (b) của $Z_1(j\omega)$ theo tần số [4]	9
Hình 2.5 Mô hình mạch cộng hưởng LC thực tế.....	10
Hình 2.6 Mô hình mạch tương đương của cộng hưởng LC có tổn hao.....	10
Hình 2.7 Độ lớn (a) và pha (b) của $Z_2(j\omega)$ theo tần số [4]	11
Hình 2.8 Dao động điện áp theo thời gian của một mạch LC có tổn hao [4].....	12
Hình 2.9 Mô hình bộ dao động LC dưới dạng vòng hồi tiếp	12
Hình 2.10 Cấu trúc dao động ghép chéo với nguồn dòng đuôi.....	13
Hình 2.11 Sơ đồ mạch tương đương của bộ dao động ghép chéo.....	14
Hình 2.12 Mô hình (a) và đặc tính điều chỉnh của một VCO lý tưởng (b)	15
Hình 2.13 Đặc tính phi tuyến của VCO [4].....	17
Hình 2.14 Dạng sóng đầu ra của một mạch dao động lý tưởng và không lý tưởng [6]	19
Hình 2.15 Phổ đầu ra của một mạch dao động lý tưởng (a) và không lý tưởng (b) [6]	20
Hình 2.16 Đặc tính điều chỉnh của varactor PMOS	22
Hình 3.1 Sơ đồ cơ bản của LC-VCO [13].....	23
Hình 3.2 Một cấu trúc liên kết QVCO thông thường [14]	25
Hình 4.1 Sơ đồ mạch cộng hưởng LC [16]	28
Hình 4.2 (a) Mạch tạo điện áp V_{contn} và (b) Mạch tạo điện áp V_{contp} [16]	33
Hình 4.3 Sơ đồ nguyên lý: a) LC-VCO ghép chéo bổ sung, b) LC-VCO ghép chéo chỉ dùng NMOS [16]	39
Hình 4.4 Mạch kiến trúc ghép chéo NMOS và LC-tank.....	41
Hình 4.5 Mạch Cascode gương dòng trở kháng cao [16]	43
Hình 4.6 Sơ đồ bộ chia vuông pha [24].....	47
Hình 4.7 Sơ đồ đầy đủ của mạch LC-QVCO	50
Hình 5.1 Tín hiệu đầu ra của bộ chia tần số vuông pha	52
Hình 5.2 Dải tần số của mạch LC-QVCO khi thay đổi nhiệt độ.....	53
Hình 5.3 Dải tần số của mạch LC-QVCO khi thay đổi điện áp	54
Hình 5.4 Tham số độ lợi của mạch LC-QVCO khi thay đổi nhiệt độ.....	55
Hình 5.5 Tham số độ lợi của mạch LC-QVCO khi thay đổi điện áp	56
Hình 5.6 Nhiễu pha của mạch LC-QVCO ở độ lệch (offset) 1 MHz.....	57
Hình 5.7 Dòng điện tiêu thụ của mạch LC-QVCO khi thay đổi nhiệt độ	58
Hình 5.8 Dòng điện tiêu thụ của mạch LC-QVCO khi thay đổi điện áp	59

Hình 5.9 Công suất tiêu thụ của mạch LC-QVCO khi thay đổi điện áp.....	60
Hình 5.10 Công suất tiêu thụ của mạch LC-QVCO khi thay đổi nhiệt độ.....	61
Hình 5.11 Mạch thiết kế LC-QVCO sử dụng tụ điện đề xuất trong [25].....	63

DANH MỤC BẢNG BIỂU

Bảng 4.1 Thông số kỹ thuật thiết kế mục tiêu cho LC-QVCO ứng dụng trong GPS ...	27
Bảng 4.2 Các giá trị của từng thông số trong mạch cộng hưởng LC	32
Bảng 4.3 Các thông số của từng transistor trong mạch dịch mức điện áp	37
Bảng 4.4 Kích thước cặp ghép chéo chỉ dùng NMOS	43
Bảng 4.5 Thông số của từng transistor trong mạch gương dòng trở kháng cao	46
Bảng 4.6 Thông số trong bộ chia tần số vuông pha	49
Bảng 5.1 Bảng so sánh với các thiết kế tham khảo khác	62
Bảng 5.2 So sánh thông số mục tiêu và kết quả mô phỏng	62

DANH MỤC CÁC TỪ VIẾT TẮT


AC	Alternating Current	Dòng điện xoay chiều
CML	Current Mode Logic	Logic chế độ dòng
CMOS	Complementary Metal-Oxide-Semiconductor	Bán dẫn oxit kim loại bù
DC	Direct Current	Dòng điện một chiều
FoM	Figure of Merit	Chỉ số phẩm chất
GNSS	Global Navigation Satellite System	Hệ thống định vị vệ tinh toàn cầu
GPS	Global Positioning System	Hệ thống định vị toàn cầu
I/Q	In-Phase / Quadrature	Tín hiệu đồng pha / vuông pha
IC	Integrated Circuit	Mạch tích hợp
ISF	Impulse Sensitivity Function	Hàm nhạy xung
LC	Inductor - Capacitor	Mạch cộng hưởng cảm kháng - dung kháng
LC-QVCO	LC Quadrature Voltage Controlled Oscillator	Bộ dao động điều khiển bằng điện áp cầu phương kiểu LC
LC-VCO	LC Voltage Controlled Oscillator	Bộ dao động điều khiển bằng điện áp kiểu LC
MIM	Metal-Insulator-Metal	Cấu trúc tụ điện kim loại - điện môi - kim loại
MOS	Metal-Oxide-Semiconductor	Cấu trúc kim loại - oxit - bán dẫn
MOSFET	Metal-Oxide-Semiconductor Field-Effect Transistor	Transistor hiệu ứng trường kim loại - oxit bán dẫn
NMOS	N-channel Metal-Oxide-Semiconductor	Transistor hiệu ứng trường bán dẫn oxit kim loại kênh N
PDK	Process Design Kit	Bộ thư viện quy trình công nghệ

PLL	Phase Locked Loop	Vòng khóa pha
PMOS	P-channel Metal-Oxide-Semiconductor	Transistor hiệu ứng trường bán dẫn oxit kim loại kênh P
QVCO	Quadrature Voltage Controlled Oscillator	Bộ dao động điều khiển bằng điện áp cầu phương
RF	Radio Frequency	Cao tần
RF IC	Radio Frequency Integrated Circuit	Mạch tích hợp cao tần
VCO	Voltage Controlled Oscillator	Bộ dao động điều khiển bằng điện áp

CHƯƠNG 1: MỞ ĐẦU

1.1. Lý do chọn đề tài

Sự phát triển nhanh chóng của các hệ thống định vị vệ tinh toàn cầu (GNSS) đã đặt ra những thách thức lớn trong việc thiết kế các linh kiện hiệu suất cao, nhỏ gọn và tiết kiệm năng lượng cho các ứng dụng tần số vô tuyến. Trong đó, bộ dao động điều khiển bằng điện áp (VCO) là một trong những thành phần quan trọng nhất nhờ khả năng tạo ra tín hiệu sóng mang ổn định với tần số có thể điều chỉnh, phục vụ cho quá trình tổng hợp tần số và dịch tần trong máy thu. Trong các bộ thu GNSS như GPS và Galileo, VCO đóng vai trò là khối then chốt của mạch vòng khoá pha (PLL), quyết định độ sạch phổ (nhiều pha), độ chính xác pha và độ ổn định tần số, đảm bảo khả năng xử lý tín hiệu tin cậy trong nhiều điều kiện làm việc.



Hình 1.1 Một kiến trúc mạch thu phát cơ bản

Phát huy tầm quan trọng này, trong các hệ thống máy thu phát như được minh họa trong Hình 1.1, VCO là một phần không thể thiếu, đóng vai trò là lõi của vòng khóa pha. Chúng cho phép dịch tần chính xác trong cả hệ thống phát và thu, đảm bảo việc điều chế và giải điều chế tín hiệu được diễn ra đúng cách. Hiệu suất của VCO ảnh hưởng đáng kể đến khả năng của hệ thống trong việc đáp ứng các yêu cầu tần số đa dạng, đồng thời duy trì tính toàn vẹn của tín hiệu và giảm thiểu nhiễu pha.

Nhu cầu ngày càng tăng đối với các bộ tạo tần số hiệu quả đã thúc đẩy những đổi mới trong công nghệ bán dẫn. Các thiết kế VCO hiện đại nhằm giải quyết những

nhu cầu này, mang lại hiệu suất năng lượng được cải thiện, độ ổn định tần số cao và thiết kế nhỏ gọn.

1.2. Bối cảnh

Việc tạo và kiểm soát tần số là trung tâm của các hệ thống truyền thông hiện đại và đóng một vai trò quan trọng trong cả truyền thông tương tự và kỹ thuật số. Một VCO tạo ra các tín hiệu dao động có tần số có thể được điều chỉnh bằng một điện áp điều khiển, làm cho nó trở thành một linh kiện lý tưởng trong nhiều ứng dụng. Trong các hệ thống tần số vô tuyến, các bộ VCO thường là một trong những thành phần quan trọng nhất, vì chúng cho phép sự linh hoạt trong việc tạo và điều chỉnh tín hiệu.

Nhìn chung, VCO được thiết kế với tần số dao động được xác định bởi các thành phần điện kháng của mạch, chẳng hạn như cuộn cảm và tụ điện. Đi-ốt biến dung (varactor) thường được tích hợp vào thiết kế để cho phép tinh chỉnh tần số. Tuy nhiên, việc đạt được nhiều pha thấp và đảm bảo tính toàn vẹn của tín hiệu vẫn là những mục tiêu thiết kế thiết yếu để bảo toàn tính toàn vẹn của tín hiệu được truyền đi và tránh nhiễu. Mạch VCO được sử dụng rộng rãi trong các bộ tổng hợp tần số, vòng khóa pha và các hệ thống radar cho việc nhảy tần, tạo tín hiệu và sự linh hoạt của hệ thống.

Phổ băng tần L, trải dài trong dải tần từ 1 GHz đến 2 GHz [1], nổi bật nhờ đặc tính truyền lan tốt và mức suy hao do khí quyển/thời tiết nhìn chung thấp hơn so với các băng tần cao hơn. Dải tần này đặc biệt được đánh giá cao vì xu hướng ít bị ảnh hưởng bởi mưa và điều kiện khí tượng, đồng thời cho phép tín hiệu truyền lan mạnh mẽ qua các điều kiện môi trường khác nhau so với các dải tần khác vốn chịu ảnh hưởng suy hao do mưa và khí quyển rõ rệt [2], nghiên cứu thực nghiệm cũng cho thấy suy hao do mưa lên dải tần L có tác động nhưng không đáng kể [3]. Vì vậy, băng L được sử dụng rộng rãi trong các GNSS và các ứng dụng vệ tinh di động. Đặc biệt, tín hiệu quan trọng nhất ở dải này là GPS L1 = 1575.42 MHz và Galileo L1/E1 = 1575.42 MHz, vì vậy dải quanh 1.575 GHz thường được chọn làm mục tiêu thiết kế cho bộ tổng hợp tần số/dao động nội (local oscillator) trong các máy thu GNSS.

1.3. Mục tiêu nghiên cứu

Khoá luận với tiêu đề "Thiết kế và mô phỏng LC-QVCO ổn định trước nhiễu nhiệt và điện áp" nhằm mục đích phát triển một Bộ dao động điều khiển bằng điện áp

cầu phương LC hoạt động trong băng tần L khoảng tần số từ 1.5 GHz đến 1.6 GHz đáp ứng các tiêu chuẩn kỹ thuật khắt khe của các GNSS, bao gồm hai mục tiêu chính:

- Mục tiêu lý thuyết: Thiết kế một bộ LC-QVCO sử dụng công nghệ CMOS băng tần L bằng cách áp dụng kiến thức về cơ chế hồi tiếp, điều kiện khởi dao động đồng thời làm rõ các yếu tố chi phối độ ổn định trước biến thiên nhiệt độ và điện áp nguồn.

- Mục tiêu thiết kế: Tính toán, mô phỏng và thiết kế các thông số kỹ thuật của bộ LC-QVCO CMOS băng tần L bằng phần mềm mô phỏng Cadence Virtuoso.

1.4. Bố cục của khóa luận

Chương 2 (Nguyên lý tổng quát và các bộ dao động cơ bản) trình bày các kiến thức nền tảng về bộ dao động, cơ chế hồi tiếp và tiêu chuẩn Barkhausen; đồng thời phân tích các kiến trúc dao động phổ biến trong CMOS (dao động vòng và dao động LC), làm rõ mô hình cộng hưởng LC thực tế có tổn hao và khái niệm điện trở âm trong cấu trúc ghép chéo.

Chương 3 (Cơ sở lý thuyết bộ dao động điều khiển bằng điện áp và dao động vuông pha) đi sâu phân tích cấu trúc của một bộ LC-VCO điển hình, bao gồm các khối chức năng chính: khối cộng hưởng LC, cặp transistor ghép chéo và khối điều khiển dòng điện. Đồng thời, chương này trình bày nguyên lý tạo tín hiệu trực giao (I/Q) và phân tích các phương pháp tiếp cận kiến trúc LC-QVCO, bao gồm phương pháp ghép chéo thông thường và phương pháp sử dụng bộ chia tần số.

Chương 4 (Thiết kế mạch dao động LC-QVCO) trình bày quy trình thiết kế hệ thống LC-QVCO ở mức sơ đồ nguyên lý, bao gồm: phân tích – thiết kế mạch cộng hưởng LC, mạch dịch mức điện áp để tuyến tính hóa đặc tuyến điều chỉnh, lỗi dao động ghép chéo chỉ dùng NMOS, nguồn dòng gương Cascode trở kháng cao và bộ chia vuông pha CML.

Chương 5 (Kết quả triển khai và mô phỏng) trình bày các kết quả mô phỏng sau khi triển khai thiết kế trên Cadence Virtuoso, bao gồm dạng tín hiệu đầu ra, dải tần số với các điều kiện khác nhau, độ lợi điều khiển, nhiễu pha (phase noise), dòng/công

suất tiêu thụ và chỉ số phẩm chất (FoM), đồng thời tổng hợp và đối chiếu các tham số đạt được.

Kết luận và đề xuất cải thiện trong tương lai tổng kết các kết quả đạt được của khóa luận và đề xuất các hướng phát triển, cải thiện trong tương lai.

CHƯƠNG 2: NGUYÊN LÝ TỔNG QUÁT VÀ CÁC BỘ DAO ĐỘNG CƠ BẢN

2.1. Giới thiệu tổng quan về bộ dao động

Bộ dao động là một mạch điện tử tự duy trì có chức năng tạo ra tín hiệu điện tuần hoàn với dạng sóng và tần số xác định. Một đặc tính cơ bản của bộ dao động là khả năng chuyển đổi năng lượng từ nguồn DC thành tín hiệu AC ở đầu ra mà không cần bất kỳ tín hiệu kích thích xoay chiều nào từ bên ngoài. Nhờ khả năng tạo ra các tín hiệu xung nhịp (clock) và sóng mang chính xác, bộ dao động là thành phần nền tảng trong vô số thiết bị điện tử – từ các hệ thống truyền thông vô tuyến (đài phát thanh, vệ tinh,...) cho đến các hệ thống số (ví dụ: tạo xung nhịp cho bộ vi xử lý trong máy tính).

2.2. Nguyên lý hoạt động và tiêu chuẩn Barkhausen


Bộ dao động hoạt động dựa trên cơ chế hồi tiếp: cấu trúc điển hình gồm một phần tử khuếch đại và một mạng hồi tiếp. Khi mạch được cấp nguồn, nhiễu nhiệt trong linh kiện sẽ khởi động dao động; tín hiệu nhiễu ban đầu này được khuếch đại qua vòng lặp và đạt đến một biên độ ổn định khi các điều kiện dao động được thỏa mãn. Hai điều kiện cơ bản (tiêu chuẩn Barkhausen) để hệ thống có thể dao động bền vững bao gồm:

- Điều kiện biên độ: Tích độ lợi vòng hở phải lớn hơn hoặc bằng 1 tại tần số mong muốn ($|\beta \cdot H(j\omega_0)| \geq 1$).
- Điều kiện pha: Độ lệch pha tổng cộng quanh vòng lặp là bội số của 2π (tín hiệu hồi tiếp cùng pha với tín hiệu đầu vào).

Nói cách khác, tại tần số dao động xác định ω_0 , ta cần $|H(j\omega_0)| \geq 1$ và $\angle H(j\omega_0) \approx 0^\circ$ để mạch có thể bắt đầu dao động. Hai điều kiện này chính là tiêu chuẩn Barkhausen – lưu ý đây là điều kiện cần chứ không phải điều kiện đủ cho dao động ổn định.

2.2.1. Mạch hồi tiếp của bộ dao động [4]

Như đã nói ở trên, hệ thống hồi tiếp là một phương pháp tốt để tạo ra một mạch dao động ổn định. Chúng ta hãy xem xét một hệ thống hồi tiếp âm đơn giản như dưới đây:



Hình 2.1 Hệ thống hồi tiếp âm [4]

Trong đó X là tín hiệu đầu vào và Y là tín hiệu đầu ra. Trên thực tế, X thực chất được tạo ra bởi nhiễu (noise) sinh ra từ các transistor và điện trở trong mạch dao động ở mọi tần số, và nó sẽ hoạt động như một tín hiệu khởi động.

Hàm truyền vòng kín trên được thể hiện bởi công thức:

$$T(s) = \frac{Y(s)}{X(s)} = \frac{H(s)}{1 + \beta H(s)} \quad (2.1)$$

Điều này sẽ làm cho độ lợi vòng kín tiến đến vô cùng nếu tại tần số dao động ω_o , $H(s = j\omega_o) = -1$. Tín hiệu nhiễu ban đầu sẽ được khuếch đại vô hạn tại ω_o . Lưu ý rằng, $H(j\omega_o)$ phải cung cấp đủ độ lệch pha cho X , vào khoảng 180° , sao cho khi tín hiệu hồi tiếp âm nhận được tín hiệu ngược pha với X , nó thực chất là tín hiệu bù cho X bằng một tín hiệu hồi tiếp dương. Nói cách khác, tổng độ lệch pha quanh vòng lặp là 360° . Độ lợi vòng lặp vô hạn sẽ khuếch đại X đến một mức nhất định và duy trì X vô thời hạn, điều này dĩ nhiên làm cho đầu ra của chúng ta ổn định.

Sau mỗi chu kỳ, tín hiệu ban đầu được khuếch đại bởi hồi tiếp âm với độ lệch pha 180° . Nói cách khác, độ lợi vòng lặp của chúng ta cần lớn hơn 1 để bắt đầu dao động. Sau nhiều chu kỳ, biên độ của tín hiệu đi ra từ bộ trừ V_x có thể được biểu diễn như sau:

$$V_x = V_o + |H(j\omega_o)|^1 V_o + |H(j\omega_o)|^2 V_o + |H(j\omega_o)|^3 V_o \quad (2.2)$$

Phương trình 2.2 chỉ đúng nếu $\angle H(j\omega_o) \approx 180^\circ$. Vì V_x được biểu diễn dưới dạng một chuỗi, nếu $|H(j\omega_o)| \geq 1$, chuỗi này trở thành một chuỗi phân kỳ, hay $V_x = \infty$. Ngược lại, nếu $|H(j\omega_o)| < 1$, chuỗi trở thành một chuỗi hội tụ, trong đó:

$$V_x = \frac{V_o}{1 - |H(j\omega_o)|} < \infty \quad (2.3)$$

Tóm lại, nếu độ lợi vòng lặp của một mạch thỏa mãn hai điều kiện sau:

$$|H(j\omega_o)| \geq 1 \quad (2.4)$$

$$\angle H(j\omega_o) \approx 0^\circ \quad (2.5)$$

thì mạch về mặt lý thuyết có thể dao động tại ω_o . Điều kiện này được gọi là tiêu chuẩn Barkhausen. Lưu ý rằng tiêu chuẩn Barkhausen chỉ là một điều kiện cần cho dao động chứ không phải là điều kiện đủ. Cũng cần lưu ý rằng đối với một mạch có cơ chế hồi tiếp âm, tiêu chí về pha sẽ thay đổi thành $\angle H(j\omega_o) \approx 180^\circ$.

2.3. Các bộ dao động sử dụng CMOS phổ biến [4]

Trong công nghệ CMOS hiện đại, hai kiến trúc bộ dao động được sử dụng phổ biến nhất là bộ dao động vòng (Ring Oscillator) và bộ dao động LC. Mỗi kiến trúc đều sở hữu những ưu nhược điểm và phạm vi ứng dụng riêng biệt.


Bộ dao động vòng có ưu điểm là cấu trúc đơn giản, diện tích tích hợp nhỏ và dải điều chỉnh tần số (tuning range) rộng. Tuy nhiên, nhược điểm chính là nhiễu pha khá cao. Do đó, chúng thường được ứng dụng trong các mạch không yêu cầu khắt khe về nhiễu pha, ví dụ như tạo xung nhịp cho các mạch số.

Ngược lại, bộ dao động LC sử dụng mạch cộng hưởng LC làm phần tử chọn lọc tần số, giúp đạt được nhiễu pha thấp hơn đáng kể. Đổi lại, kiến trúc này phức tạp hơn và chiếm diện tích lớn trên chip do yêu cầu tích hợp cuộn cảm. Vì vậy, bộ dao động LC là lựa chọn ưu tiên cho các ứng dụng tần số cao đòi hỏi độ tinh khiết phổ tín hiệu tốt, điển hình như trong các mạch tổng hợp tần số cao (Radio Frequency - RF).

2.3.1. Mạch cộng hưởng LC lý tưởng [5]


Khác với bộ dao động vòng dựa vào độ trễ pha của các tầng khuếch đại, bộ dao động LC sử dụng một mạch cộng hưởng thụ động, thường được gọi là mạch cộng hưởng LC (LC tank), để xác định tần số dao động. Một mạch cộng hưởng song song lý tưởng bao gồm một cuộn cảm (L) và một tụ điện (C) sẽ có trở kháng vô hạn tại tần số cộng hưởng $\omega_0 = \frac{1}{\sqrt{LC}}$.

Xét mạch cộng hưởng LC Hình 2.2:



Hình 2.2 Mô hình mạch cộng hưởng LC lý tưởng

Khi một điện áp ban đầu V_{in} (điện áp được thêm vào lúc đầu) được đặt vào mạch cộng hưởng, tụ điện sẽ bắt đầu được nạp và sau đó phóng toàn bộ năng lượng của nó sang cuộn cảm. Tại thời điểm điện áp trên tụ là $V_{in} = 0$ V, lúc này cuộn cảm đang lưu trữ toàn bộ năng lượng. Dòng điện từ cuộn cảm sẽ bắt đầu nạp cho tụ điện đến mức điện áp $-V_{in}$, sau đó tụ điện sẽ lại một lần nữa giải phóng năng lượng. Sự trao đổi năng lượng qua lại bên trong mạch giữa L_1 và C_1 này lặp lại vô thời hạn, như được minh họa trong Hình 2.3, điều này có nghĩa là mạch cộng hưởng đang dao động.



Hình 2.3 Dao động điện áp theo thời gian của một mạch LC lý tưởng [4]

Trở lại với Hình 2.2, mạch này có một trở kháng được cho bởi công thức:

$$Z_1(s) = (L_1 s) // \frac{1}{C_1 s} = \frac{L_1 s}{L_1 C_1 s^2 + 1} \quad (2.6)$$

Vì điện áp đầu vào là dạng hình sin, ta có thể thay thế s bằng $j\omega$:

$$Z_1(j\omega) = \frac{jL_1 \omega}{-L_1 C_1 \omega^2 + 1} \quad (2.7)$$

Lưu ý rằng tại tần số $\omega_1 = \frac{1}{\sqrt{L_1 C_1}}$, trở kháng $Z_1(j\omega) = \infty$.


Tại $\omega = \omega_1$, cuộn cảm và tụ điện có các giá trị trở kháng có độ lớn bằng nhau nhưng ngược dấu lẫn lượt là $jL_1\omega_1$ và $\frac{1}{jC_1\omega_1}$. Chúng triệt tiêu lẫn nhau và tạo ra một mạch hở, có trở kháng vô cùng lớn.

Ta nói rằng mạch này cộng hưởng tại $\omega = \omega_1$. Đặc điểm của mạch cộng hưởng phụ thuộc vào tần số của tín hiệu đầu vào:

- Nếu $\omega < \omega_1$, $\angle Z_1(j\omega) = \angle(jL_1\omega_1) = +90^\circ$, mạch có tính cảm kháng (hoạt động như một cuộn cảm).

- Nếu $\omega > \omega_1$, $\angle Z_1(j\omega) = \angle(jL_1\omega_1) - 180^\circ = -90^\circ$, mạch có tính dung kháng (hoạt động như một tụ điện).

Hình 2.4 biểu diễn đáp ứng biên độ và pha của trở kháng $Z_1(j\omega)$ theo sự thay đổi của tần số.




Hình 2.4 Độ lớn (a) và pha (b) của $Z_1(j\omega)$ theo tần số [4]

2.3.2. Mạch cộng hưởng LC thực tế [5]

Tuy nhiên, trong thực tế, các thành phần này luôn có tổn hao. Tổn hao của cuộn cảm sinh ra do bản chất cuộn cảm được tạo bởi dây dẫn có điện trở hữu hạn đồng thời có điện trở được tạo ra giữa các linh kiện thụ động và dây dẫn được gọi là R_S .


Trong thực tế, trở kháng của một mạch cộng hưởng LC song song không đạt đến vô cùng tại tần số cộng hưởng. Lý do là vì các linh kiện trong mạch của chúng ta, là cuộn cảm và tụ điện, đều có điện trở nội riêng của chúng và giữa các linh kiện với dây dẫn trong mạch cũng sinh ra điện trở tiếp xúc.

Cụ thể hơn, chúng ta biết rằng dây quấn tạo thành cuộn cảm có một điện trở hữu hạn. Điện trở này sẽ được biểu diễn như một điện trở riêng biệt (R_1) mắc nối tiếp với cuộn cảm. Trong Hình 2.5, có thể thấy mô hình của một mạch cộng hưởng gồm ba phần tử: điện trở, cuộn cảm và tụ điện.



Hình 2.5 Mô hình mạch cộng hưởng LC thực tế

Sử dụng phép biến đổi tương đương từ điện trở nối tiếp R_1 sang điện trở song song R_p , mô hình mạch cộng hưởng trên có thể được biến đổi thành một mạch tương đương như trong Hình 2.6, được gọi là “mạch cộng hưởng có tổn hao”:



Hình 2.6 Mô hình mạch tương đương của cộng hưởng LC có tổn hao

Lúc này, trở kháng của mạch được cho bởi công thức:


$$Z_2(s) = (L_1 s) // \frac{1}{C_1 s} // R_P = \frac{R_P L_1 s}{R_P L_1 C_1 s^2 + L_1 s + R_P} \quad (2.8)$$

Tại $s = j\omega$:

$$Z_2(j\omega) = \frac{jR_P L_1 \omega}{R_P(1 - L_1 C_1 \omega^2) + jL_1 \omega} \quad (2.9)$$


Lưu ý rằng tại tần số $\omega_1 = \frac{1}{\sqrt{L_1 C_1}}$, trở kháng $Z_2(j\omega) = R_P$.

Điều này có nghĩa là, tại $\omega = \frac{1}{\sqrt{L_1 C_1}}$, trở kháng của mạch điện sẽ tương đương với một điện trở duy nhất, hay $\angle Z_2(j\omega) = 0$. Tính cảm kháng và dung kháng của mạch vẫn tương tự như một mạch cộng hưởng LC song song lý tưởng, nhưng khi ω ở gần tần số cộng hưởng ω_1 , mạch còn thể hiện cả tính điện trở cùng với một trong hai hành vi trước đó: tính cảm kháng hoặc tính dung kháng. Các đặc tính này được thể hiện trực quan qua đồ thị độ lớn và pha của trở kháng như sau:



Hình 2.7 Độ lớn (a) và pha (b) của $Z_2(j\omega)$ theo tần số [4]

Điện trở có thể biến đổi một phần năng lượng điện bên trong mạch thành nhiệt là một thành phần không lý tưởng trong mạch. Trong trường hợp này, một điện áp đầu ra khác không sẽ gây ra dòng điện chạy qua R_P , là nguyên nhân gây ra sự tiêu tán năng lượng. Sau mỗi chu kỳ, mạch cộng hưởng mất đi một lượng nhỏ năng lượng, vì vậy tín hiệu đầu ra sẽ tắt dần theo thời gian như được biểu diễn ở Hình 2.8.




Hình 2.8 Dao động điện áp theo thời gian của một mạch LC có tổn hao [4]

Do đó, để thiết kế một mạch dao động, sự tắt dần này phải được loại bỏ. Một phương pháp tối ưu là thêm vào các phần tử khuếch đại, các phần tử này sẽ bù đắp cho năng lượng bị mất trong mỗi chu kỳ và tạo ra một tín hiệu đầu ra ổn định.

2.3.3. Bộ dao động ghép chéo (cross-coupled) [4]

Bộ dao động ghép chéo là một trong những cấu trúc LC phổ biến và hiệu quả nhất trong thiết kế vi mạch ứng dụng CMOS. Sự phổ biến của nó đến từ khả năng tạo ra điện trở âm một cách đối xứng và hiệu quả để bù lại tổn hao trong mạch cộng hưởng, đồng thời cung cấp đầu ra vi sai biên độ lớn. Cấu trúc ghép chéo có thể phân tích dưới hai góc nhìn tương đương: góc nhìn hồi tiếp dương và góc nhìn điện trở âm.

Phân tích dưới góc nhìn hồi tiếp dương: về bản chất, bộ dao động ghép chéo có thể xem như hai tầng khuếch đại đảo (ví dụ: hai tầng nguồn chung) được kết nối thành một vòng hồi tiếp dương. Hình 2.9 minh họa cấu trúc này.




Hình 2.9 Mô hình bộ dao động LC dưới dạng vòng hồi tiếp

Mỗi tầng khuếch đại (cấu hình cực nguồn chung) sử dụng một mạch cộng hưởng LC làm tải. Tại tần số cộng hưởng ω_0 , mạch cộng hưởng có trở kháng thuần trở và lý tưởng là không gây ra dịch pha. Trong khi đó, mỗi tầng khuếch đại sẽ đảo pha tín hiệu đi 180° . Do đó, tín hiệu đi qua hai tầng sẽ chịu một tổng dịch pha là 360° , tương đương với 0° . Điều này thỏa mãn một cách hoàn hảo điều kiện về pha của tiêu chuẩn Barkhausen.

Để dao động có thể bắt đầu và tự duy trì, độ lợi vòng lặp tại tần số cộng hưởng phải lớn hơn hoặc bằng 1. Nếu R_P là trở kháng của mạch cộng hưởng tại tần số ω_0 và g_m là độ dẫn (transconductance) của các transistor, thì độ lợi của mỗi tầng là $A = g_m R_P$. Điều kiện về độ lợi sẽ là:

$$g_{m1} R_P g_{m2} R_P \geq 1 \quad (2.10)$$

Cấu trúc ghép chéo được vẽ lại thành dạng đối xứng ghép chéo với việc bổ sung một nguồn dòng đuôi (tail current source) I_{SS} để ổn định dòng phân cực và giảm sự phụ thuộc vào điện áp nguồn (Hình 2.10). Đây cũng là sơ đồ phổ biến nhất của cấu trúc này trong thực tế.



Hình 2.10 Cấu trúc dao động ghép chéo với nguồn dòng đuôi


Phân tích dưới góc nhìn điện trở âm: một cách khác để hiểu cấu trúc ghép chéo là xem cặp transistor ghép chéo như một mạch một cổng tạo điện trở âm. Hình 2.11 minh họa cấu trúc này.

Mạch LC trong thực tế luôn có tổn hao, được mô hình hóa bởi một điện trở song song R_P . Điện trở này làm tiêu tán năng lượng, khiến dao động bị tắt dần.

Cặp transistor ghép chéo (M_1, M_2) khi nhìn vào hai cực máng (drain) sẽ tạo ra một điện trở vi sai âm tại nút X và Y có giá trị là: $R_{neg} = -\frac{1}{g_{m1}} - \frac{1}{g_{m2}} = -\frac{2}{g_m}$ trong đó g_{m1}, g_{m2} lần lượt là độ dẫn của M_1 và M_2 và g_m tổng độ dẫn của 2 transistor.

Khi kết nối song song với mạch cộng hưởng LC có điện trở âm này sẽ "bơm" năng lượng vào mạch, bù lại cho năng lượng bị tiêu tán trên R_P . Dao động sẽ bắt đầu và tăng dần nếu: $|R_{neg}| \leq 2R_P \Rightarrow \frac{2}{g_m} \leq 2R_P \Rightarrow g_m R_P \geq 1$.

Dao động sẽ đạt trạng thái ổn định khi năng lượng bơm vào đúng bằng năng lượng mất đi, tức là khi hệ số khuếch đại vòng trung bình trong một chu kỳ bằng 1.



Hình 2.11 Sơ đồ mạch tương đương của bộ dao động ghép chéo

2.4. Giới thiệu về VCO [4]

Trong hầu hết các ứng dụng thực tế, yêu cầu đặt ra là tần số của bộ dao động phải có thể điều chỉnh được một cách linh hoạt. Mạch thực hiện chức năng này được gọi là bộ dao động điều khiển bằng điện áp – VCO. Một VCO lý tưởng tạo ra tần số đầu ra f thay đổi tuyến tính theo điện áp điều khiển đầu vào V_{cont} . Ta có thể mô tả đặc tính này bằng biểu thức:


$$\omega_{out} = \omega_0 + K_{VCO} V_{cont} \quad (2.11)$$

Trong đó:

- ω_0 là tần số dao động trung tâm khi điện áp điều khiển $V_{cont} = 0$.

- K_{VCO} là độ lợi hay độ nhạy của VCO, có đơn vị là Hz/V.

Hình 2.12 minh họa mô hình và đặc tính điều chỉnh lý tưởng của một VCO, với một điện áp điều khiển đầu vào V_{cont} tương ứng với một tần số đầu ra ω_0 .



Hình 2.12 Mô hình (a) và đặc tính điều chỉnh của một VCO lý tưởng (b)

Khi thay đổi điện áp điều khiển từ V_1 đến V_2 , tần số đầu ra sẽ thay đổi từ ω_1 đến ω_2 , đây chính là dải điều chỉnh mong muốn. Độ dốc của đồ thị được ký hiệu là K_{VCO} được gọi là độ lợi (gain) hoặc độ nhạy (sensitivity) của VCO, có thể được viết là:

$$K_{VCO} = 2\pi \frac{\omega_2 - \omega_1}{V_2 - V_1} = 2\pi \frac{\Delta \omega_{out}}{\Delta V_{control}} \text{ (radians /s.V)} \quad (2.12)$$

Hoặc

$$K_{VCO} = \frac{f_2 - f_1}{V_2 - V_1} = \frac{\Delta f_{out}}{\Delta V_{control}} \text{ (Hz/V)} \quad (2.13)$$

2.5. Các thông số hiệu năng của VCO [6]

Để hiểu rõ các yếu tố ảnh hưởng đến VCO cũng như các đánh đổi trong thiết kế, ta cần xem xét một số thông số hiệu năng quan trọng của VCO. Những thông số chính bao gồm: tần số trung tâm, dải điều chỉnh, tính tuyến tính đặc tuyến điều chỉnh, biên độ dao động đầu ra, công suất tiêu tán, và độ nhiễu pha.

Tần số trung tâm

Tần số trung tâm của một VCO về cơ bản được quyết định bởi các thông số thiết kế và môi trường mà VCO hoạt động. Như được chỉ ra trong Hình 2.12b, dải tần số trung tâm có thể được biểu diễn là $\frac{\omega_2 - \omega_1}{2}$, đại diện cho điểm giữa của dải điều hưởng. Việc đạt được một tần số trung tâm cao phụ thuộc vào các yếu tố như việc lựa chọn các linh kiện tích cực, linh kiện thụ động, và cấu trúc liên kết của thiết kế. Các công nghệ CMOS tiên tiến đã cho phép VCO đạt tới các tần số trung tâm cực kỳ cao, thường trong phạm vi từ hàng chục đến hàng trăm gigahertz. Sự cải tiến này là nhờ vào việc thu nhỏ kích thước của transistor, giúp cải thiện tần số dao động cực đại và cho phép tốc độ chuyển mạch nhanh hơn cũng như giảm thiểu các hiệu ứng ký sinh.

Dải điều chỉnh (Tuning Range)


Dải điều chỉnh là dải tần số nằm trong khoảng ω_1 và ω_2 . Vì tần số trung tâm của một số mạch dao động CMOS có thể tăng hoặc giảm 2 lần dưới một số điều kiện môi trường hoặc ở các nhiệt độ nhất định, một dải điều chỉnh đủ rộng (≥ 2 lần dải điều chỉnh ban đầu) là cần thiết để đảm bảo rằng tần số đầu ra của VCO có thể được điều chỉnh đến giá trị mong muốn. Lưu ý rằng ảnh hưởng của nhiễu lên pha và tần số đầu ra vẫn cần được xem xét.

Vì $\omega_{\text{out}} = K_{\text{VCO}}V_{\text{cont}} + \omega_0$, nhiễu xuất hiện ở tần số đầu ra sẽ bị khuếch đại vì nó tỉ lệ thuận với tham số độ lợi K_{VCO} . Do đó, để giảm thiểu ảnh hưởng của nhiễu trong V_{cont} , việc giảm giá trị độ lợi là hợp lý. Tuy nhiên, làm điều này sẽ thu hẹp dải điều chỉnh cần thiết, đây là một kết quả không mong muốn. Ngoài ra, K_{VCO} sẽ tăng nếu điện áp cung cấp sụt giảm, làm cho VCO nhạy cảm hơn với nhiễu. Kết luận, độ lợi của VCO (K_{VCO}) phải được lựa chọn một cách phù hợp; nếu nó quá lớn, mạch dao động sẽ trở nên nhạy cảm với nhiễu, nhưng cũng không được quá nhỏ vì sẽ không đáp ứng được yêu cầu về dải điều hưởng.

Để đạt được sự cân bằng này, nhiều kỹ thuật thiết kế khác nhau có thể được áp dụng. Ví dụ, việc đưa vào một cơ chế chuyển mạch tần số cho phép VCO hoạt động ở nhiều dải tần, giúp giảm K_{VCO} một cách hiệu quả trong khi vẫn duy trì được một dải điều chỉnh tổng thể rộng.

Tính tuyến tính điều chỉnh (Tuning Linearity)

Đặc tính điều chỉnh của VCO thể hiện hành vi phi tuyến, có nghĩa là hệ số K_{VCO} không phải là một hằng số. Hành vi phi tuyến này rõ ràng là không mong muốn, vì nó sẽ làm giảm hiệu quả của các vòng khóa pha.



Hình 2.13 Đặc tính phi tuyến của VCO [4]

Trong thực tế, đặc tính của mạch dao động thể hiện một vùng có độ lợi cao xung quanh tần số trung tâm và một độ lợi thấp hơn ở hai biên của dải điều chỉnh, như được mô tả trong Hình 2.13. Điều này có nghĩa là, tại một dải tần nhất định (quanh tần số trung tâm), độ nhạy đối với nhiễu của VCO sẽ cao hơn so với các vùng khác của dải điều chỉnh.

Biên độ đầu ra

Việc tăng biên độ dao động đầu ra của VCO có thể làm cho dạng sóng ít bị ảnh hưởng bởi nhiễu hơn. Một biên độ cao hơn sẽ làm giảm tác động tương đối của nhiễu lên tín hiệu đầu ra, giúp nâng cao hiệu năng tổng thể của VCO trong môi trường có nhiễu. Tuy nhiên, phương pháp này đi kèm với những sự đánh đổi. Việc khuếch đại biên độ đầu ra có thể dẫn đến tăng mức tiêu thụ điện năng, điều này không lý tưởng cho các ứng dụng công suất thấp. Thêm vào đó, biên độ cao hơn có thể gây ra méo tín

hiệu và có khả năng làm giảm dải điều hưởng, vì mạch có thể tiến đến các vùng hoạt động phi tuyến của nó nhanh hơn.

Biên độ của dao động đầu ra cũng không đồng nhất trên toàn bộ dải điều chỉnh. Vì K_{VCO} không phải là hằng số và thể hiện hành vi phi tuyến, độ lợi và biên độ của mạch dao động có thể biến thiên khi điện áp điều khiển (V_{cont}) thay đổi. Tại một số tần số nhất định, biên độ có thể đạt đỉnh, trong khi ở các tần số khác, nó có thể giảm xuống, dẫn đến hiệu năng không đồng bộ.

Công suất tiêu tán (Power Dissipation)

Giống như mọi mạch điện tử, các mạch dao động phải cân bằng giữa tốc độ, công suất tiêu tán, và hiệu năng nhiễu. Các tần số cao hơn thường đòi hỏi dòng điện lớn hơn, dẫn đến mức tiêu thụ điện năng cao hơn. Mặc dù công suất lớn hơn có thể cải thiện nhiễu pha (phase noise) bằng cách tăng cường biên độ tín hiệu, nó cũng sinh ra nhiệt, có khả năng ảnh hưởng đến độ tin cậy của mạch.

Việc giảm công suất tiêu tán rất quan trọng đối với các ứng dụng công suất thấp nhưng thường phải đánh đổi bằng dải điều hưởng và hiệu năng nhiễu. Các nhà thiết kế phải tìm ra sự cân bằng bằng cách sử dụng các cấu trúc liên kết hiệu quả như mạch dao động tái sử dụng dòng (current-reuse) hoặc lớp C (class-C), phân cực thích ứng (adaptive biasing), và điều chỉnh tần số động (dynamic frequency scaling). Việc đạt được hiệu năng tối ưu đòi hỏi phải quản lý cẩn thận những sự đánh đổi này để đáp ứng các yêu cầu cụ thể của ứng dụng.


Nhiều pha (Phase Noise) [6]

Trong thiết kế VCO, việc đạt được sự cân bằng tối ưu giữa dải điều chỉnh, nhiễu pha, và công suất tiêu tán thường có nghĩa là chỉ có hai trong ba thông số này có thể được tối ưu hóa hoàn toàn. Trong ba thông số đó, nhiễu pha thường được coi là quan trọng hơn, vì vậy sự đánh đổi với dải điều hưởng và công suất tiêu tán phải được quản lý một cách cẩn thận.

Một mạch dao động lý tưởng tạo ra một tín hiệu đầu ra tuần hoàn hoàn hảo có dạng $x(t)=A\cos(\omega_c t)$, trong đó các điểm giao với trục không (zero crossings) xảy ra

chính xác tại các bội số nguyên của chu kỳ $T_c = \frac{2\pi}{\omega_c}$. Trong trường hợp lý tưởng này, tần số là hoàn toàn ổn định và phổ đầu ra chỉ bao gồm một xung đơn tại ω_c .

Tuy nhiên, trong các trường hợp thực tế, nhiễu của mạch dao động làm cho các điểm giao với trục không này bị lệch sang một vị trí khác, như được thể hiện trong Hình 2.14.




Hình 2.14 Dạng sóng đầu ra của một mạch dao động lý tưởng và không lý tưởng [6]

Để mô tả hiệu ứng này, tín hiệu đầu ra được biểu diễn bằng công thức:

$$x(t) = A \cos[\omega_c t + \phi_n(t)] \quad (2.14)$$

Trong đó $\phi_n(t)$ là một biến đổi pha ngẫu nhiên nhỏ, thường được biết đến với tên gọi là nhiễu pha, gây ra sự sai lệch so với các điểm giao với trục không lý tưởng.

Một cách khác để hiểu điều này là bằng cách xem xét sự ổn định tần số của dạng sóng. Trong trường hợp lý tưởng, tần số không đổi. Tuy nhiên, khi có nhiễu pha, các điểm giao với trục không bị dịch chuyển một cách ngẫu nhiên như trong Hình 2.15. Sự dịch chuyển này có thể được coi là một dạng của độ lệch tần số, vì nó tạo ra cảm giác về một tần số tức thời đang thay đổi, điều này ảnh hưởng trực tiếp đến phổ tần số của mạch dao động.



Hình 2.15 Phổ đầu ra của một mạch dao động lý tưởng (a) và không lý tưởng (b) [6]

Phổ của một mạch dao động không lý tưởng có thể được biểu diễn bởi một hàm trong miền thời gian:

$$\begin{aligned}
 x(t) &= A \cos[\omega_c t + \phi_n(t)] \\
 \Rightarrow x(t) &\approx A \cos \omega_c t - A \sin \omega_c t \sin[\phi_n(t)] \\
 \Rightarrow x(t) &\approx A \cos \omega_c t - A \phi_n(t) \sin \omega_c t
 \end{aligned} \tag{2.15}$$

Phương trình 2.15 chỉ đúng nếu $\phi_n(t) \ll 1$, bởi vì khi $\phi_n(t) \ll 1$, ta có $\sin[\phi_n(t)] \approx \phi_n(t)$.

Điều này có nghĩa là phổ của $x(t)$ bao gồm một đỉnh nhọn tại ω_c , cùng với phổ của $\phi_n(t)$ được dịch chuyển đến và lấy ω_c làm trung tâm. Kết quả là, các sườn dốc trong phổ của một mạch dao động không lý tưởng thực chất phản ánh cách mà $\phi_n(t)$ hoạt động trong miền tần số.

Độ định lượng nhiễu pha, nó được đo tại một độ lệch tần số Δf cụ thể so với sóng mang, thường được biểu diễn bằng đơn vị dBc/Hz (decibel so với sóng mang trên mỗi hertz). Đơn vị dBc có nghĩa là sự chuẩn hóa công suất nhiễu theo công suất sóng mang. Chỉ số này so sánh công suất nhiễu pha trong một băng thông 1-Hz tại tần số lệch đó với tổng công suất của sóng mang.

2.6. Di-ốt biến dung [6] [7]

Di-ốt biến dung (Varactor), còn được gọi là varicap, là một loại linh kiện bán dẫn được thiết kế để hoạt động như một tụ điện điều khiển bằng điện áp. Nói cách khác, điện dung của nó thay đổi theo điện áp phân cực ngược được đặt vào nó.

Trong các thế hệ mạch tích hợp cao tần (RF IC) trước đây, các tiếp giáp p-n phân cực ngược thường được sử dụng để chế tạo đi-ốt biến dung. Các đi-ốt biến dung này hoạt động bằng cách thay đổi điện dung của vùng nghèo (depletion region) được hình thành giữa vật liệu bán dẫn loại p và loại n. Điện dung của một đi-ốt phân cực ngược C_j có thể được mô tả bằng một hàm của điện áp phân cực đặt vào, V_D , theo phương trình sau:

$$C_j = \frac{C_{j0}}{\left(1 + \frac{V_D}{V_0}\right)^m} \quad (2.16)$$


Trong đó C_{j0} là điện dung tại phân cực không (zero bias), V_0 là điện thế khuếch tán (built-in potential) bên trong vùng nghèo, và m là một hằng số bằng 0.3 - 0.4.

Mặc dù hiệu quả trong nhiều thiết kế RF thế hệ đầu, loại đi-ốt biến dung này có những hạn chế về dải điều chỉnh và hệ số phẩm chất (quality factor), đặc biệt là ở tần số cao. Dải điều chỉnh có thể đạt được thường bị giới hạn khi điện áp điều khiển dưới 2 V, và hệ số phẩm chất có xu hướng giảm đáng kể khi đi-ốt biến dung được phân cực gần hơn với mức phân cực thuận. Những hạn chế này giới hạn hiệu năng của các varactor dùng tiếp giáp p-n, đặc biệt là trong các ứng dụng RF hiện đại, nơi mà dải điều chỉnh rộng, hệ số Q cao và nhiễu pha thấp đều là những yếu tố cực kỳ quan trọng.

Vì đi-ốt có những hạn chế, việc khám phá hoạt động của một linh kiện khác có điện dung điều chỉnh được là rất đáng giá: đó là transistor MOS. Trong thập kỷ qua, nhiều công trình nghiên cứu liên quan đến VCO dựa trên tụ biến dung MOS (MOS varactor) đã được trình bày [8-12]. Một transistor MOS với cực máng (drain), cực nguồn (source) và cực nền (bulk) được nối chung với nhau sẽ hoạt động như một tụ điện MOS, trong đó điện dung phụ thuộc vào điện áp giữa cực nền và cực cổng. Trong một tụ điện PMOS, khi điện áp giữa cực cổng và nền (V_{GB}) trở nên âm hơn so với điện áp ngưỡng của transistor, một kênh đảo với các lỗ trống linh động sẽ được hình thành. Điều kiện này đảm bảo rằng tụ điện MOS hoạt động trong vùng đảo mạnh (strong inversion), nơi nó hoạt động tương tự như một transistor. Ngược lại, khi điện áp đủ dương, linh kiện sẽ đi vào vùng tích lũy (accumulation), cho phép sự di chuyển tự do của các electron tại bề mặt tiếp xúc giữa lớp oxit cổng và chất bán dẫn. Trong cả hai vùng đảo mạnh và vùng tích lũy, điện dung của linh kiện MOS, C_{ox} , xấp xỉ bằng

$$C_{ox} \approx \epsilon_{ox} \frac{S}{t_{ox}} \quad (2.17)$$

Như được mô tả trong Hình 2.16, đối với các giá trị khác của V_{BG} , ba vùng hoạt động khác của một cấu trúc MOS có thể được xác định: vùng nghèo (depletion), vùng đảo yếu (weak inversion), và vùng đảo trung bình (moderate inversion).



Hình 2.16 Đặc tính điều chỉnh của varactor PMOS


Nguyên lý cốt lõi của việc điều chỉnh tần số sử dụng đi-ốt biến dung dựa trên khả năng thay đổi điện dung của cấu trúc MOS thông qua quá trình chuyển dịch vùng hoạt động từ vùng tích lũy sang vùng nghèo.

Khi công nghệ ngày càng thu nhỏ, độ dày lớp oxit giảm xuống, dẫn đến sự gia tăng điện dung oxit. Tuy nhiên, điện dung của vùng nghèo bên dưới cổng, ở một điều kiện phân cực cho trước, lại tăng với tốc độ chậm hơn. Kết quả là, dải điều chỉnh dự kiến sẽ tăng lên ở mức xấp xỉ bậc nhất cùng với sự thu nhỏ của công nghệ. Ngoài ra, các công nghệ thu nhỏ cho phép tạo ra các tụ biến dung MOS với hệ số phẩm chất được cải thiện bởi vì điện trở ký sinh giảm cùng với độ dài kênh.

CHƯƠNG 3: CƠ SỞ LÝ THUYẾT BỘ DAO ĐỘNG ĐIỀU KHIỂN BẰNG ĐIỆN ÁP VÀ DAO ĐỘNG VUÔNG PHA (QVCO)

3.1. Cấu trúc của bộ LC-VCO điển hình [13]

Sơ đồ nguyên lý của mạch LC-VCO cơ bản được trình bày chi tiết trong Hình 3.1, với cấu trúc tổng thể được xây dựng dựa trên sự tương tác chặt chẽ giữa khối cộng hưởng LC, cặp transistor ghép chéo và khối điều khiển dòng điện.



Hình 3.1 Sơ đồ cơ bản của LC-VCO [13]

3.1.1. Khối cộng hưởng LC

Trung tâm của mạch là khối cộng hưởng LC, đóng vai trò quyết định tần số dao động của toàn hệ thống. Khối này được hình thành từ một cuộn cảm chất lượng cao L

nằm ở vị trí trung tâm, được nối trực tiếp với nguồn cung cấp V_{DD} . Cuộn cảm này kết hợp với các phần tử dung kháng để tạo thành khối cộng hưởng LC song song. Chất lượng (quality factor) của cuộn cảm đóng vai trò quyết định đến hiệu suất nhiều pha của toàn mạch. Để cung cấp khả năng điều chỉnh tần số linh hoạt, cuộn cảm này được mắc song song với hai khối tụ điện có chức năng hỗ trợ cho nhau là khối tụ điện chuyển mạch (khối A) và khối đi-ốt biến dung chuyển mạch (khối B).

Khối A (Switched Capacitors Block) đảm nhiệm vai trò tinh chỉnh thô (coarse tuning) nhằm mở rộng dải tần số hoạt động của mạch. Khối này bao gồm một mảng các tụ điện ($C_0, C_1, \dots, C_N$) mắc song song, với mỗi nhánh tụ được nối tiếp với một khóa chuyển mạch được điều khiển bởi các tín hiệu số (0 hoặc 1) từ “en bit 0” đến “en bit N”. Khi các bit điều khiển này đóng hoặc ngắt các khóa (switch), tổng điện dung của mạch cộng hưởng sẽ thay đổi tương ứng với giá trị của các bit, cho phép dịch chuyển tần số hoạt động sang các tần số khác nhau.

Để đạt được độ chính xác cao hơn trong việc xác lập tần số, khối B (Switched Varactors Block) được tích hợp song song với khối tụ điện chuyển mạch để thực hiện chức năng tinh chỉnh tinh (fine tuning). Khối này sử dụng các đi-ốt biến dung cụ thể là các tụ biến dung MOS sử dụng cấu trúc đa ngón (multi-fingered) hoạt động dựa trên điện áp điều khiển tuyến tính V_{tune} từ 0 V cho đến 5 V. Sự thay đổi liên tục của điện áp V_{tune} làm biến thiên điện dung của các MOS, giúp mạch đạt được đúng tần số cộng hưởng mong muốn một cách chính xác nhất.

3.1.2. Cặp transistor ghép chéo


Tuy nhiên, một mạch cộng hưởng LC thực tế luôn tồn tại các thành phần điện trở ký sinh gây hao hụt năng lượng, dẫn đến tắt dần dao động. Để khắc phục vấn đề này và duy trì dao động ổn định, mạch sử dụng cặp transistor ghép chéo để tạo ra điện trở âm. Cụ thể, cấu trúc này bao gồm hai transistor NMOS M1 và M2 được mắc đối xứng, với cực cổng của transistor này nối với cực máng của transistor kia. Cơ chế hồi tiếp dương của cặp ghép chéo giúp sinh ra một giá trị điện trở âm ($-1/g_m$), bù trừ cho các tổn hao năng lượng trong khối cộng hưởng LC, đảm bảo biên độ dao động được duy trì liên tục theo thời gian.

3.1.3. Khối điều khiển dòng điện (Current Control Block)

Hoạt động của cặp transistor lõi M1, M2 phụ thuộc trực tiếp vào dòng điện phân cực đi qua chúng, và dòng điện này được quản lý bởi khối C nằm ở phần dưới cùng của sơ đồ Hình 3.1. Khối điều khiển dòng điện này bao gồm một mạng lưới các điện trở ($R_0, R_1, \dots, R_N$) mắc song song và được kết nối xuống đất (V_{SS}) thông qua các khóa chuyển mạch ($B_0, B_1, \dots, B_N$). Các mạng lưới này được điều khiển bởi mảng tín hiệu nhị phân i_{ctrl} (i_{ctrl0} đến i_{ctrlN}), cho phép thay đổi giá trị dòng điện phân cực một cách linh hoạt. Việc điều chỉnh này không chỉ giúp thiết lập điểm làm việc tối ưu cho mạch dao động mà còn cho phép kiểm soát mức tiêu thụ công suất của toàn mạch, mang lại ưu điểm về sự đơn giản và linh hoạt so với các kỹ thuật phân cực dòng tham chiếu cố định truyền thống.

3.2. Mạch LC-QVCO thông thường

Mặc dù nhiều cấu trúc liên kết LC-QVCO khác nhau đã được công bố, tất cả chúng đều bao gồm hai mạch dao động LC giống hệt nhau. Điều làm cho các cấu trúc liên kết này khác biệt với nhau là cách mà các mạch dao động của chúng được ghép nối với nhau.



Hình 3.2 Một cấu trúc liên kết QVCO thông thường [14]

Sơ đồ nguyên lý tại Hình 3.2 mô tả gồm hai lõi LC-VCO vi sai giống hệt nhau tạo cặp tín hiệu ngõ ra ngược pha $I+$, $I-$ ở lõi bên trái và $Q+$, $Q-$ ở lõi bên phải. Mỗi lõi sử dụng mạch cộng hưởng LC để xác định tần số cộng hưởng và cặp transistor ghép chéo $M_1 - M_2$ (nhánh I), $M_3 - M_4$ (nhánh Q) tạo điện trở âm nhằm bù tổn hao của mạch LC cộng hưởng, giúp mạch tự khởi dao động và duy trì dao động.

Hai lõi không hoạt động độc lập mà được ghép chéo thông qua các cặp transistor (coupling transistor). Các cặp $M_5 - M_6$ và $M_7 - M_8$ của mỗi lõi lấy tín hiệu vi sai từ lõi còn lại và chuyển thành dòng liên kết (injection current) và đưa vào nút nguồn chung (tail/common-source node) của lõi kia tại các nút X và Y . Dòng liên kết này tạo nên một vòng phản hồi hai chiều: mỗi mạch lõi vừa duy trì dao động dựa trên mạch cộng hưởng LC riêng, vừa sự ảnh hưởng và điều chỉnh pha từ mạch lõi còn lại. Khi độ ghép nối đủ lớn, hai lõi sẽ xảy ra hiện tượng khóa pha (phase locking), đồng bộ về cùng một tần số và thiết lập quan hệ pha ổn định. Do tính đối xứng của cấu trúc, trạng thái ổn định điển hình tương ứng với lệch pha xấp xỉ 90° giữa hai lõi, từ đó tạo ra hai cặp tín hiệu vi sai vuông pha (I/Q).

Trong thiết kế QVCO, có hai hướng tiếp cận chính. Hướng tiếp cận thứ nhất là sử dụng các transistor ghép để ghép trực tiếp giữa các lõi VCO, thay vì dùng các phần tử thụ động. Một cấu trúc thông thường theo hướng này được minh họa ở Hình 3.2. Hướng còn lại là sử dụng các phần tử thụ động như điện trở hoặc tụ điện làm phần tử ghép, vì chúng có thể tạo ra các thành phần siêu hài (super-harmonic) mà ít bị ảnh hưởng bởi nhiễu. Tuy nhiên, cách này thường cho tín hiệu ghép yếu ở tần số cao do biên độ tín hiệu bị suy giảm. Vấn đề này có thể được khắc phục bằng cách dùng mạng ghép dựa trên biến áp hoặc dựa trên bộ cộng hưởng LC. Dẫu vậy, các phương án này phải đánh đổi bằng việc diện tích thiết kế tăng lên đáng kể.

Một giải pháp khác thường được cân nhắc nhằm giảm diện tích là sử dụng kiến trúc VCO kết hợp bộ chia vuông pha (divide-by-2 / quadrature frequency divider). Theo đó, thay vì triển khai trực tiếp hai lõi LC-VCO để tạo I/Q , hệ thống cho VCO dao động ở tần số cao hơn (thường là $2f_0$) rồi đưa qua mạch chia 2 để thu được hai tín hiệu vuông pha tại f_0 . Cách làm này có lợi về mặt diện tích vì chỉ cần một lõi LC-VCO (một cuộn cảm on-chip), tránh việc phải tích hợp hai cuộn cảm như trong LC-QVCO ghép trực tiếp.

CHƯƠNG 4: THIẾT KẾ MẠCH DAO ĐỘNG LC-QVCO

4.1. Đặc điểm kỹ thuật thiết kế

Để thiết lập các thông số kỹ thuật mục tiêu trong Bảng 4.1, khóa luận đã tiến hành phân tích và tổng hợp số liệu từ các nghiên cứu chuyên sâu về thiết kế CMOS LC-QVCO cho hệ thống định vị vệ tinh toàn cầu. Các thông số về nhiễu pha và công suất tiêu thụ chủ yếu được tham chiếu từ những công trình tiêu biểu trên tạp chí *IEEE Journal of Solid-State Circuits*, điển hình là nghiên cứu về máy thu GPS tích hợp hoàn toàn [15]. Đồng thời, các giải pháp tối ưu cấu trúc và ổn định dao động được kế thừa từ công trình [8] trên tạp chí *IEEE Transactions on Circuits and Systems*.

Ngoài ra, mục tiêu thiết kế cũng được đúc kết dựa trên kết quả thực nghiệm từ các ấn phẩm khoa học uy tín khác thuộc hệ thống IEEE bao gồm: nghiên cứu về độ ổn định trước biến thiên PVT cho ứng dụng GPS/Galileo [16], hệ thống thu đa băng tần [17], mạch vòng khóa pha 1.6 GHz [18], và bộ tổng hợp tần số công suất thấp [19]. Việc tổng hợp có chọn lọc và cân đối các thông số từ các nguồn tham khảo nhằm đảm bảo thiết kế đáp ứng được những tiêu chuẩn kỹ thuật khắt khe của hệ thống định vị vệ tinh toàn cầu.

Bảng 4.1 Thông số kỹ thuật thiết kế mục tiêu cho LC-QVCO ứng dụng trong GPS

Thông số	Mục tiêu
Quy trình công nghệ CMOS	45nm
Điện áp nguồn (V)	1.2
Nhiễu pha tại độ lệch 1 MHz (dBc/Hz)	< -113.4
Dòng điện tiêu thụ (mA)	< 3.15
Công suất tiêu thụ (mW)	< 4.272
FoM (dBc/Hz)	> 174.38


4.2. Thiết kế và phân tích chi tiết mạch cộng hưởng LC và mạch dịch mức điện áp

Sơ đồ nguyên lý mạch cộng hưởng LC được thể hiện trong Hình 4.1 đóng vai trò trung tâm trong việc xác định tần số dao động của VCO. Nguyên lý hoạt động cơ

bản của mạch dựa trên sự trao đổi năng lượng liên tục giữa từ trường trong cuộn cảm và điện trường trong tụ điện, tạo ra tần số dao động tự nhiên ω_0 . Tần số này được xác định về mặt lý thuyết bởi công thức như sau:

$$\omega_0 = \frac{1}{\sqrt{L_{total} \cdot C_{total}}} \quad (4.1)$$

Trong đó L_{total} là tổng độ tự cảm và C_{total} là tổng điện dung của mạch. Để tối ưu hóa hiệu suất hoạt động, đặc biệt là tại tần số hoạt động mục tiêu 3.139 GHz, thiết kế này sử dụng hai cuộn cảm L1 và L2 dạng đối xứng với điểm giữa nối nguồn.



Hình 4.1 Sơ đồ mạch cộng hưởng LC [16]

Việc sử dụng cấu trúc đối xứng giúp triệt tiêu các thành phần nhiễu chế độ chung và cải thiện độ cân bằng của tín hiệu vi sai. Trong khoá luận này, giá trị của các cuộn cảm này được lựa chọn là 17 nH với hệ số phẩm chất (Q factor) xấp xỉ 7.4 tại tần số 3.139 GHz. Việc lựa chọn giá trị độ tự cảm L (17 nH) là một sự lựa chọn nhằm mục

đích giảm tiêu thụ năng lượng của mạch dao động. Ta có công thức tính điện trở tương đương của mạch cộng hưởng LC (R_{tank}) tại tần số cộng hưởng như sau:

$$R_{tank} \approx \omega_0 \cdot L \cdot Q \quad (4.2)$$

Dựa vào công thức trên, ta thấy rằng với một hệ số Q nhất định, việc tăng giá trị L sẽ làm tăng trở kháng tương đương R_{tank} . Điều này cho phép mạch duy trì biên độ dao động mong muốn với dòng điện phân cực thấp hơn, từ đó giảm công suất tiêu thụ tổng thể. Tuy nhiên, hệ số phẩm chất Q cũng đóng vai trò quyết định đối với nhiễu pha của bộ dao động, mối quan hệ này được thể hiện rõ qua công thức Leeson mở rộng:

$$\mathcal{L}(\Delta\omega) = 10\log \left[\frac{2FkT}{P_s} \left(1 + \left(\frac{\omega_0}{2Q\Delta\omega} \right)^2 \right) \right] \quad (4.3)$$

Trong đó, $\mathcal{L}(\Delta\omega)$ là nhiễu pha tại độ lệch tần số $\Delta\omega$. Công thức cho thấy nhiễu pha tỉ lệ nghịch với bình phương của hệ số phẩm chất (Q^2), do đó việc tối ưu hóa Q là chìa khoá để đảm bảo độ sạch phổ tín hiệu. Bên cạnh yếu tố cảm kháng, điểm mới của mạch LC trong khoá luận này nằm ở kỹ thuật tuyến tính hóa đường cong điều chỉnh (tuning curve linearization) thông qua khối dung kháng. Cụ thể, thiết kế sử dụng hai cặp tụ biến dung được cấu tạo từ cấu trúc PMOS vận hành ở chế độ tích lũy, ký hiệu là C1, C2 và C3, C4. Việc lựa chọn chế độ làm việc này là một giải pháp kỹ thuật có chủ đích nhằm giảm thiểu tối đa điện trở ký sinh nối tiếp (R_s) bên trong linh kiện so với vùng đảo thông thường. Ta có công thức xác định hệ số phẩm chất của tụ biến dung như sau:

$$Q_{var} = \frac{1}{\omega \cdot C \cdot R_s} \quad (4.4)$$

Dựa vào công thức trên, có thể thấy rằng việc vận hành ở chế độ tích lũy giúp giảm trị số R_s , từ đó trực tiếp nâng cao hệ số phẩm chất Q_{var} của tụ điện. Điều này đóng vai trò then chốt trong việc giảm tổn hao năng lượng và nhiễu pha cho toàn mạch. Tổng điện dung của mạch lúc này là sự tổng hợp của hai nhánh varactor được điều khiển riêng biệt, mô tả bởi phương trình:

$$C_{total}(V) = C_{var1}(V_{contn}) + C_{var2}(V_{contp}) + C_{par} \quad (4.5)$$

Trong đó C_{par} bao gồm các tụ điện cố định C9, C10 và các điện dung ký sinh khác. Mục tiêu của kỹ thuật này là ổn định hệ số khuếch đại của VCO (K_{VCO}), đại lượng đặc trưng cho độ nhạy của tần số đầu ra theo điện áp điều khiển, được định

nghĩa bằng đạo hàm:

$$K_{VCO} = \frac{d\omega_{out}}{dV_{cont}} \quad (4.6)$$

Trong các thiết kế thông thường, K_{VCO} biến thiên rất lớn (ví dụ từ 50 đến 300 MHz/V) gây khó khăn cho việc thiết kế vòng khóa pha. Bằng cách sử dụng mạch dịch mức điện áp để tạo ra sự chênh lệch (offset) giữa V_{contn} và V_{contp} , mạch tạo ra cơ chế xếp chồng đặc tuyến điện dung: khi độ dốc đặc tuyến (độ nhạy) của cặp tụ biến dung thứ nhất giảm xuống ở vùng điện áp cao, cặp tụ biến dung thứ hai – nhờ điện áp lệch – sẽ chuyển dịch vào vùng làm việc có độ biến thiên điện dung lớn nhất để bù trừ cho sự suy hao độ lợi đó. Kết quả là đặc tuyến tổng hợp trở nên tuyến tính hơn, giữ cho giá trị của K_{VCO} ổn định trong một dải hẹp, giá trị K_{VCO} trong thiết kế này chỉ thay đổi trong 1 vùng giới hạn nhỏ.

Để đảm bảo các tụ biến dung này hoạt động chính xác trong vùng tích lũy điện tích mong muốn, một mạng lưới phân cực gồm các điện trở R1, R2, R3, R4 kết hợp với các tụ ngăn dòng một chiều C5, C6 được thiết lập. Các điện trở ký hiệu từ R1 đến R4 đóng vai trò thiết lập mạch phân cực (bias circuit) cho các tụ biến dung MOS. Trong thiết kế vi mạch cao tần, việc xác định chính xác điểm làm việc tĩnh cho các linh kiện tích cực và bán dẫn là yếu tố tiên quyết. Các điện trở này được cấu hình thành các bộ phân áp, có nhiệm vụ cung cấp một mức điện áp một chiều cố định và chính xác tại cực cổng hoặc cực nền của các tụ biến dung. Mức điện áp phân cực này (V_{bias}) được tính toán dựa trên định luật Ohm và nguyên lý phân áp theo công thức:

$$V_{bias} = V_{dd} \cdot \frac{R_x}{R_y + R_x} \quad (4.7)$$

Trong đó R_x và R_y đại diện cho cặp điện trở tương ứng với $R_x = R_{2,4}$ (R2, R4) và $R_y = R_{1,3}$ (R1, R3) trong nhánh phân áp. Mục đích của việc thiết lập V_{bias} này là để đảm bảo các tụ biến dung (C1, C2, C3, C4) luôn hoạt động trong chế độ tích lũy – chế độ mà tại đó các tụ PMOS thể hiện hệ số phẩm chất cao nhất và đặc tuyến điều chỉnh điện dung đơn điệu. Hơn nữa, việc sử dụng các điện trở R1, R2, R3, R4 còn cho phép tách biệt các mức điện áp điều khiển cho hai cặp tụ biến dung khác nhau, là cơ sở thực hiện kỹ thuật tuyến tính hóa đã đề cập ở phần trước.

4.2.1. Thiết kế mạch cộng hưởng LC

Trong khoá luận này, giá trị của các điện trở này được với giá trị lần lượt là $R_{2,4} = 1 \text{ k}\Omega$ để tạo ra trở kháng đầu vào lớn, giúp cách ly nhiều từ nguồn cung cấp và ngăn không cho tín hiệu cao tần RF bị rò rỉ xuống đất, từ đó bảo toàn năng lượng dao động trong khung cộng hưởng LC và $R_{1,3} = 333.3 \Omega$.

Các tụ C5 và C6 là các tụ điện ghép nối hay còn gọi là tụ ngăn dòng một chiều (DC blocking capacitors). Trong cấu trúc mạch này, cuộn cảm L1 và L2 được nối trực tiếp với nguồn cung cấp V_{dd} tại điểm giữa, do đó toàn bộ đường dây của cuộn cảm sẽ mang mức điện áp DC bằng V_{dd} . Ngược lại, các cực của tụ biến dung lại cần được phân cực ở các mức điện áp khác nhau do mạng điện trở R1 - R4 quy định để tối ưu hóa đặc tuyến C-V. Do đó, C5 và C6 được đặt vào với vai trò để thực hiện chức năng cách ly về mặt điện áp một chiều giữa khối cuộn cảm và khối tụ biến dung, ngăn không cho dòng điện DC chạy qua lại làm sai lệch điểm làm việc tĩnh. Tuy nhiên, đối với tín hiệu cao tần (RF) tại tần số làm việc 3.139 GHz, các tụ điện này phải thể hiện trở kháng cực nhỏ, gần như nối tắt (short circuit), để tín hiệu dao động có thể truyền qua lại tự do giữa cuộn cảm và tụ biến dung. Trở kháng của tụ ghép (Z_C) được xác định bởi công thức:

$$Z_C = \frac{1}{j \cdot 2\pi f \cdot C} \quad (4.8)$$

Tại tần số $f = 3.139 \text{ GHz}$, giá trị C5 và C6 ở đây được tính là 100 fF do đó $|Z_C|$ đủ nhỏ để không gây suy hao tín hiệu đáng kể, đảm bảo hệ số phẩm chất tổng của mạch (Q_{total}) không bị suy giảm.

Thêm vào đó C9 và C10 là các tụ điện cố định được mắc song song với L1, L2. Chức năng chính của chúng là tinh chỉnh dải tần số hoạt động của mạch về đúng vùng tần số mục tiêu mà không phụ thuộc hoàn toàn vào tụ biến dung. Trong thực tế chế tạo, việc chỉ sử dụng tụ biến dung để đạt được tổng điện dung mong muốn có thể khiến độ lợi VCO (K_{VCO}) trở nên quá lớn, làm mạch nhạy cảm với nhiễu. Bằng cách thêm vào C9 và C10, ta giảm bớt tỷ lệ đóng góp của tụ biến dung vào tổng điện dung của mạch tank, từ đó giúp giảm độ nhạy tần số và cải thiện độ ổn định pha. Tổng điện dung của mạch dao động lúc này được tính chính xác hơn bằng tổng các thành phần:

$$C_{tank} = C_{var_effective} + C_{fixed} + C_{parasitic} \quad (4.9)$$

Trong đó C_{fixed} chính là giá trị của C9 và C10. Ngoài ra, trong khoá luận này các tụ điện cố định sử dụng cấu trúc MIM (Metal-Insulator-Metal) có hệ số phẩm chất Q cao hơn so với tụ biến dung MOS, việc sử dụng kết hợp này giúp nâng cao hệ số phẩm chất trung bình của toàn bộ mạch cộng hưởng, góp phần trực tiếp vào việc giảm nhiễu pha theo lý thuyết Leeson, đảm bảo chất lượng tín hiệu đầu ra đáp ứng các yêu cầu khắt khe của hệ thống định vị vệ tinh GNSS. Bảng 4.2 liệt kê giá trị của các linh kiện đã được trình bày ở trên.


Bảng 4.2 Các giá trị của từng thông số trong mạch cộng hưởng LC

Tham số	Giá trị
$L_{1,2}$	17 nH
$C_{5,6}$	100 fF
$C_{9,10}$	1 fF
$R_{1,3}$	333.3 Ω
$R_{2,4}$	1 k Ω
Tụ biến dung MOS ($C_{1,2,3,4}$)	W = 10 μ m, L = 10 μ m

4.3. Thiết kế mạch dịch mức điện áp (Voltage Level Shifters)

Để hiện thực hóa cơ chế xếp chồng đặc tuyến điện dung nhằm ổn định hệ số khuếch đại K_{VCO} , hệ thống cần tạo ra hai đường điện áp điều khiển riêng biệt V_{contn} và V_{contp} từ tín hiệu V_{cont} . Chức năng này được thực hiện bởi khối mạch dịch mức điện áp có sơ đồ nguyên lý được trình bày chi tiết trong Hình 4.2. Mạch điện bao gồm hai

nhánh hoạt động độc lập: nhánh bên trái tạo điện áp V_{contp} và nhánh bên phải tạo điện áp V_{contn} .



Hình 4.2 (a) Mạch tạo điện áp V_{contn} và (b) Mạch tạo điện áp V_{contp} [16]

4.3.1. Phân tích mạch tạo điện áp V_{contn}

Nhánh mạch tạo điện áp V_{contn} (Hình 4.2a) có cấu trúc đơn giản, sử dụng cấu hình NMOS cực máng chung, điển hình với transistor M8 và M9.

Transistor M8 nhận tín hiệu trực tiếp từ V_{cont} tại cực cổng. Transistor M9 có cực cổng nối V_{dd} , hoạt động như một tải tích cực để duy trì dòng điện ổn định cho nhánh. Điện áp ngõ ra V_{contn} được lấy tại cực nguồn của M8. Tại trạng thái xác lập, dòng điện qua M8 phải bằng dòng điện qua nguồn dòng M9:

$$I_{D8} = I_{D9} (I_{bias}) \quad (4.10)$$

Từ đó, ta có mối quan hệ điện áp vào-ra:

$$V_{contn} \approx V_{cont} - V_{GS8} \quad (4.11)$$

Trong khoá luận này, việc điều chỉnh kích thước $\left(\frac{W}{L}\right)$ của M8 sẽ giảm điều chỉnh điện áp vượt ngưỡng ($V_{OV} = V_{GS8} - V_{TH}$), từ đó có thể giảm thiểu độ chênh lệch giữa ngõ vào và ngõ ra, giúp V_{contn} bám sát tuyến tính theo V_{cont} .

4.3.2. Tính toán kích thước linh kiện

Để giảm thiểu công suất tiêu thụ tĩnh, dòng điện phân cực (I_{bias}) được chọn ở mức thấp xấp xỉ 3 μA . Phương trình dòng điện cực máng (I_D) của M9 (trong điều kiện bão hoà) được thể hiện bởi phương trình:

$$I_{D9} = \frac{1}{2} \mu_n C_{ox} \frac{W_9}{L_9} (V_{GS9} - V_{TH9})^2 \quad (4.12)$$

Trong phương trình 4.12, có ba thông số mà giá trị của chúng phụ thuộc hoàn toàn vào PDK: độ linh động của electron μ_n , điện dung C_{ox} và điện áp ngưỡng V_{TH} . Trong PDK gpd45, giá trị $\mu_n C_{ox}$ thay đổi từ 280 $\mu A/V^2$ đến 320 $\mu A/V^2$ và V_{TH} thay đổi từ 370 mV đến 390 mV, phụ thuộc vào giá trị W và L.

Từ Hình 4.2a, với cấu hình cực cổng của M9 được nối với nguồn cung cấp $V_{GS9} = V_{dd}$ với V_{dd} là nguồn cung cấp cho mạch có giá trị là 1.2 V, ta suy ra được kích thước của M9 sau:

$$\frac{W_9}{L_9} = \frac{2I_{D9}}{\mu_n C_{ox} (V_{GS9} - V_{TH9})^2} \quad (4.13)$$

Với giá trị $I_{D9} \approx 3 \mu A$, $V_{GS9} = 1.2 V$ và giá trị trung bình của $\mu_n C_{ox}$ và V_{TH} , ta được:

$$\frac{W_9}{L_9} \approx \frac{4}{125} \quad (4.14)$$

Tiếp theo ta xét transistor M8, từ (4.10) ta có $I_{D8} \approx 3 \mu A$. Áp dụng công thức dòng điện cực máng cho M8:

$$I_{D8} = \frac{1}{2} \mu_n C_{ox} \frac{W_8}{L_8} (V_{GS8} - V_{TH8})^2 \quad (4.15)$$

$$\Leftrightarrow \frac{W_8}{L_8} = \frac{2I_{D8}}{\mu_n C_{ox} (V_{GS8} - V_{TH8})^2} \quad (4.16)$$

Để đảm bảo các tụ biến dung MOS luôn hoạt động trong vùng tích lũy, giá trị đầu ra mục tiêu được chọn là $V_{contn} \approx 0.807 V$ tại $V_{cont} = 1 V$. Từ công thức 4.11 ta tính được $V_{GS8} = V_{cont} - V_{contn}$. Thay thế các giá trị điện áp, dòng điện và các thông số PDK ($\mu_n C_{ox}$ và V_{TH}) vào (4.16) ta được:

$$\frac{W_8}{L_8} \approx \frac{5}{8} \quad (4.17)$$

4.3.3. Phân tích mạch tạo điện áp V_{contp}

Để thiết lập mức dịch điện áp cần thiết cho kỹ thuật tuyến tính hóa, nhánh mạch tạo V_{contp} (Hình 4.2b) được thiết kế dựa trên cấu trúc ghép hai tầng nối tiếp. Cấu trúc này bao gồm tầng dịch mức đầu vào sử dụng cặp transistor PMOS (M4, M5) và tầng khuếch đại ngõ ra sử dụng cặp transistor NMOS (M6, M7).

Transistor PMOS M4 đóng vai trò là nguồn dòng không đổi. Với cực cổng được phân cực cố định, M4 hoạt động ổn định trong vùng bão hòa và cung cấp một dòng điện không đổi để định thiên cho M5 hoạt động trong vùng bão hòa. M5 nhận tín hiệu điều khiển V_{cont} tại cực cổng, được cấu hình hoạt động theo kiểu mạch lặp lại nguồn (Source Follower). Dưới tác động của dòng điện từ M4, M5 thiết lập một điện áp nguồn-cổng (V_{SG5}) xác định, qua đó nâng mức điện áp tại nút trung gian (A) lên cao hơn so với tín hiệu vào, thực hiện chức năng dịch mức điện áp.

Tín hiệu điện áp sau khi được nâng mức tại V_A tiếp tục được dẫn vào cực cổng của transistor NMOS M6 thuộc tầng ngõ ra. M7 đóng vai trò là nguồn dòng không đổi, cung cấp một dòng điện bão hòa không đổi cho mạch lặp lại nguồn M6. Tổng hợp lại, mối quan hệ điện áp giữa ngõ ra và ngõ vào được xác định bởi sự cân bằng giữa quá trình nâng áp tại tầng PMOS và sụt áp tại tầng NMOS, mô tả bởi phương trình:

$$V_{contp} = V_{cont} + V_{SG5} - V_{GS6} \quad (4.18)$$

Trong đó, việc lựa chọn kích thước sao cho $V_{SG5} > V_{GS6}$ sẽ đảm bảo tạo ra mức dịch dòng điện cần thiết cho mạch.

4.3.4. Tính toán kích thước linh kiện

Để giảm thiểu công suất tiêu thụ tĩnh, dòng điện phân cực (I_{bias}) được chọn ở mức thấp, xấp xỉ 3 μA . Việc thiết kế tầng PMOS được bắt đầu từ ràng buộc nghiêm ngặt về khoảng dự trữ điện áp. Với điện áp nguồn $V_{dd} = 1.2 V$ và điện áp điều khiển đầu ra mục tiêu $V_{cont} = 1 V$, tổng sụt áp cho phép trên nhánh PMOS chỉ còn:

$$V_{dd} - V_{cont} = 0.2 V \quad (4.19)$$

Khoảng sụt áp hẹp này phải được phân bổ cho hai thành phần: điện áp trên nguồn dòng M4 (V_{SD4}) và điện áp cổng-nguồn của transistor lặp M5 (V_{SG5}). Để đảm

bảo M5 hoạt động ở chế độ bão hòa với dải tín hiệu đầu vào hợp lý, transistor M4 được thiết kế hoạt động ở biên vùng bão hòa với điện áp vượt mức thấp:

$$V_{OV4} \approx 0.08 V \quad (4.20)$$

Từ phương trình 4.12 dòng bão hòa của transistor, giá trị V_{OV4} từ (4.20), thông số PDK $\mu_p C_{ox}$ từ $130 \mu A/V^2$ đến $150 \mu A/V^2$, V_{TH} tùy thuộc vào kích thước W, L. Tỷ số kích thước $\left(\frac{W}{L}\right)$ của M4 được xác định:

$$\left(\frac{W}{L}\right)_4 = \frac{2I_{bias}}{\mu_p C_{ox} V_{OV4}^2} \approx \frac{375}{56} \quad (4.21)$$

$$V_A = V_{dd} - V_{SD4,sat} \approx V_{DD} - V_{OV4} = 1.12 V \quad (4.22)$$

Transistor M5 hoạt động ở chế độ lặp lại nguồn có nhiệm vụ truyền tín hiệu điều khiển V_{cont} đến tầng sau. Tại điểm làm việc tĩnh $V_{cont} = 1 V$, điện áp V_{SG5} là:

$$V_{SG5} = V_A - V_{cont} = 1.12 - 1.00 = 0.12 V \quad (4.23)$$

Điện áp vượt mức của M5 được chọn là $V_{OV5} = 0.05 V$, đảm bảo transistor hoạt động trong vùng bão hòa với độ lợi điện áp gần bằng 1. Tỷ số kích thước của M5 được tính từ (4.12) như sau:

$$\left(\frac{W}{L}\right)_5 = \frac{2I_{bias}}{\mu_p C_{ox} V_{OV5}^2} \approx \frac{240}{13} \quad (4.24)$$

Tầng NMOS được thiết kế với transistor M7 đóng vai trò nguồn dòng. Khác với nhánh PMOS, M7 có điều kiện về dự trữ điện áp không quá khắt khe, do đó tiêu chí thiết kế tập trung vào độ ổn định và độ chính xác của dòng điện. Để giảm thiểu ảnh hưởng của sai số điện áp ngưỡng do biến thiên công nghệ, điện áp vượt mức của M7 được chọn ở mức điển hình:

$$V_{OV7} = 0.2 V \quad (4.25)$$

Từ (4.19), (4.25) và các thông số PDK ($\mu_n C_{ox}$ và V_{TH}). Tỷ số kích thước của M7 được xác định:

$$\left(\frac{W}{L}\right)_7 = \frac{2I_{bias}}{\mu_n C_{ox} V_{OV7}^2} \approx \frac{15}{29} \quad (4.26)$$

Transistor M6 hoạt động như một thiết bị điều chỉnh điện áp, đảm bảo điện áp tại nút trung gian V_{contp} luôn nằm trong phạm vi cho phép để M7 duy trì trạng thái bão

hòa. Với điện áp đầu vào từ tầng PMOS thì $V_A = 1.12\text{ V}$, điện áp vượt mức của M7 được chọn nhằm tạo ra điện áp $V_{\text{contp}} \approx 0.66\text{ V}$, cung cấp khoảng dự trữ đủ lớn so với điện áp bão hòa của M7. Giá trị điện áp vượt mức được lựa chọn là:

$$V_{OV6} \approx 0.08\text{ V} \quad (4.27)$$

Từ (4.19), (4.27) và các thông số PDK ($\mu_n C_{ox}$ và V_{TH}). Tỷ số kích thước của M6 được tính toán như sau:

$$\left(\frac{W}{L}\right)_6 = \frac{2I_{bias}}{\mu_n C_{ox} V_{OV6}^2} \approx \frac{375}{116} \quad (4.28)$$

4.3.5. Thiết kế bộ lọc tín hiệu ngõ ra

Tại ngõ ra của mỗi nhánh mạch dịch mức điện áp, các điện trở R9 và R10 (Hình 4.2) được mắc nối tiếp vào đường tín hiệu điều khiển. Chức năng chính của các điện trở này, khi kết hợp với điện dung đầu vào của các tụ biến dung và điện dung ký sinh tại nút tải, là tạo thành một cấu trúc bộ lọc thông thấp.

Mục đích của bộ lọc RC này là làm suy hao và triệt tiêu các thành phần tín hiệu tần số cao không mong muốn, ngăn không cho chúng tác động trực tiếp vào lõi VCO. Điều này giúp đảm bảo điện áp điều khiển cấp cho lõi VCO có độ phẳng và ổn định cao. Trong khoá luận này, giá trị của các điện trở này được lựa chọn dựa trên sự cân đối kỹ thuật giữa hiệu quả lọc và tốc độ đáp ứng. Giá trị điện trở càng lớn thì khả năng lọc sạch tín hiệu càng tốt, nhưng đồng thời sẽ làm tăng hằng số thời gian nạp/xả của mạch, gây trễ cho tín hiệu điều khiển. Để đảm bảo mạch lọc hoạt động hiệu quả mà không làm giảm băng thông điều khiển của vòng khóa pha, giá trị của R9 và R10 được lựa chọn là $1\text{ k}\Omega$. Bảng 4.3 liệt kê kích thước tính toán của các transistor M4 – M9 với $R_{9,10} = 1\text{ k}\Omega$.

Bảng 4.3 Các thông số của từng transistor trong mạch dịch mức điện áp

Thông số Transistor	$\frac{W}{L}$	W (μm)	L (μm)
M_4	$\frac{375}{56}$	2.16	0.3
M_5	$\frac{240}{13}$	5.6	0.3

M_6	$\frac{375}{116}$	1	0.3
M_7	$\frac{15}{29}$	0.52	1
M_8	$\frac{5}{8}$	0.5	0.8
M_9	$\frac{4}{125}$	0.32	10

Mặc dù công nghệ CMOS 45 nm (với PDK gpdk45) quy định các kích thước hình học tối thiểu (ví dụ: chiều dài kênh), việc chọn kích thước linh kiện trong thiết kế thực tế không bắt buộc phải tiệm cận các giới hạn này. Đặc biệt trong các mạch RF và tương tự, kích thước linh kiện thường được chọn ở cấp độ micromét để đáp ứng tối ưu các yêu cầu về tham số mạch, hệ số phẩm chất, nhiễu và độ ổn định điểm làm việc.


Cụ thể, đối với các mạch cộng hưởng như VCO, tụ điện và MOS biến dung cần có diện tích đủ lớn để đạt giá trị điện dung mục tiêu và đồng thời giảm thiểu điện trở nối tiếp ký sinh. Điều này trực tiếp nâng cao hệ số phẩm chất Q của mạch cộng hưởng và cải thiện hiệu suất nhiễu pha. Do đó, việc lựa chọn kích thước MOS biến dung với $W = 10 \mu\text{m}$ và $L = 10 \mu\text{m}$ như trong Bảng 4.2 là phù hợp cho mục tiêu thiết kế mạch dao động trong băng tần L.

Với các transistor trong mạch dịch mức (Bảng 4.3), tỷ lệ W/L ở cấp độ micromét được tối ưu hóa nhằm đảm bảo vùng hoạt động tuyến tính mong muốn, tăng cường độ bền vững trước các biến thiên của nhiệt độ và điện áp, cải thiện độ đồng nhất về đặc tính giữa các linh kiện và giảm nhiễu. Các thông số vật lý quan trọng như hệ số dẫn $\mu_n C_{ox}$ và điện áp ngưỡng V_{TH} , vốn phụ thuộc vào kích thước, đều được tính toán trực tiếp từ dữ liệu PDK của công nghệ 45 nm. Điều này đảm bảo tính hợp lệ và sự nhất quán của các lựa chọn thiết kế với đặc tả kỹ thuật của công nghệ.

4.4. Thiết kế kiến trúc mạch VCO

Khi thiết kế bộ VCO hoạt động ở tần số cao với nguồn cung cấp thấp, việc lựa chọn kiến trúc lõi là bước quyết định đến hiệu suất toàn hệ thống. Dựa trên các phân tích lý thuyết và mô phỏng, hai kiến trúc phổ biến nhất được sử dụng là: (a) Kiến trúc

ghép chéo bổ sung (Complementary cross-coupled) và (b) Kiến trúc ghép chéo chỉ sử dụng NMOS (NMOS-only cross-coupled), như được minh họa trong Hình 4.3.



Hình 4.3 Sơ đồ nguyên lý: a) LC-VCO ghép chéo bổ sung, b) LC-VCO ghép chéo chỉ dùng NMOS [16]

4.4.1. Phân tích kiến trúc ghép chéo bổ sung

Về mặt lý thuyết, kiến trúc ghép chéo bổ sung (Hình 4.3a) thường là lựa chọn ưu tiên trong các thiết kế thông thường nhờ đặc tính nhiễu pha vượt trội. Với cùng một dòng điện phân cực I_{bias} , cấu trúc này tạo ra độ dẫn nạp âm tương đương (G_m) lớn hơn nhờ sự đóng góp song song của cả cặp transistor PMOS và NMOS ($G_m = g_{mn} + g_{mp}$). Điều này giúp mạch dễ dàng thỏa mãn điều kiện dao động Barkhausen mà không cần tiêu tốn quá nhiều năng lượng. Hơn nữa, tính đối xứng cao của dạng sóng đầu ra giúp giảm thiểu sự chuyển đổi nhiễu $1/f$ (flicker noise) từ linh kiện tích cực sang nhiễu pha, đặc biệt quan trọng ở vùng tần số offset thấp.

Tuy nhiên, khi triển khai trên công nghệ CMOS tiên tiến với yêu cầu khắt khe về điện áp nguồn cung cấp ($V_{dd} = 1.2$ V và trường hợp xấu nhất có thể sụt xuống 1.08 V), kiến trúc này thể hiện khả năng hạn chế về khoảng dự trữ điện áp. Qua phân tích

điểm làm việc tĩnh, tổng điện áp cổng-nguồn (V_{GS}) cần thiết cho cặp PMOS và NMOS để duy trì dao động trong trường hợp xấu nhất lên tới xấp xỉ 0.9 V. Điều này đồng nghĩa với việc chỉ còn lại khoảng 0.2 V dành cho nguồn dòng đuôi. Khoảng dự trữ quá nhỏ này đẩy transistor nguồn dòng rơi vào vùng triode hoặc hoạt động ở vùng bão hòa yếu, làm suy giảm dòng điện phân cực thực tế và gây rủi ro nghiêm trọng cho khả năng khởi động của mạch dao động.

Mặc dù việc tăng kích thước ($\frac{W}{L}$) của các transistor có thể giúp giảm điện áp V_{GS} để mở rộng khoảng dự trữ, nhưng giải pháp này lại dẫn đến sự gia tăng đáng kể điện dung ký sinh tại các nút dao động. Điện dung ký sinh lớn sẽ làm thu hẹp dải điều chỉnh tần số và giảm hệ số phẩm chất của mạch cộng hưởng LC, đi ngược lại với mục tiêu ban đầu của khoá luận.


4.4.2. Lựa chọn kiến trúc ghép chéo chỉ dùng NMOS (NMOS-only Cross-Coupled)

Để khắc phục triệt để vấn đề khoảng dự trữ điện áp và đảm bảo độ tin cậy của mạch trong các trường hợp nhiễu nhiệt và điện áp. Kiến trúc ghép chéo chỉ sử dụng NMOS (Hình 4.3b) đã được lựa chọn cho thiết kế này.

Trong cấu hình này, các transistor PMOS ghép chéo được loại bỏ và cuộn cảm được nối trực tiếp lên nguồn V_{dd} . Sự thay đổi này giúp loại bỏ thành phần sụt áp V_{GS} của PMOS khỏi đường dẫn dòng điện DC, giải phóng một khoảng điện áp đáng kể cho nguồn dòng đuôi. Nhờ đó, nguồn dòng có thể hoạt động ổn định sâu trong vùng bão hòa ngay cả khi điện áp nguồn giảm xuống mức 1.08 V, đảm bảo dòng điện phân cực (I_{bias}) luôn được giữ cố định theo thiết kế. Bên cạnh đó, việc loại bỏ cặp PMOS kích thước lớn cũng giúp giảm thiểu điện dung ký sinh tại các nút dao động, cho phép mở rộng dải tần hoạt động và tăng hiệu quả điều chỉnh của tụ biến dung.

Mặc dù kiến trúc ghép chéo chỉ dùng NMOS có thể có hiệu suất dòng điện thấp hơn so với kiến trúc ghép chéo bổ sung (do chỉ có g_{mn} tạo ra trở kháng âm), nhưng sự đánh đổi này là bắt buộc để đảm bảo mạch hoạt động bền vững ở điện áp thấp. Để bù đắp lại các nhược điểm về nhiễu, thiết kế này sẽ kết hợp với kỹ thuật nguồn dòng gương trở kháng cao và bộ lọc nhiễu tích cực (sẽ được trình bày chi tiết ở phần sau) để tối ưu hóa nhiễu pha.

Trên cơ sở kiến trúc lõi dao động NMOS đã được lựa chọn nhằm giải quyết bài toán điện áp thấp, kết hợp với khối cộng hưởng LC sử dụng kỹ thuật tuyến tính hóa đã được thiết kế và phân tích chi tiết tại mục 4.2, sơ đồ nguyên lý tổng thể của mạch dao động LC-VCO như hình 4.4.



Hình 4.4 Mạch kiến trúc ghép chéo NMOS và LC-tank

4.4.3. Tính toán kích thước linh kiện

Trở kháng song song tương đương của mạch cộng hưởng LC tại tần số cộng hưởng là tham số quan trọng nhất quyết định dòng điện khởi động cần thiết. Dựa trên các thông số của cuộn cảm đã trình bày ở mục 4.2, trở kháng này được xác định theo công thức 4.2.

Với tần số làm việc mục tiêu $f_0 = 3.139$ GHz, tương ứng với tần số góc $\omega_0 \approx 1.972 \times 10^{10}$ rad/s, kết hợp với giá trị cảm kháng $L = 17$ nH và hệ số phẩm

chất $Q \approx 7.4$, thay vào (4.2) ta thu được giá trị trở kháng:

$$R_{tank} \approx 2,480 \Omega \quad (4.29)$$

Đối với kiến trúc dao động ghép chéo chỉ sử dụng NMOS, để đảm bảo mạch có thể tự khởi động dao động, tổng trở kháng âm được tạo ra bởi cặp transistor chéo ($R_{neg} = -2/g_m$) phải lớn hơn trở kháng tổn hao dương (R_{tank}) của mạch. Điều kiện biên lý thuyết để mạch tự khởi động là $g_m \cdot R_{tank} \geq 2$. Do đó, độ hỗ dẫn tối thiểu của mỗi transistor NMOS cần thỏa mãn:

$$g_m \geq \frac{2}{R_{tank}} \quad (4.30)$$

Thay giá trị $R_{tank} \approx 2,480 \Omega$ từ (4.29) vào (4.30), ta xác định được độ hỗ dẫn tối thiểu cần thiết để duy trì dao động là:

$$g_m \approx 0.806 \text{ mS} \quad (4.31)$$

Về mặt tiêu thụ năng lượng, dòng điện đuôi (I_{TAIL}) cung cấp cho cặp vi sai được lựa chọn dựa trên sự cân đối giữa nhiễu pha và công suất tiêu thụ cho phép. Trong thiết kế này, dòng điện đuôi được chọn là $I_{TAIL} \approx 0.5 \text{ mA}$. Khi mạch hoạt động ở chế độ cân bằng, dòng điện phân cực tĩnh (I_D) chạy qua mỗi nhánh transistor sẽ là một nửa dòng đuôi:

$$I_D = \frac{I_{TAIL}}{2} = \frac{0.5}{2} = 0.25 \text{ mA} \quad (4.32)$$

Kích thước của transistor được xác định trực tiếp từ mối quan hệ giữa g_m và I_D khi transistor hoạt động trong vùng bão hòa. Công thức liên hệ cơ bản là:

$$g_m = \sqrt{2\mu_n C_{ox} \left(\frac{W}{L}\right) I_D} \Rightarrow \frac{W}{L} = \frac{g_m^2}{2\mu_n C_{ox} I_D} \quad (4.33)$$

Thay các giá trị đã xác định: $g_m \approx 0.806 \text{ mS}$ từ (4.31) và $I_D = 0.25 \text{ mA}$ từ (4.32) và các thông số PDK ($\mu_n C_{ox}$ và V_{TH}) vào phương trình (4.33), ta được kích thước transistor:

$$\frac{W}{L} \approx 4.33 \quad (4.34)$$


Kích thước của cặp transistor ghép chéo được trình bày trong Bảng 4.4.

Bảng 4.4 Kích thước cặp ghép chéo chỉ dùng NMOS

Thông số	$\frac{W}{L}$	W (μm)	L (μm)
Transistor			
M_1	4.33	5	1.2
M_2	4.33	5	1.2

4.5. Mạch gương dòng trở kháng cao (High-Impedance Current Mirror)

Trong mạch LC-VCO, nguồn dòng đuôi (I_{TAIL}) đóng vai trò then chốt trong việc định hình chế độ dao động và kiểm soát hiệu suất nhiễu pha. Dựa trên yêu cầu khắt khe về độ ổn định dòng điện trước các biến thiên áp nguồn, nhiệt độ và nhu cầu giảm thiểu nhiễu tần số thấp, thiết kế này sử dụng cấu trúc Cascode gương dòng điện trở kháng cao kết hợp với kỹ thuật lọc nhiễu động. Sơ đồ nguyên lý chi tiết được trình bày trong Hình 4.5.



Hình 4.5 Mạch Cascode gương dòng trở kháng cao [16]

4.5.1. Lựa chọn chế độ hoạt động (Operating regime)

Theo lý thuyết nhiễu pha [20], hoạt động của VCO được phân chia thành hai vùng chính: chế độ giới hạn dòng (current-limited) và chế độ giới hạn điện áp (voltage-limited) [20]. Mặc dù hiệu suất nhiễu pha lý tưởng thường nằm tại ranh giới chuyển tiếp giữa hai chế độ này, việc duy trì điểm làm việc đó là rất khó khăn dưới tác động của các biến thiên điện áp và nhiệt độ. Nếu mạch chuyển sang chế độ giới hạn

điện áp, transistor nguồn dòng sẽ bị đẩy vào vùng tuyến tính, làm giảm đột ngột trở kháng đầu ra và suy hao hệ số phẩm chất tải (Q_{loaded}) của mạch cộng hưởng LC, dẫn đến sự suy giảm nghiêm trọng về nhiễu pha.

Do đó, để đảm bảo độ tin cậy, mạch được thiết kế để hoạt động trong chế độ giới hạn dòng. Trong chế độ này, biên độ điện áp ra (V_{tank}) phụ thuộc tuyến tính vào dòng điện đuôi theo biểu thức:

$$V_{tank} \approx I_{TAIL} \cdot R_{tank} \quad (4.35)$$

Với R_{tank} là trở kháng song song tương đương của mạch cộng hưởng LC. Việc lựa chọn chế độ này giúp biên độ dao động không bị ảnh hưởng bởi các biến thiên của điện áp nguồn, đảm bảo mạch khởi động và hoạt động ổn định.

4.5.2. Phân tích kiến trúc Cascode gương dòng

Để tạo ra dòng điện I_{TAIL} ổn định, mạch sử dụng cấu trúc Cascode gương dòng điện bao gồm hai nhánh chính: nhánh tham chiếu (M1, M2) và nhánh tạo dòng đuôi (M3, M4) như thể hiện trong Hình 4.5.

- Nhánh tham chiếu (M1, M2): Dòng điện tham chiếu I_{REF} với giá trị $100 \mu A$ đi qua cặp transistor M1 và M2 với M2 được mắc theo kiểu đi-ốt. Nhánh này có nhiệm vụ thiết lập các mức điện áp phân cực tĩnh (V_{GS}) chính xác.
- Nhánh tạo dòng đuôi (M3, M4): Transistor M3 đóng vai trò là nguồn dòng chính, sao chép dòng điện từ M1. Transistor M4 đóng vai trò là tầng Cascode giúp ghim điện áp tại cực máng của M3, giảm thiểu tác động của sự biến thiên điện áp lớn tại nút đuôi lên dòng điện của M3.

Ưu điểm vượt trội của cấu trúc này là trở kháng đầu ra (R_{out}) cực lớn, được xác định bởi:

$$R_{out} \approx (g_{m4}r_{o4}) \cdot r_{o3} \quad (4.36)$$

Trở kháng cao này giúp nguồn dòng đạt gần đến đặc tính lý tưởng, ngăn chặn hiệu ứng điều biến chiều dài kênh dẫn, giữ cho dòng I_{TAIL} ổn định ở mức $500 \mu A$.

4.5.3. Tính toán kích thước linh kiện

Việc xác định kích thước transistor ($\frac{W}{L}$) là bước quan trọng để đảm bảo mạch hoạt động đúng trong điều kiện nguồn cấp thấp (1.2 V).

Tỷ số gương dòng: Dựa trên yêu cầu dòng điện đuôi $I_{TAIL} = 500 \mu A$ với dòng tham chiếu $I_{REF} = 100 \mu A$, tỷ số gương dòng được xác định là 5. Do các transistor gương dòng (M1 và M3) có cùng điện áp cổng - nguồn, tỷ lệ kích thước hình học được tính toán như sau:

$$\frac{I_{TAIL}}{I_{REF}} = \frac{(W/L)_3}{(W/L)_1} = 5 \quad (4.37)$$

Tối ưu hóa chiều dài kênh dẫn (L) cho nhiễu 1/f: Nhiễu 1/f từ nguồn dòng đuôi là tác nhân chính gây ra nhiễu pha ở vùng tần số thấp. Mật độ phổ nhiễu dòng điện tỉ lệ nghịch với diện tích cực cổng ($W \cdot L$). Do đó, thiết kế lựa chọn chiều dài kênh dẫn lớn ($L = 10 \mu m$) cho các transistor M1 và M3. Việc tăng L không chỉ giảm trực tiếp nhiễu 1/f mà còn tăng trở kháng ra nội tại (r_o), cải thiện độ ổn định dòng điện.

4.5.4. Kỹ thuật lọc nhiễu động (Dynamic Noise)

Bên cạnh việc tối ưu hóa cấu trúc, một tụ điện thoát nhiễu C_{Bypass} được sử dụng để lọc nhiễu từ nguồn tham chiếu và ngăn chặn cơ chế chuyển đổi nhiễu. Trong hơn thập kỷ qua, nhiều công trình nghiên cứu liên quan đến VCO sử dụng điện dung ở nguồn dòng đuôi đã được trình bày [21], [22]. Tại nút đuôi chung của cặp vi sai, tần số dao động thực tế là $2\omega_0$. Theo lý thuyết hàm nhạy xung (ISF) [23], nhiễu tại tần số $2\omega_0$ từ nguồn dòng có khả năng bị trộn tần xuống vùng lân cận của sóng mang ω_0 . Tụ C_{Bypass} hoạt động như một điểm đất xoay chiều (AC ground), giúp ngắn mạch các thành phần nhiễu nhiệt và nhiễu tần số cao xuống đất, ngăn chúng đi vào lõi dao động, qua đó cải thiện đáng kể hiệu suất nhiễu pha của toàn mạch. Bảng 4.5 liệt kê kích thước của các transistor đã được trình bày ở trên với $C_{Bypass} = 10 \text{ fF}$ và $I_{REF} = 100 \mu A$.

Bảng 4.5 Thông số của từng transistor trong mạch gương dòng trở kháng cao


Thông số Transistor	$\frac{W}{L}$	W (μm)	L (μm)
M_1	$\frac{1}{10}$	1	10
M_2	$\frac{4}{125}$	0.32	10
M_3	$\frac{1}{2}$	5	10
M_4	$\frac{100}{3}$	5	0.15

- Vai trò của điện trở cộng hưởng R_{tank} : R_{tank} không chỉ quyết định điều kiện khởi dao động mà còn là yếu tố then chốt để thiết lập biên độ điện áp đỉnh tại các nút dao động. Trong chế độ giới hạn dòng, biên độ này có thể được ước tính bằng công thức 4.35. Việc tối ưu hóa R_{tank} thông qua hệ số phẩm chất của cuộn cảm dựa theo (4.2) giúp tăng biên độ tín hiệu đầu ra mà không cần phải nâng giá trị của dòng điện đuôi.
- Vai trò của độ dẫn g_m : Giá trị g_m được thiết kế để thỏa mãn điều kiện (4.30), nhằm đảm bảo mạch luôn tự khởi động một cách ổn định trong mọi điều kiện về nhiệt độ và điện áp nguồn. Đồng thời, việc sử dụng gương dòng Cascode để ghim dòng điện đuôi giúp ổn định giá trị g_m . Điều này có tác dụng kiểm soát hiệu quả mật độ phổ nhiễu nhiệt phát sinh từ cặp transistor vi sai, góp phần quan trọng giúp mạch đạt được mức nhiễu pha thấp.

4.6. Bộ chia tần số vuông pha (Quadrature Frequency Divider – CML)

Để tạo tín hiệu vuông pha (I/Q) phục vụ bộ thu GNSS, thay vì áp dụng kiến trúc dao động vuông pha (QVCO) truyền thống - vốn cần hai mạch cộng hưởng LC riêng biệt dẫn đến việc gia tăng đáng kể diện tích chip như được đề cập trong các nghiên cứu [9], [11], khóa luận này lựa chọn một phương pháp thay thế hiệu quả. Phương pháp này sử dụng một bộ VCO hoạt động ở tần số gấp đôi ($2f_0$) tần số mong muốn, kết hợp

với một bộ chia tần số để tạo ra hai tín hiệu I và Q có pha vuông góc nhau, từ đó tối ưu hóa diện tích thiết kế.



Hình 4.6 Sơ đồ bộ chia vuông pha [24]

4.6.1. Phân tích và lựa chọn kiến trúc hệ thống

Trong thiết kế vi mạch RF, có hai phương pháp chủ đạo để tạo ra tín hiệu I/Q:

1. Sử dụng QVCO: Ghép nối hai lõi VCO lại với nhau.
2. Sử dụng mạch chia tần số (Divide-by-2): Dùng VCO chạy ở tần số $2f_0$ và chia đôi tần số.

Kiến trúc VCO kết hợp mạch chia tần số được lựa chọn cho trong khoá luận này vì những ưu điểm vượt trội về diện tích và độ rộng dải tần điều chỉnh. Cụ thể, cấu trúc QVCO truyền thống yêu cầu sử dụng ít nhất hai cuộn cảm, thành phần chiếm diện tích lớn nhất trên chip. Ngược lại, phương pháp dùng mạch chia chỉ yêu cầu một cuộn cảm đơn cho VCO, giúp tiết kiệm đáng kể diện tích. Hơn nữa, việc thiết kế VCO ở tần số cao và chia xuống giúp giảm thiểu hiện tượng “kéo tần số” (frequency pulling) do tải của bộ khuếch đại công suất tác động ngược lại bộ dao động.

4.6.2. Sơ đồ nguyên lý và cơ chế hoạt động của bộ chia CML

Để đảm bảo khả năng hoạt động ở tần số cao với mức tiêu thụ năng lượng thấp và giảm thiểu nhiễu nguồn, mạch chia tần số được thiết kế dựa trên kiến trúc logic chế độ dòng (Current Mode Logic - CML). Khác với các mạch logic CMOS tĩnh truyền thống (Static CMOS) hoạt động dựa trên việc nạp/xả tụ điện với biên độ điện áp toàn dải (rail-to-rail), mạch CML hoạt động dựa trên nguyên lý điều khiển dòng điện (Current Steering) giữa các nhánh vi sai với biên độ điện áp nhỏ, giúp tăng đáng kể tốc độ chuyển mạch.

Sơ đồ nguyên lý

Sơ đồ nguyên lý của bộ chia tần số được trình bày trong Hình 4.6. Về mặt kiến trúc, mạch bao gồm hai bộ chốt D (D-Latch) được ghép nối tiếp theo cấu hình Master-Slave và được hồi tiếp âm (negative feedback) để thực hiện chức năng chia đôi tần số.

- Master Latch - Nhánh trái: Bao gồm cặp transistor M5 - M6 nhận tín hiệu hồi tiếp từ ngõ ra, cặp transistor M7 - M8 đóng vai trò giữ trạng thái, và cặp transistor chuyển mạch M3 - M4. Ngõ ra của tầng này là cặp tín hiệu vi sai ($I+$, $I-$).
- Slave Latch - Nhánh phải: Có cấu trúc tương tự, bao gồm cặp transistor M13 - M14 nhận tín hiệu từ Master, cặp giữ trạng thái M15 - M16, và cặp chuyển mạch M11 - M12. Ngõ ra của tầng này là cặp tín hiệu vi sai ($Q+$, $Q-$).
- Định thiên: Các nguồn dòng M1 và M9 cung cấp dòng điện phân cực I_{bias} ổn định cho từng bộ chốt với $V_{bias} = 1$ V.

Cơ chế hoạt động

Nguyên lý chia tần số dựa trên việc truyền tín hiệu luân phiên giữa Master và Slave dưới sự điều khiển của tín hiệu vi sai ($VCO+$, $VCO-$) từ bộ dao động. Quá trình này diễn ra qua hai nửa chu kỳ của tín hiệu kích thích:

- Pha 1: Nửa chu kỳ dương (Khi điện áp của $VCO+ > VCO-$)
 - Tại Master Latch: Do điện áp tại cực cổng của M3 lớn hơn cực cổng của M4, toàn bộ dòng điện I_{bias} được lái qua nhánh M3 để kích hoạt cặp transistor M5 - M6. Master Latch hoạt động ở chế độ "theo dõi" (Track), cập nhật giá trị ngõ ra ($I+$, $I-$) theo tín hiệu từ Slave đưa về.

- Tại Slave Latch: Ngược lại, điện áp tại cực cổng của M11 (nối với VCO-) thấp hơn cực cổng của M12 (nối với VCO+) khiến dòng điện chuyển sang nhánh M12. Khi VCO+ ở nửa chu kỳ dương, transistor M12 ở phía Slave dẫn dòng, kích hoạt cặp transistor chéo M15-M16. Slave Latch hoạt động ở chế độ "lưu giữ" (Hold), duy trì ổn định giá trị trước đó nhờ hồi tiếp dương.
- Pha 2: Nửa chu kỳ âm (Khi điện áp của VCO+ < VCO-)
 - Tại Master Latch: Điện áp VCO+ giảm xuống thấp hơn VCO-, khiến dòng điện chuyển hướng sang transistor M4, kích hoạt cặp transistor chéo M7 - M8. Master Latch chuyển sang chế độ "lưu giữ" (Hold), duy trì giá trị vừa lấy mẫu được.
 - Tại Slave Latch: Dòng điện chuyển sang nhánh M11, kích hoạt cặp transistor M13 - M14. Slave Latch chuyển sang chế độ "theo dõi" (Track), lấy giá trị từ ngõ ra của Master (I+, I-) để cập nhật trạng thái.

Kích thước của các transistor trong bộ chia tần số vuông pha được thể hiện trong Bảng 4.6 với $R_{1,2,3,4} = 5 \text{ k}\Omega$.

Bảng 4.6 Thông số trong bộ chia tần số vuông pha

Thông số Transistor	$\frac{W}{L}$	W (μm)	L (μm)
$M_{1,9}$	$\frac{100}{3}$	10	0.3
$M_{3,4,11,12}$	$\frac{10}{3}$	1	0.3
$M_{5,6,13,14}$	$\frac{10}{3}$	3	0.3
$M_{7,8,15,16}$	$\frac{50}{3}$	5	0.3

hiện chức năng chia đôi tần số xuống dải làm việc mục tiêu, đồng thời tạo ra cặp tín hiệu trực giao I/Q có độ cân bằng biên độ và độ chính xác pha cao mà không cần sử dụng kiến trúc QVCO nhiều cuộn cảm.


CHƯƠNG 5: KẾT QUẢ TRIỂN KHAI VÀ MÔ PHỎNG

Sau khi hoàn thiện quá trình thiết kế, tạo sơ đồ nguyên lý (schematic) trong Cadence Virtuoso và thực hiện nhiều mô phỏng khác nhau, các kết quả về tín hiệu đầu ra, dải điều chỉnh tần số, tham số độ lợi K_{VCO} , nhiễu pha, mức tiêu thụ dòng điện/công suất và chỉ số phẩm chất (Figure of Merit) được trình bày như sau.

5.1. Tín hiệu đầu ra

Kết quả mô phỏng trong Hình 5.1 là tín hiệu đầu ra của bộ chia tần số vuông pha. Kết quả này xác nhận mối quan hệ pha vuông góc của LC-QVCO, cho thấy các tín hiệu được tạo ra duy trì độ lệch pha 90° , điều này rất cần thiết cho điều chế IQ trong các ứng dụng RF. Biên độ của dạng sóng vẫn ổn định, chứng minh hiệu quả của cơ chế phản hồi trong việc duy trì tín hiệu trong điều kiện hoạt động bình thường.


Lưu ý rằng kết quả này được thực hiện ở $V_{tune} = 0$ V.



Hình 5.1 Tín hiệu đầu ra của bộ chia tần số vuông pha

5.2. Dải tần số của mạch với các điều kiện khác nhau


Kết quả mô phỏng Hình 5.2 và Hình 5.3 thể hiện đặc tính điều chỉnh tần số dưới tác động của các điều kiện vận hành khác nhau đã cung cấp cái nhìn định lượng rõ ràng về độ ổn định của mạch. Cụ thể, khi khảo sát sự biến thiên nhiệt độ trong dải rộng từ -40°C đến 125°C , tần số dao động thể hiện xu hướng dịch chuyển tăng dần theo nhiệt độ; tại điều kiện phòng 27°C , mạch đạt được dải tần hoạt động tuyến tính từ khoảng 1.57 GHz đến hơn 1.61 GHz khi điện áp điều khiển biến thiên trong khoảng 300 mV đến 800 mV.



Hình 5.2 Dải tần số của mạch LC-QVCO khi thay đổi nhiệt độ

Đối với sự thay đổi của điện áp nguồn cung cấp, các đường đặc tuyến tần số cũng cho thấy sự phân tách rõ rệt, trong đó việc giảm điện áp nguồn xuống 1.08 V dẫn đến sự gia tăng tần số hoạt động lên mức cao nhất (đạt trên 1.62 GHz tại dải cao), trong khi mức nguồn 1.32 V cho dải tần thấp hơn. Tuy nhiên, một điểm đáng ghi nhận là dù tần số trung tâm có sự xê dịch dưới tác động của nhiệt độ và điện áp, nhưng độ dốc của các đường cong điều chỉnh – đại diện cho độ nhạy của bộ dao động – vẫn duy trì được sự đồng dạng và độ tuyến tính cao giữa các trường hợp, khẳng định mạch vẫn


đảm bảo khả năng điều khiển tần số tin cậy, không bị ảnh hưởng bởi các biến động của môi trường xung quanh.



Hình 5.3 Dải tần số của mạch LC-QVCO khi thay đổi điện áp


5.3. Tham số độ lợi K_{VCO}

Kết quả khảo sát tham số độ lợi K_{VCO} dưới tác động của các điều kiện môi trường khác nhau đã minh chứng hiệu quả của kỹ thuật tuyến tính hóa được áp dụng trong thiết kế. Cụ thể, khi khảo sát sự phụ thuộc vào nhiệt độ (Hình 5.4), tại điều kiện tiêu chuẩn 27°C, giá trị K_{VCO} biến thiên trong khoảng từ 40 đến 88 MHz/V trên dải điện áp điều khiển từ 300 mV đến 800 mV; đặc biệt trong vùng hoạt động chính (từ 500 mV đến 700 mV), độ lợi duy trì sự ổn định cao quanh mức 85 MHz/V với độ bằng phẳng đáng kể. Khi nhiệt độ thay đổi xuống -40°C hoặc tăng lên 125°C, mặc dù biên độ tuyệt đối của K_{VCO} có sự dịch chuyển (tăng lên mức trên 100 MHz/V ở nhiệt độ thấp và giảm xuống dưới 70 MHz/V ở nhiệt độ cao), nhưng vẫn tham số độ lợi K_{VCO} không tăng lên đột ngột quá cao điều này làm cho mạch ít biến đổi với nhiễu và điện áp.



Hình 5.4 Tham số độ lợi của mạch LC-QVCO khi thay đổi nhiệt độ


Kết quả mô phỏng (trên Hình 5.5) độ lợi K_{VCO} cho thấy sự phụ thuộc rõ rệt vào điện áp nguồn V_{dd} . Trong khi đường đặc tuyến tại 1.08 V (màu đỏ) biến thiên rất mạnh và đạt đỉnh nhọn (kém ổn định), và đường tại 1.32 V (màu tím) lại có độ lợi quá thấp, thì trường hợp 1.2 V (màu xanh) cho kết quả cân bằng nhất. Cụ thể, tại 1.2 V, độ lợi đạt khoảng 87 MHz/V và duy trì đường đặc tuyến phẳng trong dải V_{tune} quan trọng (500 - 700 mV). Do đó, 1.2 V là điểm làm việc lý tưởng để đảm bảo độ tuyến tính cho thiết kế.



Hình 5.5 Tham số độ lợi của mạch LC-QVCO khi thay đổi điện áp

5.4. Nhiễu pha


Hình 5.6 trình bày đặc tính nhiễu pha của mạch LC-QVCO trong điều kiện mô phỏng tại $V_{\text{tune}} = 0$ V. Kết quả cho thấy tại tần số lệch 1 MHz so với tần số hoạt động, mạch đạt được mức nhiễu pha là -117.8 dBc/Hz.



Hình 5.6 Nhiều pha của mạch LC-QVCO ở độ lệch (offset) 1 MHz


5.5. Dòng điện tiêu thụ

Kết quả khảo sát dòng điện tiêu thụ toàn mạch dưới các điều kiện vận hành khác nhau đã khẳng định tính ổn định và hiệu quả của thiết kế nguồn dòng. Cụ thể, đối với sự biến thiên của nhiệt độ như Hình 5.7, tại điều kiện tiêu chuẩn 27°C, mạch tiêu thụ dòng điện ổn định ở mức khoảng 2.598 mA. Khi nhiệt độ giảm xuống -40°C, dòng điện tăng nhẹ lên mức 2.625 mA, và ngược lại giảm xuống còn khoảng 2.565 mA tại 125°C. Sự đổi này là rất nhỏ, cho thấy mạch định thiên (bias circuit) hoạt động hiệu quả.



Hình 5.7 Dòng điện tiêu thụ của mạch LC-QVCO khi thay đổi nhiệt độ


Khi khảo sát với sự thay đổi điện áp nguồn cung cấp (Hình 5.8), dòng điện tiêu thụ biến thiên tỷ lệ thuận với mức điện áp thay đổi; giá trị dòng điện dao động từ mức thấp nhất khoảng 2.3 mA tại nguồn 1.08 V, tăng lên khoảng 2.6 mA tại 1.2 V và đạt cực đại khoảng 2.91 mA tại 1.32 V. Một điểm đặc biệt quan trọng quan sát được trên cả hai đồ thị là các đường đặc tuyến dòng điện duy trì độ bằng phẳng (flatness) gần như tuyệt đối theo điện áp điều khiển (V_{tune}); điều này chứng minh rằng nguồn dòng đuôi có trở kháng đầu ra rất lớn, giúp cách ly hoàn toàn dòng tiêu thụ khỏi các dao động điện áp điều khiển, đảm bảo công suất tiêu thụ của hệ thống được kiểm soát ổn định với mọi chế độ hoạt động.



Hình 5.8 Dòng điện tiêu thụ của mạch LC-QVCO khi thay đổi điện áp


5.6. Công suất tiêu thụ

Mức tiêu thụ công suất của mạch LC-QVCO được trình bày trong Hình 5.9. Bằng cách thay đổi điện áp điều khiển từ 0 V đến 1.2 V và thay đổi điện áp V_{dd} từ 1.08 V đến 1.32 V, tổng công suất tiêu tán của toàn bộ hệ thống khoảng 2.47 mW đến 3.81 mW.



Hình 5.9 Công suất tiêu thụ của mạch LC-QVCO khi thay đổi điện áp

Sự ổn định công suất dưới tác động của nhiệt độ môi trường được thể hiện trong Hình 5.10. Kết quả mô phỏng cho thấy công suất tiêu thụ có mối quan hệ nghịch biến nhẹ với nhiệt độ; cụ thể tại điều kiện phòng (27°C), hệ thống tiêu thụ khoảng 3.21 mW. Khi nhiệt độ giảm xuống mức cực tiểu -40°C, công suất tăng nhẹ lên xấp xỉ 3.28 mW, và ngược lại giảm xuống còn khoảng 3.15 mW tại 125°C. Biên độ dao động công suất giữa hai cực nhiệt độ chỉ khoảng 0.13 mW (tương đương mức biến thiên dưới 4%), cho thấy tính ổn định nhiệt rất tốt của thiết kế. Đáng chú ý, các đường đặc tuyến công suất duy trì độ bằng phẳng gần như tuyệt đối trên toàn bộ dải điện áp điều khiển, khẳng định nguồn dòng đuôi đã hoạt động hiệu quả trong việc cách ly và ổn định năng lượng tiêu thụ cho toàn mạch bất chấp các thay đổi của tín hiệu điều khiển.



Hình 5.10 Công suất tiêu thụ của mạch LC-QVCO khi thay đổi nhiệt độ

5.7. Chỉ số hiệu năng của VCO

Chỉ số FoM (Figure of Merit) là thước đo tổng hợp để đánh giá và so sánh hiệu năng giữa các thiết kế VCO khác nhau. Nó lượng hóa sự đánh đổi cốt lõi giữa nhiễu pha và hiệu suất năng lượng (công suất tiêu thụ) tại một độ lệch tần số nhất định. FoM được tính theo công thức [7]:

$$\text{FoM} = 20\log\left(\frac{f_{osc}}{\Delta f}\right) - 10\log\left(10^{\frac{L(\Delta f)}{10}}\right) - 10\log(P) \quad (5.1)$$

Trong đó, f_{osc} là tần số dao động (tần số sóng mang), P là công suất tiêu thụ (tính theo mW), và $L(\Delta f)$ là nhiễu pha tại độ lệch tần số Δf so với tần số sóng mang.

Bằng cách thay giá trị của LC-QVCO trong khoá luận này, trong đó $f_{osc} = 1.561 \text{ GHz}$, $P \approx 2.6013 \text{ mW}$ và $L(\Delta f) \approx -117,8 \text{ dBc/Hz}$ ở tần số lệch 1 MHz, giá trị FoM thu được:

$$\text{FoM} = 20\log\left(\frac{1.561 \times 10^9}{10^6}\right) - 10\log(10^{-11.78}) - 10\log(3.125) \approx 176.72 \text{ (dBc/Hz)}.$$

5.8. Tóm tắt hiệu suất của mạch LC-QVCO

Bảng 5.1 trình bày sự so sánh giữa kết quả đạt được trong khóa luận này với các mạch VCO và QVCO đã được công bố khác.

Bảng 5.1 Bảng so sánh với các thiết kế tham khảo khác

Nguồn	Công nghệ	V _{DD} (V)	f _{osc} (GHz)	L{Δf} (dBc/Hz)	Δf (Hz)	Dòng điện tiêu thụ (mA)	FoM (dBc/Hz)
[15]	0.18 μm SiGe BiCMOS	1.8	1.9	-108	1M	1.2	170.23
[16]	UMC ⁽¹⁾ 90 nm CMOS RF Low- Leakage	1.2	1.6	-117	1M	1.2	179.5
[17]	0.18 μm CMOS	1.8	1.6	-115	1M	<6	168.75
[18]	0.13 μm CMOS	1.2	1.6	-115	1M	4.6	171.66
[19]	0.18 μm CMOS	1.8	3.1	-112	1M	0.4~0.8	181.749
KHOÁ LUẬN	45 nm CMOS	1.2	1.561	-117.8	1M	2.86	176.72

⁽¹⁾ Tập đoàn Vi mạch Thống nhất (United Microelectronics Corporation)

Bên cạnh đó, Bảng 5.2 tổng hợp tất cả các tham số đánh giá chính, thực hiện đối chiếu giữa các chỉ tiêu kỹ thuật mục tiêu và kết quả thực tế đạt được.


Bảng 5.2 So sánh thông số mục tiêu và kết quả mô phỏng

Thông số	Giá trị mong muốn	Kết quả mô phỏng	Đánh giá
Tần số trung tâm [GHz]	1.5 - 1.6	1.561	Đạt
Nhiều pha tại độ lệch 1 MHz (dBc/Hz)	< -113.4	-117,8	Đạt

Dòng điện tiêu thụ (mA)	< 3.15	2.86	Đạt
Công suất tiêu thụ (mW)	< 4.272	3.14	Đạt

5.9. So sánh hiệu suất với kiến trúc LC-QVCO trong [25]

So với thiết kế LC-QVCO dựa trên băng tần S trong Hình 5.11, khoá luận này tập trung vào việc tối ưu hóa kiến trúc và áp dụng các kỹ thuật mạch nhằm hướng tới mục tiêu giảm diện tích và tăng độ ổn định. Cụ thể, thay cho kiến trúc hai lõi dao động phức tạp, khoá luận sử dụng kiến trúc dao động tại tần số gấp đôi ($2f_0$) cùng bộ chia tần số CML Master-Slave, từ đó chỉ cần một cuộn cảm duy nhất và có khả năng giảm thiểu hiện tượng dao động kép và kéo tần số. Để khắc phục sự biến thiên lớn của độ lợi K_{VCO} , giải pháp tuyến tính hóa bằng mạch dịch mức điện áp đã được áp dụng. Đồng thời, cấu trúc lõi chỉ sử dụng NMOS kết hợp với mạch gương dòng Cascode và tụ lọc nhiễu động được sử dụng để cải thiện khoảng dự trữ điện áp, góp phần nâng cao độ ổn định và khả năng chống nhiễu cho mạch.



Hình 5.11 Mạch thiết kế LC-QVCO sử dụng tụ điện để xuất trong [25]

KẾT LUẬN VÀ ĐỀ XUẤT CẢI THIẾN TRONG TƯƠNG LAI

Khóa luận đã hoàn thành mục tiêu nghiên cứu, thiết kế thành công mạch LC-QVCO hiệu suất cao trên nền tảng công nghệ CMOS 45nm (gpd45), hướng tới ứng dụng trong các bộ thu tín hiệu định vị vệ tinh GNSS hoạt động ở điện áp thấp. Về mặt kiến trúc và kỹ thuật thiết kế, nghiên cứu đã chứng minh tính ưu việt của giải pháp phối hợp giữa bộ dao động VCO hoạt động tại tần số gấp đôi ($2f_0$) tần số mong muốn và mạch chia tần số CML để thay thế cho các cấu trúc QVCO truyền thống. Phương pháp này không chỉ giải quyết triệt để bài toán tối ưu hóa diện tích và loại bỏ hiện tượng kéo tần số gây ảnh hưởng đến VCO, mà còn đảm bảo độ chính xác pha vượt trội cho tín hiệu I/Q đầu ra. Bên cạnh đó, khóa luận đã triển khai và áp dụng thành công các kỹ thuật mạch tiên tiến bao gồm: kiến trúc lõi dao động chỉ sử dụng NMOS kết hợp nguồn gương dòng Cascode trở kháng cao để khắc phục hạn chế về khoảng dự trữ điện áp, nhiều pha; và kỹ thuật tuyến tính hóa đường cong điều chỉnh sử dụng mạch dịch mức điện áp, giúp ổn định hệ số khuếch đại K_{VCO} trong dải hẹp, tạo nền tảng vững chắc cho hoạt động của vòng khóa pha.

Kết quả mô phỏng thực nghiệm đã khẳng định kiến trúc LC-QVCO trong khóa luận này hoàn toàn đáp ứng và thỏa mãn các chỉ tiêu kỹ thuật mục tiêu. Thiết kế đạt được sự cân bằng hiệu quả giữa độ nhạy với điện áp, nhiệt độ, hiệu suất nhiều pha thấp và mức tiêu thụ năng lượng tiết kiệm, thể hiện qua chỉ số phẩm chất vượt trội. Những kết quả này minh chứng rõ nét cho tính khả thi và tiềm năng ứng dụng của mạch trong các hệ thống thu phát vô tuyến cao tần hiện đại, đặc biệt là các ứng dụng định vị GNSS công suất thấp.

Các hướng nghiên cứu phát triển tiếp theo có thể tập trung vào việc nâng tần số hoạt động của mạch lên dải sóng milimet (mmWave). Mặc dù việc này sẽ đặt ra những thách thức kỹ thuật đáng kể liên quan đến sự gia tăng của các hiệu ứng ký sinh, nhưng đổi lại sẽ mở ra khả năng ứng dụng rộng lớn trong các hệ thống thông tin liên lạc tiên tiến thế hệ mới. Đồng thời, để nâng cao độ ổn định dòng phân cực trước các biến động của môi trường, giải pháp cải tiến nguồn dòng tham chiếu bằng kỹ thuật nguồn dòng tự chuyển mạch (Switched-Capacitor Current Source) cũng là một hướng đi triển vọng nhằm giảm thiểu tác động của nhiễu nhiệt và nhiễu điện áp nguồn. Bên cạnh đó, việc phát triển thiết kế layout tích hợp toàn phần trên chip để đưa bộ dao động vào quy

trình sản xuất công nghệ CMOS tiêu chuẩn cũng là một định hướng đầy tiềm năng nhằm hiện thực hóa sản phẩm. Tóm lại, những kết quả được trình bày trong khóa luận này đã xây dựng một nền tảng lý thuyết và thiết kế vững chắc, tạo tiền đề quan trọng cho các nghiên cứu tiếp theo về thiết kế và tối ưu hóa mạch LC-QVCO phục vụ cho các ứng dụng thu phát tín hiệu vô tuyến hiệu năng cao.

TÀI LIỆU THAM KHẢO

Tiếng Anh

- [1] “Chapter 6: Electromagnetics - NASA Science”. Accessed: Dec. 05, 2025. [Online]. Available: <https://science.nasa.gov/learn/basics-of-space-flight/chapter6-3/>
- [2] “9.0 Communications - NASA”. Accessed: Dec. 05, 2025. [Online]. Available: <https://www.nasa.gov/smallsat-institute/sst-soa/soa-communications/>
- [3] R. Balasubramaniam and C. Ruf, “Characterization of rain impact on L-Band GNSS-R ocean surface measurements”, *Remote Sens. Environ.*, vol. 239, p. 111607, Mar. 2020, doi: 10.1016/j.rse.2019.111607.
- [4] Behzad Razavi, *Design of Analog CMOS Integrated Circuits*. McGraw-Hill Education, 2nd ed., 2016.
- [5] B. Razavi, *Fundamentals of Microelectronics*, 2nd ed. Wiley, 2013..
- [6] B. Razavi, *RF Microelectronics*, 2nd ed. Pearson Education, 2011.
- [7] P. Andreani and S. Mattisson, “On the Use of MOS Varactors in RF VCOs,” *IEEE Journal of Solid-State Circuits*, vol. 35, no. 6, pp. 905–910, 2000.
- [8] H. Tong, S. Cheng, Y.-C. Lo, A. I. Karsilayan, and J. Silva-Martinez, “An LC Quadrature VCO Using Capacitive Source Degeneration Coupling to Eliminate Bi-Modal Oscillation”, *IEEE Trans. Circuits Syst. Publ. IEEE Circuits Syst. Soc. Regul. Pap.*, vol. 59, no. 9, pp. 1871–1879, 2012, doi: 10.1109/TCSI.2012.2185305.
- [9] S. Li, I. Kipnis, and M. Ismail, “A 10-GHz CMOS quadrature LC-VCO for multirate optical applications”, *IEEE J. Solid-State Circuits*, vol. 38, no. 10, pp. 1626–1634, Oct. 2003, doi: 10.1109/JSSC.2003.817258.
- [10] L. Xian, L. Wenyuan, and W. Zhigong, “A wide tuning range LC-VCO using switched capacitor array technique”, in *2010 International Symposium on Signals, Systems and Electronics*, Sept. 2010, pp. 1–4. doi: 10.1109/ISSSE.2010.5607128.
- [11] P. Andreani, A. Bonfanti, L. Romano, and C. Samori, “Analysis and design of a 1.8-GHz CMOS LC quadrature VCO”, *IEEE J. Solid-State Circuits*, vol. 37, no. 12, pp. 1737–1747, Oct. 2002, doi: 10.1109/JSSC.2002.804352.
- [12] C. Sanchez-Azqueta, J. Aguirre, G. Royo, F. Aznar, E. Guerrero, and S. Celma, “Design of a low-power quadrature LC-VCO in 65 nm CMOS”, in *2017 European Conference on Circuit Theory and Design (ECCTD)*, Sept. 2017, pp. 1–4, doi: 10.1109/ECCTD.2017.8093330.
- [13] V. Macaitis and R. Navickas, “CMOS technology based LC VCO review”, in *2015 Open Conference of Electrical, Electronic and Information Sciences (eStream)*, Apr. 2015, pp. 1–4, doi: 10.1109/eStream.2015.7119493.
- [14] H. C. Choi, S. B. Shin, and S.-G. Lee, “A low-phase noise LC-QVCO in CMOS technology”, *IEEE Microw. Wirel. Compon. Lett.*, vol. 14, no. 11, pp. 540–542, Oct. 2004, doi: 10.1109/LMWC.2004.834553.

- [15] V.D. Torre, M. Conta, R. Chokkalingam, G. Cusmai, P. Rossi, F. Svelto, "A 20 mW 3.24 mm² Fully Integrated GPS Radio for Location Based Services", *IEEE J. SolidState Circuits*, vol. 42, pp. 602-612, March 2007.
- [16] K. Siwiec, T. Borejko, and W. A. Pleskacz, "PVT tolerant LC-VCO in 90 nm CMOS technology for GPS/Galileo applications", in *14th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems*, Apr. 2011, pp. 29–34, doi: 10.1109/DDECS.2011.5783042.
- [17] M. Detratti, E. Lopez, E. Perez, R. Palacio, M. Lobeira, "Dual-band RF receiver chip-set for Galileo/GPS applications", *IEEE/ION Position, Location and Navigation Symposium*, pp. 851-859, May 2008.
- [18] O. Casha, I. Grech, E. Gatt, J. Micallef, "1.6-GHz low power low phase noise quadrature phase locked loop with on chip DC-DC converter for wide tuning range", in *Proc. 12th IEEE International Conference on Electronics, Circuits and Systems*, 2005, pp. 1-4.
- [19] H. Jia, T. Ren, M. Lin, F. Chen, Y. Shi, F. F. Dai, "A 5.6-mW Power Dissipation CMOS Frequency Synthesizer for LI/L2 Dual-Band GPS Application", in *Conf. Rec. 2008 International Conference on Solid State and IntegratedCircuit Technology*, pp. 1637-1640.
- [20] A. Hajimiri and T. H. Lee, "A general theory of phase noise in electrical oscillators", *IEEE J. Solid-State Circuits*, vol. 33, no. 2, pp. 179–194, Feb. 1998, doi: 10.1109/4.658619.
- [21] D. Cordeau, D. Mellouli, J.-M. Paillot, H. Mnif, and M. Loulou, "A fully monolithic 5.8 GHz low phase noise coupled VCO network for phased-array systems", *Analog Integr. Circuits Signal Process.*, vol. 82, no. 1, pp. 335–340, Jan. 2015, doi: 10.1007/s10470-014-0437-3.
- [22] D. Mellouli, D. Cordeau, J.-M. Paillot, H. Mnif, and M. Loulou, "Graphical method for the phase noise optimization applied to a 6-GHz fully integrated NMOS differential LC VCO", in *2011 IEEE 9th International New Circuits and systems conference*, June 2011, pp. 85–88, doi: 10.1109/NEWCAS.2011.5981225.
- [23] "Design issues in CMOS differential LC oscillators", *IEEE J. Solid-State Circuits*, vol. 34, no. 5, pp. 717–724, 1999, doi: 10.1109/4.760384.
- [24] Y. Park, S. Chakraborty, C.-H. Lee, S. Nuttinck, and J. Laskar, "Wide-band CMOS VCO and frequency divider design for quadrature signal generation", in *2004 IEEE MTT-S International Microwave Symposium Digest*, June 2004, pp. 1493-1496 Vol.3, doi: 10.1109/MWSYM.2004.1338857.

Tiếng Việt

[25] Vũ Quang Minh, “Thiết kế bộ dao động vuông pha điều khiển bằng điện áp dùng công nghệ CMOS tại băng tần S”, Khóa luận tốt nghiệp Đại học, Trường Đại học Công nghệ, Đại học Quốc gia Hà Nội, Hà Nội, Việt Nam, 2025.