TRƯỜNG ĐẠI HỌC SỬ PHẠM KỸ THUẬT KHOA ĐIỆN-ĐIỆN TỬ BỘ MÔN KT MÁY TÍNH – VIỄN THÔNG


BÁO CÁO THỰC TẬP MÔN HỌC: TUẦN: 3,4

Họ tên: Nguyễn Tài Anh Tuấn MSSV: 22161203 Nhóm: (Chiều thứ 6, tuần 1 – 8)

1. Delay


a. Lý thuyết: Định nghĩa delay truyền của mạch số

- **Delay truyền**: Là thời gian cần thiết để tín hiệu truyền từ đầu vào đến đầu ra của một phần tử logic hoặc mạch số, là thời gian giữa thời điểm tín hiệu đầu vào đạt mức logic 50% và thời điểm tín hiệu đầu ra đạt mức logic 50%. Nó biểu thị độ trễ của tín hiệu khi truyền qua các cổng logic hoặc các thành phần trong mạch tích hợp.



- Delay truyền được xác định bởi mối quan hệ RC:
- + R là điện trở của các linh kiện. (transistor)
- + C là điện dung tải mà mạch cần nập và xả.
- Delay truyền được chia làm 2 loại:
- + Độ trễ giảm dần: t_{pdf}: Là thời gian từ khi tín hiệu chuyển từ mức cao xuống mức thấp đến khi ổn định.

- + Độ trễ tăng dần: t_{pdr} : Là thời gian từ khi tín hiệu bắt đầu chuyển từ mức thấp sang mức cao đến khi đat đến mức ổn đinh.
- b. Thực hành: Phân tích delay truyền của một bộ inverter
- * Sơ đồ mạch




Hình 1. Sơ đồ nguyên lý mạch inverter

- * Các thông số
- Kích thước của transistor:
- + Điện áp nguồn Vdd: 1.2V.
- + Điện dung: C = 1f.
- Bảng thông số thiết kế mô phỏng độ rộng (W), độ dài (L) và tỷ lệ W/L của pMOS so với nMOS gấp 2 lần: **Tỷ lệ W/L = 2**

Thông số	pMOS	nMOS
L	130 μ	130 μ
W	2.6 µ	1.3 µ

- Thông số nguồn Vpwl:




Hình 2. Thông số của Vpwl

* Kết quả mô phỏng




Hình 3. Kết quả mô phỏng dạng sóng inverter

- Độ trễ giảm dần: t_{pdf} :



Hình 4. Dạng sóng ở thời điểm độ trễ giảm dần


- Độ trễ tăng dần: $t_{\text{pdr}}\!\!:$



Hình 5. Dạng sóng ở thời điểm độ trễ tăng dần

* Phân tích

− Độ trễ giảm dần: t_{pdf}:



Hình 6. Dạng sóng ở thời điểm độ trễ giảm dần

+ Từ hình ảnh mô phỏng, ta có các giá trị:

- $t_{pLH} = 13.007 \, \mu s$
- $t_{pHL} = 12.8267 \, \mu s$

$$=> t_{pdf} = 180.34 \, ns$$


=> Điều này có nghĩa là bộ inverter mất khoảng **180.34 ns** để đầu ra chuyển từ mức cao xuống mức thấp.

* Nhận xét:

- + Độ trễ giảm dần là thời gian để đầu ra chuyển từ mức cao xuống mức thấp khi đầu vào thay đổi.
- + Trên đồ thị:
 - Đường màu đổ thể hiện tín hiệu đầu vào (Vin).
 - Đường màu xanh thể hiện tín hiệu đầu ra (Vout).
- + Hai điểm quan trọng trên đồ thị:
 - M6 (12.8267 μs, 602.942 mV): Thời điểm đầu ra đang trong quá trình giảm xuống.
 - M7 (13.007 μs, 601.402 mV): Thời điểm đầu ra tiếp tục giảm, gần như đạt mức thấp.

- Khoảng thời gian giữa hai điểm này có dx = 180.34 ns, đây chính là độ trễ giảm dần (tpdf).
- + Độ trễ này phụ thuộc vào kích thước transistor, điện dung tải (Cload) và điện trở của transistor (Ron).

- Độ trễ tăng dần: t_{pdr}:



Hình 7. Dạng sóng ở thời điểm độ trễ tăng dần

+ Từ hình ảnh mô phỏng, ta có các giá trị:

- $t_{pLH} = 22.1715 \,\mu s$
- $t_{pHL} = 21.9982 \,\mu s$
- $=> t_{pdr} = 173.29 \text{ ns}$

=> Điều này có nghĩa là bộ inverter mất khoảng 173.29 ns để đầu ra chuyển từ mức thấp lên mức cao.

* Nhận xét:

+ Độ trễ tăng dần (**tpdr**) là thời gian cần thiết để đầu ra **chuyển từ mức thấp lên mức cao** khi đầu vào thay đổi.

Trang: 6

- + Trên đồ thị:
 - Đường màu đỏ thể hiện tín hiệu đầu vào (Vin).


- Đường màu xanh thể hiện tín hiệu đầu ra (Vout).
- + Hai điểm quan trọng trên đồ thị:
 - M12 (22.1715 μs, 600.042 mV): Thời điểm đầu ra bắt đầu tăng lên.
 - M11 (21.9982 μs, 600.36 mV): Thời điểm đầu ra tiếp tục tăng.
 - Khoảng thời gian giữa hai điểm này có dx = 173.29 ns, đây chính là độ trễ tăng dần (**tpdr**).
- + Độ trễ này phụ thuộc vào:
 - Kích thước transistor PMOS (W/L của PMOS).
 - Điện dung tải (Cload) và điện trở của PMOS (Ron).

* Vậy độ trễ trung bình là:


$$t_{pd} = \frac{t_{pdf} + t_{pdr}}{2} = \frac{180.34 \text{ ns} + 173.29 \text{ ns}}{2} = 176.815 \text{ ns}$$

- c. Phân tích (lập bảng so sánh) ảnh hưởng của độ rộng các transisto đến delay của một bộ inverter
- * Trường họp 1:
- Bảng thông số thiết kế mô phỏng độ rộng (W), độ dài (L) và tỷ lệ W/L của pMOS so với nMOS gấp 2 lần: Tỷ lệ W/L = 2


Thông số	pMOS	nMOS
L	0.1 μ	0.1 μ
W	1.2μ	1.2μ



Hình 8. Dạng sóng mô phỏng trường hợp 1



Hình 9. Độ trễ giảm dần ở trường hợp 1




Hình 10. Độ trễ tăng dần ở trường hợp 1

$$t_{pd1} = \frac{t_{pdf} + t_{pdr}}{2} = \frac{390.84ns + 393.095ns}{2} = 391.9675ns$$


* Trường họp 2:

Bảng thông số thiết kế mô phỏng độ rộng (W), độ dài (L) và tỷ lệ W/L của pMOS so với nMOS gấp 2 lần: Tỷ lệ W/L = 2


Thông số	pMOS	nMOS
L	800n	800n
W	1.6μ	1.6μ



Hình 11. Dạng sóng mô phỏng trường hợp 2



Hình 12. Độ trễ giảm dần ở trường hợp 2



Hình 13. Độ trễ tăng dần ở trường hợp 2

$$t_{pd2} = \frac{t_{pdf} + t_{pdr}}{2} = \frac{844.68ns + 843.501ns}{2} = 844.0905ns$$


* Trường họp 3:

– Bảng thông số thiết kế mô phỏng độ rộng (W), độ dài (L) và tỷ lệ W/L của pMOS so với nMOS gấp 2 lần: \mathbf{T} ỷ lệ W/L = 2


Thông số	pMOS	nMOS
L	1.4μ	1.4μ
W	2. 8μ	2.8μ



Hình 14. Dạng sóng mô phỏng trường 3



Hình 15. Dộ trễ giảm dần trường hợp 3



Hình 16. Độ trễ tăng dần trường hợp 3

$$t_{pd3} = \frac{t_{pdf} + t_{pdr}}{2} = \frac{268.99ns + 278.611ns}{2} = 273.8005ns$$

Trường	pMOS (W/L)	nMOS (W/L)	Độ trễ giảm dần	Độ trễ tăng dần	Nhận xét
hợp	(μm/μm)	(μm/μm)	(tpdf) (µs)	(tpdr) (µs)	
Trường	$\frac{1.2\mu}{0.1\mu} = 12\mu$	$\frac{1.2\mu}{0.1\mu} = 12\mu$	Trung bình	Trung bình	- Thiết kế cân
hợp 1	$0.1\mu^{-12\mu}$	$0.1\mu^{-12\mu}$			bằng.
(Nhỏ					- Độ trễ vừa
nhất)					phải, thích hợp
					cho hoạt động
					logic.
Trường	$\frac{1.6\mu}{0.8\mu} = 2\mu$	$\frac{1.6\mu}{0.8\mu} = 2\mu$	Giảm nhẹ	Giảm nhẹ	- Độ rộng tăng
hợp 2	0.8μ	0.8μ			giúp giảm delay
(Tăng					một chút.
nhẹ W)					- Tuy nhiên,
					chưa có sự thay
					đổi đáng kể.
Trường	$\frac{2.8\mu}{1.4\mu} = 2\mu$	$\frac{2.8\mu}{1.4\mu} = 2\mu$	Giảm đáng kể	Giảm đáng kể	- Tăng W giúp
hợp 3	1.4μ	1.4μ			giảm delay

Số hiệu: BM1/QT-K.ĐĐT-RĐTV/00

(Lớn			mạnh.
nhất)			- Nhưng tpdr cao
			hơn tpdf, gây
			mất cân bằng.

- 2. Công suất tiêu thụ (power consumption)
- a. Lý thuyết: Công suất tiêu thụ của mạch số, phân tích công suất tiêu thụ của một cổng logic (inverter)

Công suất tiêu thụ của mạch số: là lượng năng lượng mà mạch sử dụng để hoạt động trong một đơn vị thời gian.

- Total power (Công suất tổng):

$$P_{total} = P_{dynamic} + P_{static}$$

Dynamic power (Công suất động) là gồm công suất chuyển mạch (P_{switching}) và công suất ngắn mạch (P_{shortcircuit}):

$$P_{dynamic} = P_{switching} + P_{shortcircuit} = \alpha * C_{load} * V^2_{dd} * f$$

Mà:

$$P_{switching} = C_L * V^2_{dd} * f_{\alpha}$$

$$P_{shortcircuit} = t_{SC} * V_{dd} * I_{peak} * f_{0\rightarrow 1}$$

Với:


- $+\alpha$: Hệ số chuyển đổi (transition activity factor), thường từ 0 đến 1 tùy vào mức độ chuyển đổi của tín hiêu.
- + C_{load}: Tổng điện dung tải của cổng logic.
- + V_{dd} : Điện áp cung cấp.
- + f: Tần số chuyển đổi (switching frequency).
- Static power (Công suất tĩnh) là do dòng rò khi không có chuyển mạch

$$P_{static} = (I_{sub} + I_{gate} + I_{junct} + I_{contention})*Vdd = I_{leakage} * Vdd$$

- * Phân tích công suất tiêu thụ của một cổng inverter
- Bảng thông số thiết kế mô phỏng độ rộng (W), độ dài (L) và tỷ lệ W/L của pMOS so với nMOS gấp 2 lần: Tỷ lệ W/L = 2

Thông số	pMOS	nMOS
L	0.1u	0.1u
W	1.2μ	1.2μ

– **Tính công suất tiêu thụ:** dùng công cụ Calculator đo được công suất tiêu thụ là $10.25~\mu$ W. $P_{total} = P_{dynamic} + P_{static}$




Hình 17. Công suất tổng của inverter

b. Thực hành:

Phân tích công suất tiêu thụ của một mạch số (cổng AND) dựa vào mô phỏng, bao gồm: công suất tổng (trung bình), công suất tĩnh, công suất động.

* Sơ đồ nguyên lý




Hình 18. Mạch nguyên lý cổng AND

* Đóng gói




Hình 19. Đóng gói cổng AND

* Mô phỏng



Hình 20. Mạch mô phỏng cổng AND

* Kết quả mô phỏng



* Bảng trạng thái

Truth Table - AND Gate			
Input A	Input B Output Q		
0	0	0	
0	1	0	
1	0	0	
1	1	1	

Phân tích từng điểm thời gian quan trọng Điểm V1:

- Tai thời điểm này:
 - \circ A = 1.2V (mức cao).
 - \circ B = 1.2V (mức cao).
 - o Ngõ ra Y = 999.98mV ≈ 1 V (mức cao).
- → Kết quả đúng với bảng trạng thái của cổng AND.

Điểm V2:

- Tại thời điểm này:
 - \circ A = 0V (mức thấp).
 - \circ B = 1.2V (mức cao).
 - o Ngõ ra Y = 3.2036μ V (≈ 0V, mức thấp).
- → Đúng với nguyên lý của cổng AND: Một đầu vào thấp thì ngõ ra cũng thấp.

Điểm V3:

- Tại thời điểm này:
 - \circ A = 0V (mức thấp).
 - \circ B = 0V (mức thấp).
 - o Ngõ ra $\dot{Y} = 3.2909 \mu V \approx 0V$, mức thấp).
- → Đúng với nguyên lý của cổng AND: Cả hai đầu vào đều thấp thì ngõ ra phải thấp.

Điểm V4:


- Tại thời điểm này:
 - \circ A = 1.2V (mức cao).
 - \circ B = 0V (mức thấp).
 - o Ngõ ra Y = 215.02nV (\approx 0V, mức thấp).

Số hiệu: BM1/QT-K.ĐĐT-RĐTV/00

→ Đúng với bảng trạng thái của cổng AND.

- Nhận xét:

- Dạng sóng của ngô ra Y hoàn toàn phù hợp với bảng trạng thái của cổng AND.
- Khi cả hai đầu vào A và B đều có mức cao (1.2V), ngõ ra Y đạt mức cao.
- Khi một trong hai đầu vào là 0V, ngô ra cũng về mức thấp.
- Tín hiệu đầu vào được tạo ra bởi nguồn Vpulse, điều này lý giải sự thay đổi tuần hoàn của các mức điện áp trong đồ thị.



Tín hiệu /I0/Vdd (màu xanh)

- o Đây là điện áp nguồn cung cấp cho mạch.
- o Dạng sóng có các xung nhiễu nhỏ xuất hiện theo chu kỳ.
- Biên độ dao động tương đối thấp, có thể là do nhiễu hoặc dao động nhỏ trên đường cấp nguồn.


Tín hiệu /V0/PLUS (màu tím)

- Xuất hiện các xung dương có biên độ cao.
- Những xung này có thể liên quan đến sự chuyển trạng thái của tín hiệu logic trong mạch, đặc biệt là khi có sự thay đổi ở đầu vào A và B.


Tín hiệu /V0/MINUS (màu cam)

- Xuất hiện các xung âm, có biên độ tương tự với tín hiệu /V0/PLUS nhưng ngược pha.
- Điều này có thể liên quan đến việc chuyển mạch hoặc dao động tại các node quan trọng của mạch số.

- * Phân tích công suất tiêu thụ của cổng AND
- Công suất động:



Hình 21. Mạch mô phỏng cổng AND



Hình 22. Dạng sóng mô phỏng cổng AND


- Từ dạng sóng ngõ ra, sau đó dùng Calculator để tính được công suất động tại điểm sóng /V0/MINUS, ta có thể xác định dòng điện I nhân với $V_{\rm dd}$




Hình 23. Công suất động

Pdynamic = 81.46 (nW)

- Công suất tĩnh:



Hình 24. Mạch mô phỏng cổng AND



Hình 25. Dạng sóng mô phỏng DC tính công suất tĩnh

- Từ kết quả mô phỏng, ta có thể thấy tại vị trí $V_{in}=0V$ thì có I=10.36397 nA và đây cũng chính là dòng rò ở nMOS. Và có I=96.14345 nA và đây cũng chính là dòng rò ở pMOS.


 $P_{static} = I_{leakage} * Vdd = (10.36397 + 96.14345) (nA) * 1 (V) = 106.50742 (nW)$

- Công suất tổng (trung bình):

$$P_{total} = P_{dynamic} + P_{static}$$


$$P_{total} = P_{dynamic} + P_{static} = 81.46 + 106.50742 = 187.96742 (nW)$$

- 3. Thiết kế mạch tuần tự
- a. Thiết kế và mô phỏng mạch Flip-Flop D
- * Sơ đồ nguyên lý




Hình 26. Mạch nguyên lý Flip – Flop D

* Đóng gói




Hình 27. Đóng gói Flip – Flop D

* Mô phỏng



Hình 28. Mạch mô phỏng Flip – Flop D

* Kết quả mô phỏng



Hình 29. Dạng sóng mô phỏng Flip - Flop D

* Bảng trạng thái



Hình 30. Bảng trạng thái Flip – Flop D

Phân tích tín hiệu tại các điểm V1, V2 trong Flip-Flop D

1. Điểm V1

- Tín hiệu Clock (CLK): Ở mức cao (1.2V).
- **Tín hiệu D:** Ở mức cao (1.2V).
- **Tín hiệu Q:** Ở mức cao (~1.199V).
- **Tín hiệu Q:** Ở mức thấp (~674.82mV).

Phân tích:

- Khi CLK có cạnh lên (↑), giá trị tại đầu vào D được chốt vào Q.
- Vì tại V1, D = 1 khi có cạnh lên của CLK \rightarrow Q = 1, \overline{Q} = 0 (Trạng thái "Đặt").

2. Điểm V2

- Tín hiệu Clock (CLK): Ở mức cao (1.2V).
- Tín hiệu D: Ở mức thấp (0V).
- Tín hiệu Q: Ở mức thấp ($\sim 3.5409 \mu V \approx 0 V$).
- **Tín hiệu Q:** Ở mức cao (~1.199V).

Phân tích:


- Khi CLK có cạnh lên (†), giá trị tại đầu vào D được chốt vào Q.
- Vì tại V2, D = 0 khi có cạnh lên của CLK \rightarrow Q = 0, \overline{Q} = 1 (Trạng thái "Xóa").

Kết luận:

- **Tại V1:** Flip-Flop D ghi nhận giá trị "1" từ D và truyền vào Q (Q = 1, $\overline{Q} = 0$).
- Tại V2: Flip-Flop D ghi nhận giá trị "0" từ D và truyền vào Q ($Q = 0, \overline{Q} = 1$).


b. Thiết kế và mô phỏng Flip-Flop RS

* Sơ đồ nguyên lý




Hình 31. Mạch nguyên lý Flip – Flop SR

* Đóng gói




Hình 32. Đóng gói Flip – Flop SR

* Mô phỏng



Hình 33. Mạch mô phỏng Flip – Flop SR

* Kết quả mô phỏng



Hình 34. Dạng sóng mô phỏng Flip – Flop SR

* Bảng trạng thái

E	S	R	Q	Quext	Quext'
0	×	×	0	0	1
0	×	×	1	1	0
1	0	0	0	0	1
1	0	0	1	1	0
1	0	1	×	0	1
1	1	0	×	1	0
1	1	1	×	1	1

Hình 35. Bảng trạng thái Flip – Flop SR

Phân tích dạng sóng tại các điểm V1, V2, V3, V4

- Từ dạng sóng ta có:
- + CLK (Clock màu đỏ): Xung nhịp điều khiển trạng thái Flip-Flop.
- + S (Set màu xanh lục): Điều khiển việc đặt Q lên mức 1.
- + R (Reset màu xanh dương nhạt): Điều khiển việc đặt Q xuống mức 0.
- + Q (màu tím): Đầu ra chính của Flip-Flop.
- + Q' (màu xanh dương đậm): Đầu ra đảo của Flip-Flop.

- Tại V1:

- CLK = 1.2V (đang có xung lên).
- S = 1.2V (được kích hoạt Set)
- R = 0V (không Reset)
- Q thay đổi từ $0V \rightarrow 1.2V$ (Được Set lên 1)
- Q' thay đổi ngược lại $(1.2V \rightarrow 0V)$.

- Tai V2:

- CLK = 1.2V (xung lên tiếp theo).
- S = 0V (không Set).
- R = 1.2V (được kích hoạt Reset).
- Q thay đổi từ $1.2V \rightarrow 0V$ (Bị Reset về 0)
- Q' thay đổi từ $0V \rightarrow 1.2V$.

– Tại V3

- CLK = 1.2V (xung lên tiếp theo).
- S = 0V, R = 0V (không Set, không Reset).
- Q giữ nguyên trạng thái trước đó (Q = 0 hoặc 1 tùy vào trạng thái trước đó).

Số hiệu: BM1/QT-K.ĐĐT-RĐTV/00

Ngày hiệu lực: 22/09/2008

• Q' cũng giữ nguyên theo nguyên tắc đảo.

- Tại V4:

- CLK = 1.2V (xung lên tiếp theo).
- S = 1.2V, R = 1.2V (trạng thái không xác định).
- Q và Q' trạng thái không hợp lệ.

- Nhận xét:

- Mạch Flip-Flop SR hoạt động đúng theo bảng trạng thái.
- V1 và V2 là các điểm Set và Reset điển hình.
- V3 là trạng thái khổng đổi.
- V4 là trạng thái cấm khi cả S và R đồng thời ở mức cao.