
Phân bố regret trên tập test chính (chuyến tới đích; bỏ ngoại lai)
Tìm kiếm / dự báo
RL & baseline cục bộ
Regret so với oracle (%, symlog)
10^2
10^1
10^0
0
Dijkstra (ngắn nhất)
A* (thời gian tự do)
Plan-once TD-A*
Plan-once + cảm biến
Plan-once + GCN
Định tuyến P90
Replan TD-A*
Replan lưới
Replan D* Lite
Replan + GCN
Tham lam cục bộ
RL cục bộ
RL + ctg (quan sát)
RL + định hình ctg
RL cây-GNN
RL LSTM
RL cây-GNN + BC
RL lai (β + TD-A*)