
BỘ MÔN KTMT	MÔN : Thiết kế IC, IT4251 LỚP : 83145	LÂN:cuối kì	ĐỀ		
KIPH	HỌ VÀ TÊN :	STT:			
	Thời gian làm bài: <b>90 phút</b>	Ngày thi: 29/12/2014			
	Được phép sử dụng tài liệu - Khoanh tròn O lên đáp án trắc nghiệm, hoặc				
	- Điền vào ô trống xám với giải thích cụ thể, ghi rõ các bước tính trung gian				

## PHÀN CÂU HỔI TRẮC NGHIỆM (4 điểm)

Câu 1. Cho mạch logic như hình dưới




- Hãy viết biểu thức logic của Y?
- Nếu A = 1, B = 0, C= 0 thì Y bằng mấy?

Trả lời:



**Câu 2.** Cho sơ đồ mạch với bộ đảo có đặc tính  $V_{DD}=3.3V$ ;  $V_{OH}=3.1V$ ;  $V_{OL}=0.3V$ ; biên chống nhiễu  $NM_H=0.6V$ ;  $NM_L=0.7V$ ;




Nếu tín hiệu vào có điện áp 2.6V thì bộ đảo sẽ coi như:

- 1) Không xác định
- 2) Trở kháng cao
- **3)** Logic 0
- **4)** Logic 1


**Câu 3.** Quá trình nào sau đây **không phải** là chiến lược thiết kế ASIC?

- 1) Modularity
- 2) Regularity
- 3) Classify
- 4) Hierarchy


**Câu 4.** Hình vẽ bên là thiết kế mức Transistor của một cổng logic có 2 đầu vào A, B.  $(\overline{A}, \overline{B})$  là 2 giá trị đảo của A, B tương ứng). Hãy **hoàn thành bảng sự thật** và cho biết đây là **cổng logic gì** ?




**Câu 5.** Cho giản đồ waveform của D FlipFlop. Hãy vẽ tín hiệu đầu ra Q? (vẽ lên hình)



Câu 6. Trong hình dưới, mạch nào là mạch tổ hợp?





**Câu 8.** Biết rằng mỗi cổng logic OR có trễ truyền lan là 4ns. Hỏi trễ truyền lan của cả mạch logic sau là bao nhiêu ns?

```
entity MyIC is
  port ( A: in STD_LOGIC_VECTOR(3 downto 0);
        B: in STD_LOGIC_VECTOR(3 downto 0);
        Y: out STD_LOGIC_VECTOR(3 downto 0));
end entity;


architecture behavior of MyIC is
begin
  process (A)
  variable i : integer;
  begin
    for i in 3 downto 0 loop
        Y(i) <= A(i) or B(i);
        end loop;
  end process;
end architecture;
Transcript</pre>
```

**Câu 9.** Cho thanh ghi X 3-bit, chứa số nguyên trong phạm vi  $0\sim7$ . Hãy hoàn thành mạch tổ hợp để tạo ra tín hiệu *mod6*, là tín hiệu chỉ bằng 1 nếu số X chia hết cho 6.  $X_2$  là bit MSb.



**Câu 10.** Cho sơ đồ FSM với đầu vào là tín hiệu A, đầu ra là tín hiệu X, Y. Hãy xác định giá trị của X, và Y sau một chuỗi các sự kiện sau


- Tín hiệu Reset='1', sau đó Reset duy trì bằng '0'
- Sau đó, tại mỗi xung nhịp CLK, tín hiệu A lần lượt bằng '1', '0', '1', '1', '1', '0'



Trả lời: (kxd ~ không xác định)

, ,			
Khi Reset='1', IC ở trạng thái	S2	và X=1	Y= kxd
Tiếp theo A='1', IC ở trạng thái		và X=	Y=
Tiếp theo A='0', IC ở trạng thái		và X=	Y=
Tiếp theo A=, IC ở trạng thái .		và X=	Y=
Tiếp theo A=, IC ở trạng thái .		và X=	Y=
Tiếp theo A=, IC ở trạng thái .		và X=	Y=
Tiếp theo A=, IC ở trang thái .		và X=	Y=

**Câu 11.** Cho mach tổ hợp như hình dưới. Biết rằng mọi cổng logic NOT, AND, NAND, XOR, OR.. đều có  $\mathbf{t}_{pd} = 4 \text{ns}, \, \mathbf{t}_{cd} = 1 \text{ns}.$  Hãy ghi rõ cách **tính** trễ lây nhiễm của cả mạch và **vẽ đậm** lên hình đường dẫn tương ứng.



Trả lời:



**Câu 12.** Cho bảng đặc tính điện áp của các họ logic:

<b>V</b> DD	VIL	$V_{\mathrm{IH}}$	$V_{OL}$	$V_OH$
3.3	8.0	2.0	0.4	2.4
3.3	0.9	1.8	0.36	2.7
		3.3 0.8	3.3 0.8 2.0	3.3 0.8 2.0 0.4

Hãy cho biết họ logic nào có đặc tính chống nhiễu tốt nhất?

1) LVTTL

2) LVCMOS

**Câu 13.** Cho mô tả entity của thanh ghi 4 bit dịch phải số học (dịch phải và duy trì giá trị bit cao nhất). Hãy hoàn thiện architecture.

Trả lời:

```
architecture MyArch of MySAR is
begin
process (CLK)
begin

if SE='1' then

elsif WE ='1' then

end if;
end of;
end process;
end architecture;
```

## PHẦN CÂU HỎI TỰ LUẬN (6 điểm)

## **Câu 14.** (2 điểm)

Để điều khiển công suất động cơ theo kiểu độ rộng xung PWM, người ta thiết kế một IC điều khiển có 4 mức công suất:

mức 0= 10% duty cycle
 mức 1= 40% duty cycle
 mức 2= 60% duty cycle
 mức 3=100% duty cycle

Khai báo entity của IC như sau:

```
entity MyPWM is

port ( CLK : in STD_LOGIC; -- Xung nhịp đồng hồ
Level: in STD_LOGIC_VECTOR(1 downto 0); -- Chọn mức công suất "00"=mức 0, "11"=mức3..

Power: out STD_LOGIC); -- Xung PWM kết quả


end entity;
```

- (1 điểm) Hãy mô tả bằng lời nguyên tắc thiết kế ở mức Top Level
- 2. (1 điểm) Hãy triển khai nguyên lý đã mô tả ở trên bằng 1 trong 2 cách sau
  - a. Viết mã VHDL, hoặc
  - b. Vẽ Block Diagram

Chú ý: Nếu thiết kế cổ sử dụng lại các phần tử cơ bản như bộ cộng, trừ, thanh ghi dịch, mux... đã nêu trình bày trong bài giảng, thì không phải viết lại toàn bộ architecture mà chỉ cần viết entity (như khai báo entiy MyPWM ở trên) và chỉ rõ các giá trị hằng số nếu có.

## **Câu 15. (**4 điểm)

Ở cuối của dây chuyển sản xuất đông cơ xe máy, người ta muốn kiểm soát số lương đông cơ đã hoàn tất (SP)




Để làm điều này, người ta xây dựng một hệ thống kiểm soát gồm

- một công tắc hành trình LS.
  - Mỗi khi có sản phẩm đi ngang qua, công tắc đưa logic 1 tới IC điều khiển. Waveform của tín hiệu LS có

dạng như hình bên

- môt IC điều khiển
  - Nhận giá trị <Đinh mức> sản xuất mỗi ngày từ các SWITCH (tạo giá trị) và nút bấm (để chốt giá trị)
  - Tính < Số sản phẩm đã hoàn tất> bằng cách đếm tăng mỗi khi công tắc LS ghi nhận có một sản phẩm đi ngang qua
  - Tự động xác đinh số sản phẩm còn phải làm bằng cách lấy <Định mức> <Số sản phẩm đã hoàn tất>
  - Nếu <Định mức> bằng <Số sản phẩm đã hoàn tất> thì bật tín hiệu Xong lên logic 1.

Sơ đồ nguyên lý tổng thể của IC điều khiển như sau:



- 1. (3 điểm) Hãy trình bày mã VHDL của ENTITY, ARCHITECTURE của 3 module DinhMuc\_Register, DemSP và TinhToan để IC có thể hoạt động như yêu cầu. Chú ý: được phép sử dụng luôn các phép toán số học + -.
- (1 điểm) Người ta đặt thêm ở đầu băng chuyền một công tắc hành trình LSx, với cách hoạt động giống như LS. Hãy vẽ lại sơ đồ nguyên lý tổng thể để có thể tính được <số lượng sản phẩm đang nằm trên dây chuyền>.