
BỘ MÔN KTMT	,	hiết kế IC, IT4251 62138	LÄN:cuối kì STT:	ÐÈ			
	Thời gian làm bài:	60 phút Ngày t Được phép sử dụng t	hi: 25/12/2013				
		3163					
	Mỗi câu hỏi có du	Mỗi câu hỏi có duy nhất một đáp án đúng. Không trừ điểm khi trả lời sai.					
	và nộp lại đề thi.						


PHẦN TRẢ LỜI TRẮC NGHIỆM

Câu hỏi	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
Trả lời	1	3	2	3	4	2	3	1	3	4	4	4	1	2	2

PHẦN CÂU HỎI TRẮC NGHIỆM (7.5 điểm)

Câu 1: Sơ đồ sau ứng với đoan mã VHDL nào?





Câu 2: Nhận xét nào đúng về đoạn mã trong Process dưới?

```
if falling_edge(CLK) then
  if Clear = '1' then
    Q <= '0';
else
    Q <= D;
end if;
end if;</pre>
```

- 1. CLK tích cực sườn lên
- 2. Clear không đồng bộ theo CLK
- 3. Clear tích cực mức cao
- 4. Tất cả nhận xét đều đúng

Câu 3: Giả sử rằng bảng LUT trong FPGA của Xilinx có 8 bit nhớ. Vậy bảng LUT này thực hiện được hàm logic có bao nhiêu biến đầu vào?

- 1. Chỉ thực hiện được hàm logic có đúng 3 biến
- 2. Thực hiện được hàm logic có <= 3 biến
- 3. Chỉ thực hiện được hàm logic có đúng 8 biến
- 4. Thực hiện được hàm logic có <= 8 biến

Câu 4: Nhận xét nào đúng?


- 1. Trong thiết kế IC, không có mã nguồn mở.
- Ngôn ngữ HDL để tạo nên các phần mềm chạy trên bộ xử lý FPGA.

- **3.** IC được thiết kế bởi ngôn ngữ HDL, có thể nạp lên chip FPGA để chay thử.
- **4.** FPGA là một loại vi điều khiển lập trình được bằng Pascal, C.

Câu 5: Một bộ xử lý chỉ có 3 bit Opcode Op6, 5, 4 để giải mã thành 3 phép xử lý là P1, P2, P3. Với qui định Opcode như sau (Kí hiệu X là tùy ý):

	/	//	
Op6	Op5	Op4	Phép xử lý
1	Χ	Χ	P1
Χ	1	Χ	P2
Х	Х	0	P3


Sơ đồ mạch giải mã nào sau đây phù hợp?



Câu 6: Cần bao nhiều D-FlipFlop để tạo thành thanh ghi vừa đủ để chứa số nguyên không dấu 2013?

1. 4 **2.** 11 **3.** 2013 **4.** Không cần

Câu 7,8: Cho sơ đồ và trễ trên từng module, bỏ qua trễ truyền lan.



Câu 7: Độ trễ của toàn mạch trên là bao nhiêu? **1.** 8ns **2.** 17ns **3.** 18ns **4.** 23ns

Câu 8: Với mạch trên, thực hiện bằng pipeline 2 công đoạn, người ta đặt thêm thanh ghi với một D-FF ở vị trí

điểm **B**. Hỏi thanh ghi đó cần có thêm D-FF ở các vi trí nào khác?

1. A, E, F

2. A, E, G

3. D, G

4. C. F

Câu 9: Trong FPGA, loai liên kết nối nào có trễ truyền lan thấp nhất và cũng có số lượng ít nhất?

1. Trưc tiếp

2. Đa năng

3. Kết nối dài 4. Song song

Câu 10: Lênh nào sau đây đúng, để tao đường đa tín hiệu 2 bit AB được ghép bởi 2 đường đơn tín hiệu A và B?

1. AB <= A and B

2. AB <= A, B


3. AB <= A + B

4. AB <= A & B

Câu 11: Cho D-FF được mô tả như sau:

```
architecture DFF4 of DFF is
begin
   process (CLK, Set, Clear)
   begin
     if (rising edge(CLK) then
        if (Clear = '1') then
          Q <= '0';
        elsif (Set = '1') then
           Q <= '1';
        else
           Q <= D;
        end if;
     end if:
   end process
end DFF4;
```

Tín hiệu ra Q phù hợp với tín hiệu nào trong giản đồ sau?



Lời giải chi tiết:

Theo mã nguồn, ta thấy Set và Clear là 2 tín hiệu tích cực mức cao, mức 1.


QA: Set. Clear ko dong bo. Set uu tien hon. Không đồng bộ vì ta thấy khi Set=1, hoặc khi Set=0,Clear = 1 thì đầu ra Q thay đổi ngay lập tức, không bị phụ thuộc vào CLK. Và Set ưu tiên hơn vì ta thấy khi Set=1, thì dù Clear=1, QA vẫn bằng 1

OB: Set. Clear ko dong bo. Clear uu tien hon.

OC: Set. Clear dong bo. Set uu tien hon.

QD: Set. Clear dong bo. Clear uu tien hon.

Câu 12: Với ALU được thiết kế như hình vẽ.



Thiết kế IC, IT4251


Cho biết giá tri các chân dữ liêu vào $A=16_{(h)}$, $B=3B_{(h)}$, S=1Tín hiệu ra C bằng bao nhiêu?

1. 12

2. 3F

3. 51

Câu 13: Thiết kế IC sau để mở rộng số lượng ngắt, cho phép khi 1 trong ngắt đầu vào IntO..Int2 tích cực mức cao, thì IC sẽ tích cực mức cao tín hiệu INTR, gửi ra bên ngoài. Và, để mạch bên ngoài biết được nguyên nhân ngắt là do ngắt nào trong số các Int0..Int2 thì đã có chân dữ liêu ra Data(1:0).



Biết rằng kiến trúc bên trong của rom2x4 là

```
process (ADDR)
begin
  case (ADDR) is
    when "000" => Q <= "00";
    when "001" \Rightarrow Q \Leftarrow "01";
    when "010" => Q <= "10";
    when "011" => Q <= "10";
    when "100" => Q <= "11";
    when "101" => Q <= "11";
    when "110" => Q <= "11";
    when "111" \Rightarrow Q \Leftarrow "11";
    when others => Q <= "ZZ";
  end case:
end process;
```

Hỏi ngắt nào là ngắt được ưu tiên nhất?

1. Int2 **2.** Int1 Lời giải chi tiết:

3. Int0

Bình đẳng

Kiểm tra xem bit xác định nguồn gây ngắt Q (hoặc Data) có giá tri nào xuất hiện nhiều nhất thì đó chính là địa chỉ của ngắt được ưu tiên nhất (khi ngắt đó xuất hiện thì mọi ngắt khác đều không bị bỏ qua). Ở đây Q<="11" xuất hiện nhiều nhất, tương ứng khi ADDR(2)=1

Câu 14:


Cho đoan mã VHDL thiết kế RAM

```
entity ram is
  port (
    WE : in std logic;
    ADDR : in std logic vector(3 downto 0);
    DATA : in std logic vector(7 downto 0);
    Q : out std logic vector(7 downto 0)
end entity;
architecture ram arch of ram is
  type ram_mem_type is array (15 downto 0) of
std logic vector (7 downto 0);
  signal ram mem : ram mem type;
begin
  process (WE, ADDR, DATA)
  begin
    if (WE = '1') then
      ram mem(CONV INTEGER(ADDR)) <= DATA;</pre>
    end if:
  end process;
  Q <= ram mem(CONV INTEGER(ADDR));
end architecture;
```

Nhận xét nào sau đây sai?

- 1. Dữ liêu chỉ được ghi vào RAM khi tín hiệu WE bằng '1'
- 2. Khi thay đổi tín hiệu WE thì Q thay đổi theo
- 3. Khi thay đổi địa chỉ ADDR thì Q thay đổi theo
- 4. Sau khi ghi dữ liêu mới từ các chân DATA vào RAM, thì đầu ra Q cũng nhân ngay giá tri tương ứng từ DATA

Câu 15: Để truyền 4 đường tín hiệu 64 bit LEFT tới các đường tín hiệu RIGHT tương ứng, người ta sử dụng thêm 2 module M1 và M2. Hãy cho biết M1, và M2 là gì?




- 1. M1, M2 là bộ dồn kênh
- 2. M1 là dồn kênh, M2 là phân kênh
- 3. M1 là phân kênh, M2 là đồn kênh
- 4. M1 là phân kênh, M2 là phân kênh

PHẦN CÂU HỎI TỰ LUẬN (2.5 điểm)

Thiết kế một IC có tên **PassengerCouter** để đếm số hành khách lên xuống xe buýt. Nguyên tắc hoạt động như sau:

- Để phát hiện khách lên xe: dùng một tia laser chiếu xuyên qua lối cửa lên của xe, và chạm vào cảm biến, làm cảm biến phát ra logic '0'. Khi có khách lên xe, khách sẽ chăn luồng sáng từ laser làm cảm biến sẽ phát ra logic '1'.
- Để phát hiện khách xuống xe: Áp dung cơ chế toàn toàn tương tư như với cửa lên.
- Các tín hiệu từ cảm biến sẽ được gửi tới IC PassengerCouter. IC này có 2 bộ đếm, dùng để đếm số khách lên, và số khách xuống theo sườn âm của tín hiệu từ cảm biến.
- IC có tín hiệu ra là kết quả đếm số khách đã lên xe, số khách đã xuống xe, số khách còn lại trên xe, và <u>được đôn kênh</u> vào cùng một cổng ra.
- IC cũng tạo ra cờ ngắt báo hiệu đã có sự thay đổi khách trên xe, tích cực mức cao.

Sơ đồ thiết kế như sau:



Hấy điền **các lệnh còn thiếu** vào đoạn chương trình, và cho biết **module thiếu trên sơ đô là gì**, các chân vào ra tương ứng ra sao? (Kí hiệu •• là bỏ qua, không cần trả lời)

```
use IEEE.STD_LOGIC_1164.all;
use IEEE.STD_LOGIC_UNSIGNED.all;
entity PassengerCouter is
  generic (
      PassNum WIDTH : integer := 11
  port(
      Reset : in STD_LOGIC; -- Khởi động lại quá trình đếm
CheckIn : in STD_LOGIC; -- Tín hiệu từ cảm biến của lên . =1 là bị che, có khách đang lên xe
CheckOut : in STD_LOGIC; -- Tín hiệu từ cảm biến của xuống. =1 là bị che, có khách đang xuống xe
      OE : in STD_LOGIC_VECTOR(•••••); -- Tín hiệu chọn kênh dữ liệu ra.
PassNum : out STD_LOGIC_VECTOR(•••••); -- Số lượng hành khách
     ChangeFlag: out STD_LOGIC -- Cờ ngắt, báo hiệu có sự thay đổi về số lượng khách trên xe.
end PassengerCouter;
architecture arch of PassengerCouter is
signal InCounter, OutCounter : STD LOGIC VECTOR(*****); -- lưu trữ kết quả đếm
  -- Xử lý đếm số hành khách lên xe, và xuống xe
COUNTER: process (Reset, CheckIn, CheckOut) -- Lời giải :tất cả tín hiệu vào có trong thân process
     if Reset = '1' then
       InCounter <= (others => '0');
       OutCounter <= (others => '0');
       if falling edge (CheckIn) then - Lòi giải: đề bài ghi rõ sườn âm
          InCounter <= InCounter + '1';</pre>
       if falling edge(CheckOut) then
                                               -- Lời giải: đề bài ghi rõ sườn âm
          OutCounter <= OutCounter + '1';
       end if;
     end if;
  end process:
   -- Tạo cờ ngắt báo hiệu có sự thay đổi về số lượng hành khách trên xe
  ChangeFlag <= CheckIn or CheckOut;
   -- Dồn kênh xuất dữ liệu ra
  OUTPUT: process (InCounter, OutCounter, OE)
     case (CONV_INTEGER(OE)) is -- Lời giải: bộ dồn kênh ứng với khối trắng trên sơ đồ
       when 1 => PassNum <= InCounter;</pre>
       when 2 => PassNum <= OutCounter;</pre>
       when 3 => PassNum <= InCounter - OutCounter;</pre>
       when others PassNum <= (others =>'Z');
     end case;
   end process;
end arch;
```