
BỘ MÔN KTMT	MÔN	: Thiết kế IC, IT4251	LẦN:cuối kì					
	LỚP			ĐỀ				
	HỌ VÀ TÊN	·	STT:					
	Thời gian làn	Thời gian làm bài: <b>60 phút</b> Ngày thi: 25/12/2014						
	Mỗi câu hỏi có duy nhất một đáp án đúng. Không trừ điểm khi trả lời sai.							
	Đáp án phải							

### PHẦN TRẢ LỜI TRẮC NGHIỆM

Câu hỏi	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
Trả lời															

# PHẦN CÂU HỎI TRẮC NGHIỆM (7.5 điểm)

**Câu 1**: Cho sơ đồ mạch như hình vẽ với  $V_{01}$  là điện áp đầu ra của bộ đảo 1,  $V_{12}$  là điện áp đầu vào của bộ đảo 2.



Cả 2 bộ đảo đều có đặc tính giống nhau với  $V_{DD}$ =5V;  $V_{IL}$ =1.35V;  $V_{IH}$ =3.15V;  $V_{OL}$ =0.33V;  $V_{OH}$ =3.84V. Hãy cho biết biên chống nhiễu mức thấp  $NM_L$  bằng bao nhiêu?

**1)** 0.69 V


**2)** 1.02 V

**3)** 1.16 V


**4)** 1.85 V

**Câu 2**: Một cổng **NOR** có 5 đầu vào được thiết kế từ mấy transistor? Biết rằng thiết kế có sử dụng Psedo-nMOS **1)** 5 **2)** 6 **3)** 8 **4)** 10


**Câu 3**: Cho 4 thiết kế từ bộ ghép kênh 2x1. Cho biết thiết kế nào tương ứng với mạch đệm Buf.



**Câu 4**: Hãy xác định thiết kế không tương đương với các sơ đồ còn lai?



**Câu 5**: Sử dụng bảng LUT với K=2 để thực hiện mạch sau. 2 giá trị X, Y còn thiếu trong bảng bằng bao nhiêu




**1)** X=10, Y=01

2) X=01, Y=10

**3)** X=11, Y=01

**4)** X=00, Y=10

**Câu 6**: Trong số các mạch sau đây, mạch nào là mạch tổ hợp? (Trong các hình dưới, € là một mạch tổ hợp)




**1)** mạch 1

2) mạch 2 và 3


3) mạch 1 và 4

4) mach 2 và 4

**Câu 7**: Thiết kế hàm Y bằng bộ mux 4x1 như hình vẽ. Hãy cho biết biểu thức của Y theo 3 đầu vào A, B, C?



**Câu 8**: Sơ đồ thiết kế mức transistor sau đây là của cổng logic nào?



**Câu 9:** Một mạch có 4 đầu vào A3:0 tương ứng với các số nguyên từ 0 tới 15. Đầu ra Q sẽ chỉ bằng 1 khi số nguyên đầu vào chia 9 dư 1. Cho biết biểu thức logic của Q?

**1)**  $\overline{A3}$ .  $\overline{A2}$ .  $\overline{A1}$ . A0 + A3.  $\overline{A2}$ . A1.  $\overline{A0}$ 


**2)**  $\overline{A3}$ .  $\overline{A2}$ . A1. A0 + A3. A2.  $\overline{A1}$ .  $\overline{A0}$ 

**3)**  $\overline{A3}$ . A2.  $\overline{A1}$ .  $\overline{A0}$  + A3. A2.  $\overline{A1}$ . A0


**4)**  $\overline{A3}$ .  $\overline{A2}$ . A1.  $\overline{A0}$  + A3.  $\overline{A2}$ . A1. A0

**Câu 10:** Cho sơ đồ ALU thực hiện phép cộng Acc = [R1] + [R2] trong đó R1, R2 là giá trị lấy từ các thanh ghi tương


ứng A, B, C tương ứng. Hãy cho biết nếu R2="01", R1='1' thì phép toán nào sẽ được thực hiện?



Câu 11: Cho sơ đồ FSM




Cho giản đồ sóng tín hiệu của tín hiệu vào CLK và A như hình dưới. CLK tích cực sườn lên. Biết tại chu kì CLK thứ 1, FSM ở trang thái S1.



Vậy ở chu kì CLK thứ 5, FSM ở trạng thái nào? 1) S2 **2)** S3 **3)** S4 **4)** S5

Câu 12: Với mạch tổ hợp dưới, người ta đặt thêm một thanh ghi pipeline để tăng tốc độ xử lý của mạch lên gấp đôi. Hãy **vẽ một nét đâm** cắt ngang mạch để thể hiện vi trí đặt thanh ghi pipeline. Bỏ qua trễ trên dây dẫn.



Câu 13: Thiết kế nào là mạch Latch có tín hiệu Reset?

```
2)
architecture arch of
                          architecture arch of
ent is
                          ent is
begin
                          begin
  process (CP, X)
                            process (CP, X)
  begin
                            begin
                              if (X = '0') then
    if (X = '0') then
      Q <= '0';
                                Q <= 'Z';
    elsif
                              elsif CP='0' then
(rising_edge(CP) then
                                Q <= D;
                              end if:
     O <= D;
    end if:
                            end process
  end process
                          end architecture;
end architecture;
```

```
architecture arch of
                          architecture arch of
ent is
                          ent is
begin
                          begin
 process (CP, X)
                            process (CP, X)
                            begin
  begin
    if (X = '1') then
                              if (X = '1') then
                                Q <= '0';
      Q <= 'Z';
    elsif
                              elsif CP='1' then
(rising_edge(CP) then
                               O <= D;
      0 \le D;
                              end if:
    end if;
                            end process
                          end architecture;
  end process
end architecture;
```

```
Câu 14: Đoạn mã VHDL sau mô tả RAM dua-port.
```

```
entity dualportram is
  port(
    clk1:in STD LOGIC;
    wr en:in STD LOGIC;
    rd en:out STD LOGIC;
    addrA:in std logic vector(9 downto 0);
    addrB:in std_logic_vector(9 downto 0);
data_in:in std_logic_vector(7 downto 0);
    data_out:out STD_LOGIC_VECTOR(7 downto 0)
end dualportram;
architecture dualportram of dualportram is
type ram_t is array(0 to 1023) of
std logic vector(7 downto 0);
shared variable ram : ram t;
begin
process (clk)
begin
  if clk'event and clk = '1' then
    if wr_en = '0' then
        ram(conv integer(addrA)) := data in;
    end if;
  end if:
end process;
process (clk)
begin
  if (oe en = '0') then
    data out <= ram(conv integer(addrB));</pre>
  else
    data out <= (others => 'Z');
  end if
end process;
end architecture;
```

Với thiết kế trên nhận xét nào sau đây đúng?

- 1) có thể đọc dữ liêu đồng thời từ 2 ngặn nhớ khác nhau
- 2) có thể ghi dữ liêu đồng thời lên 2 ngăn nhớ khác nhau
- 3) có thể ghi 1 ngăn nhớ và đọc 1 ngăn nhớ đồng thời
- 4) quá trình đọc ngặn nhớ là đồng bộ.


**Câu 15:** Dung lương của thanh RAM trên là bao nhiêu?

- **1)** 2<sup>11</sup> x 8 bit
- **2)** 2<sup>11</sup> x 16 bit
- **3)** 2<sup>10</sup> x 8 bit
- **4)** 2<sup>10</sup> x 16 bit


## PHẦN CÂU HỎI TỰ LUẬN (2.5 điểm)

Với một bộ đếm 3 bit đồng bộ, có thể đếm từ 0 tới 7. Hãy cải tiến thiết kế bộ đếm đó, để có thể thực hiện được phép đếm tăng như sau: 0, 1, 3, 5, 7, 0, 1, 3, 5, 7...

#### Sơ đồ thiết kế như sau:



Hãy điền **các lệnh còn thiếu (1.5đ)** vào ô trống trong đoạn chương trình VHDL bên dưới Và hãy **vẽ chi tiết module còn thiếu trong khung nét đứt (1đ),** chỉ sử dụng các phần tử logic cơ bản, mux, thanh ghi, bộ cộng nếu có



#### Điểm thưởng (1đ):

Hãy thiết kế lại "Bộ xác định bước nhảy" để trở thành bộ đếm ngược 0, 7, 5, 3, 1, 0, 7, 5, 3, 1...