

BỘ MÔN KTMT	MÔN : Thiết kế IC, IT4251 LỚP : 97534	LÃN:cuối kì	ĐỀ
KIMI	Họ và tên :	STT:	
	Thời gian làm bài: <b>90 phút</b>	Ngày thi: 30/12/2017,	
	Được phép sử dụng tài liệu		7294
	- Khoanh tròn O lên đáp án trắc nghiệm, hoặc		
	- Điền vào <i>ô trống xám</i>		

# PHẦN CÂU HỔI NHANH (4 điểm)


Câu 1. Cho thiết kế của 1 cổng logic gồm 6 transistor Biết rằng A, B, C là các tín hiệu vào tương ứng. Hãy viết biểu thức logic của đầu ra Y?




Câu 2. Một D Latch với dạng sóng tín hiệu vào như hình dưới. Hãy vẽ tín hiệu ra Q? Bỏ qua trễ



Câu 3. Cho bảng LUT – LookupTable 3 đầu vào. Hãy điền giá trị phù hợp vào các ngăn nhớ, để xây dựng hàm logic  $Y = \bar{A} + \bar{B}$ . Chỉ rõ vai trò của A, B và I<sub>2</sub>, I<sub>1</sub>, I<sub>0</sub>



Câu 4. Hãy viết biểu thức logic của Y trong sơ đồ sau?




Câu 5. Hãy khoanh tròn vào đoạn mã viết đúng.

```
process(clk) begin
          if clk = '1' then q <= d;
           end if;
      end process;
1)
      process(clk) begin
           if rising_edge(clk) then
               a \le d:
      end process;
2)
      process(clk, d) begin
          if clk = 0 then q \le not d;
           end if
      end process;
3)
```

```
process(clk) begin
          if rising_edge(clk) then q \le d;
          else q \le q;
          end
      end process;
4)
```

Câu 6. Sơ đồ sau thể hiện mạch tổ hợp với trễ truyền lan của từng thành phần. Hãy vẽ lát cắt thể hiện vị trí đặt thanh ghi pipeline, sao cho đat được tốc đô tối ưu nhất? Được sử dụng 1 hoặc vô hạn thanh ghi pipeline.



**Câu 7.** Cho hàm logic  $Y = A.B + \overline{A}.C.$ Phát biểu nào sau đây **sai**?

- 1) Xây dựng được Y từ duy nhất phần từ D flip-flop
- 2) Xây dựng được Y từ duy nhất cổng NOR (không giới han số lương)
- Xây dựng được Y từ 1 ROM 24 x 1-bit (4 đường địa chỉ, 1 đường dữ liêu
- 4) Xây dựng được Y từ 1 bộ chọn kênh 8x1

Câu 8. Với đoạn mã VHDL sau, Z bằng bao nhiêu?

```
Z <= A & B;
A <= "110";
B <= "100";
```

- 1) "100"
- 2) không xác định
- 3)
- "110100"

# PHẦN CÂU HỎI TỰ LUẬN (6 điểm)

**Câu 9.**(2 điểm) Hình dưới đây là thiết kế của bộ cộng nhanh 2-bit trong bộ xử lý RePentium. Bộ cộng được thiết kế bởi 2 bộ toàn tổng với cờ Carry Out của bộ cộng trước nối với Carry In của bộ cộng sau. Bộ

CLK

COLK

công cũng có thanh ghi đầu vào, thanh ghi đầu ra, và quá trình thực hiện phép công

Ao

 $B_0$ 

B

 $S_0$ 

SI

phải thực hiện xong trong một chu kì xung nhịp CLK.

Mỗi bộ toàn tổng có trễ truyền lan

từ Cin
từ A, hoặc B
tới S hoặc Cout
là 20ps
là 30ps
từ A, hoặc B
tới Cout
là 25ps

Mỗi bộ toàn tổng cũng có trễ lây nhiễm

từ Cin
tới S hoặc Cout là 15ps
từ A, hoặc B
tới S hoặc Count là 22ps

Mỗi flip-flop có tsetup = 30ps, thold = 10ps, tpcq = 35ps, tccq=21 ps

- 1) (0.5 đ) Trễ truyền lan của phần mạch tổ hợp gồm 2 bộ toàn tổng bằng bao nhiêu? Ghi rõ cách làm.
- 2) (0.5 đ) Trễ lây nhiễm của phần mạch tổ hợp nói trên bằng bao nhiêu? Ghi rõ cách làm.
- 3) (1.0 đ) Tần số xung nhịp CLK tối đa bằng bao nhiêu?

**Câu 10.** (2 điểm) Mạch watchdog là mạch phụ trợ, sẽ gửi tín hiệu reset (RstOut) tới mạch chính, nếu mạch chính không gửi reset tới mạch watchdog (Rst\_In) sau khoảng thời gian nào đó. Sơ đồ nguyên lý và mã nguồn của watchdog như hình sau.

Hãy điền các lệnh còn thiếu vào ô trống màu xám LIBRARY ieee; USE ieee.std logic 1164.all; TimeInterval use ieee.std logic unsigned.all; Thanh ghi WriteEnable đinh thời entity MyWatchDog is So IntervalRed sánh CLK Rst Out TimeInterval : in STD LOGIC VECTOR(3 downto 0); : in STD\_LOGIC; : in STD\_LOGIC; RstIn Thanh ghi đếm RstIn CLK CountReg Bộ cộng ); end entity; architecture EmGaiMua of MyWatchDog is signal IntervalReg : STD LOGIC VECTOR CountReg : STD\_LOGIC\_VECTOR signal begin IntervalProcess: process (WriteEnable) begin if rising edge(WriteEnable) then end process; CountProcess: process (CLK, RstIn) begin if (RstIn = '0') then CountReg <= (others=>'0'); else if rising edge(CLK) then end if; end if; end process; RstOut <= (CountReg(0) Xor IntervalReg(0)) or</pre> (CountReg(1) Xor IntervalReg(1)) or (CountReg(2) Xor IntervalReg(2)) or end architecture;


**Câu 11.** (2 điểm) Một bộ xử lý nhận mã lệnh từ bộ nhớ ROM thông qua bus địa chỉ lệnh 4-bit và bus lệnh 12-bit. Mỗi lệnh của bộ xử lý đều có độ dài bằng 12 bit. Sử dụng VHDL, hãy thiết kế bộ nhớ ROM cho bộ xử lý nói trên, với 3 lệnh máy BA9, 82E, 1D bắt đầu từ địa chỉ số 4 với đầy đủ entity, architecture.

Lưu ý: trong code VHDL, phải viết tất cả nội dung lệnh máy ở dạng nhị phân.

## ĐÁP ÁN


**Câu 1:**  $Y = \overline{A}.\overline{B}.C + \overline{C}$ 

### Câu 2:



Câu 3:


Nếu A, B, C lần lượt là I0, I1, I2 thì đáp án là



**Câu 4:**  $Y = \overline{A}.\overline{B} + (A \ xor \ B).(\overline{C+D})$ 

Câu 5: Đáp án 3 (Đáp án thiếu d trong khai báo tín hiệu tích cực của process, Đáp án 2 thiếu end if, Đáp án 4 thiếu if ở sau end)


### Câu 6:



Câu 7: Đáp án 1 sai

Câu 8: Đáp án 4

#### Câu 9:



- 1) Tpd = Tpd(A-Cout) + Tpd(Cin-S) = 25 + 20 = 45 ps
- 2) Tcd = Min(Tcd(Cin,S),Tcd(A,S),Tcd(A,Cout)) = Min(15,22,22)=15
- 3) Tc >= Tpcq + Tpd + Tsetup =  $35 + 45 + 30 = 110 \text{ ps} \rightarrow f = 1000/110 \text{ GHz} = 9,1 \text{ GHz}$ Thold < tccq + tcd  $\Rightarrow$  10 < 21 + 15 = 36 okay

#### Câu 10

```
LIBRARY ieee;
    USE ieee.std_logic_1164.all;
    use ieee.std_logic_unsigned.all;
entity MyWatchDog is
   port (
      TimeInterval : in STD LOGIC VECTOR(3 downto 0);
     RstIn : in STD_LOGIC;
     CLK
                  : in STD LOGIC;
     WriteEnable : in STD_LOGIC;
     RstOut
                  : out STD_LOGIC
    );
end entity;
architecture EmGaiMua of MyWatchDog is
   signal IntervalReg : STD_LOGIC_VECTOR (3 downto 0);
             CountReg : STD_LOGIC_VECTOR (3 downto 0);
    signal
begin
    IntervalProcess: process (WriteEnable)
    begin
       if rising edge (WriteEnable) then
            IntervalReg <= TimeInterval;</pre>
        end if;
    end process;
    CountProcess: process (CLK, RstIn)
    begin
       if (RstIn = '0') then
            CountReg <= (others=>'0');
        else
           if rising_edge(CLK) then
               CountReg <= CountReg + 1;</pre>
            end if;
        end if;
    end process;
    RstOut <= (CountReg(0) Xor IntervalReg(0)) or</pre>
              (CountReg(1) Xor IntervalReg(1)) or
              (CountReg(2) Xor IntervalReg(2)) or
              (CountReg(3) Xor IntervalReg(3));
end architecture;
```

### Câu 11:

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
entity ROM is
                  A: in STD_LOGIC_VECTOR(3 downto 0); -- 4 bit dia chi
D: out STD_LOGIC_VECTOR(11 downto 0); -- 12 bit du lieu
                ):
end ROM:
architecture behavior of ROM is
begin
         main:process (A)
         begin
                   case A is
                                              => D <= "10111010101"; --BA9
=> D <= "100000101110"; --82E
=> D <= "000000011101"; -- 1D
                             when "0100"
                             when "0101"
                             when "0110"
                                               => D <= (others => '0');
                             when others
                   end case;
         end process main;
end behavior;
```