TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN – ĐHQG-HCM
KHOA KỸ THUẬT MÁY TÍNH

IT012 – TỔ CHỨC VÀ CẤU TRÚC MÁY TÍNH II

LAB 01

CỔNG LUẬN LÝ VÀ ĐẠI SỐ BOOLE TRÊN LOGISIM

Họ và tên	Nguyễn Tuấn Khang	**MSSV**	25520802
Lớp	IT012.R11.2	**Ngày thực hành**	28/09/2026
Tự chấm	10		

1. Tổng quan buổi thực hành

Sinh viên dùng phần mềm **Logisim** để biến kiến thức Chương 3 (đại số Boole, cổng luận lý, tối ưu luận lý, bìa Karnaugh) thành các thí nghiệm **dự đoán – dựng mạch – quan sát – giải thích**.

Sau buổi thực hành, Sinh viên có thể:

- Dựng mạch từ các cổng luận lý trong Logisim, đọc và ghi được bảng chân trị của mạch.
- Phân biệt đẳng thức Boole **đúng/sai** bằng mô phỏng, tìm phản ví dụ, chứng minh bằng tiên đề/định lý.
- Lập bảng chân trị từ một đặc tả, viết dạng chính tắc (Σm, ΠM) và hiện thực thành mạch.
- Tối ưu biểu thức bằng đại số Boole và bìa Karnaugh (gom 1 → SoP, gom 0 → PoS), tính chi phí C(B), kiểm chứng tương đương.
- Đánh giá khi nào bìa Karnaugh không rút gọn được hàm và cần chọn loại cổng phù hợp hơn.

Phần	**Nội dung**	**Thời gian gợi ý**	**Điểm**
Phần 0	Làm quen Logisim, kiểm tra môi trường	20 phút	
TN 1	Các cổng luận lý: dự đoán – quan sát – giải thích	30 phút	1,5
TN 2	Đẳng thức Boole: đúng hay sai?	40 phút	2,0
TN 3	Từ đặc tả → bảng chân trị → dạng chính tắc → mạch	45 phút	2,0
TN 4	Tối ưu luận lý: đại số Boole và bìa Karnaugh (SoP / PoS)	55 phút	4,0
TN 5	Mở rộng: khi bìa Karnaugh "bó tay" (Mở rộng)	20 phút	2,0
Kết	Tổng kết, phản tư, nộp bài	15 phút	0,5
Tổng		**225 phút**	**12,0/10,0**

Quy ước làm bài

- **Ô nền vàng nhạt** là chỗ Sinh viên điền hoặc trả lời trực tiếp vào file này (gõ chữ, hoặc dán ảnh chụp màn hình vào khung nét đứt).
- Ký hiệu: NOT là dấu phẩy trên (A'); AND viết liền hoặc A·B; OR là A + B; XOR là A ⊕ B. Biến đầu tiên là bit trọng số cao nhất (ABCD: A là MSB).
- Mỗi thí nghiệm theo chu trình **DỰ ĐOÁN → QUAN SÁT → GIẢI THÍCH**. Ghi dự đoán **trước** khi mô phỏng; dự đoán sai **không bị trừ điểm**, phần giải thích vì sao sai mới được chấm.

PHẦN 0 — Làm quen Logisim (20 phút)

Giảng viên hướng dẫn nhanh giao diện Logisim theo tài liệu *Hướng dẫn sử dụng Logisim*. Sinh viên tự đánh dấu ☑ khi thực hiện được từng kỹ năng dưới đây (bỏ qua nếu đã thành thạo).

☑	Kỹ năng	Gợi ý
☐	Tạo project mới; đặt tên circuit đầu tiên là **Warmup**; lưu file **IT012_Lab01_<MSSV>.circ**	Mỗi thí nghiệm dùng một circuit riêng trong **cùng một file** (Project ▸ Add Circuit).
☐	Đặt **Input Pin** và **Output Pin**; đặt nhãn (Label) cho từng pin	Nhãn ngắn gọn: A, B, C, F… Công cụ phân tích mạch lấy tên biến từ nhãn.
☐	Đặt cổng AND, OR, NOT; đổi **Number of Inputs**	Chọn cổng rồi chỉnh thuộc tính ở ngăn thuộc tính (góc dưới bên trái).
☐	Nối dây; rẽ nhánh từ một dây đã có	Dây chỉ cắt ngang nhau thì **không** nối. Chỗ nối thật có chấm tròn.
☐	Dùng **Poke tool** đổi giá trị ngõ vào; đọc màu dây	Bấm lên Input Pin để đổi 0 ↔ 1.
☐	Thêm circuit mới và chuyển qua lại giữa các circuit	Tên circuit dùng đúng quy ước: TN1, TN2, TN3, TN4, TN5.
☐	Mở **Project ▸ Analyze Circuit** và xem tab **Table**	Công cụ tự sinh bảng chân trị của mạch. Sẽ dùng nhiều lần trong buổi này.
☐	Chụp màn hình mạch và dán vào khung ảnh của file này	Chụp cả mạch lẫn nhãn ngõ vào/ngõ ra.

Phiên bản Logisim đang dùng	Logisim 2.7.1

Đọc màu dây trong Logisim

Xanh lá sáng = 1 · **Xanh lá đậm** = 0 · **Xanh dương** = dây chưa được điều khiển (chưa nối tới nguồn) · **Đỏ** = lỗi/xung đột.

Nếu ngõ ra không đổi khi Sinh viên bật/tắt ngõ vào, hãy kiểm tra xem dây đã thật sự được nối hay chỉ "nằm cạnh nhau".

Bước 0 – Kiểm tra nhanh. Trong circuit **Warmup**, dựng mạch **F = A·B'** (1 cổng NOT + 1 cổng AND), đặt nhãn A, B, F. Dùng Analyze Circuit ▸ Table để điền bảng chân trị.

A	B	F = A·B'
0	0	0
0	1	0
1	0	1
1	1	0

Circuit Warmup chỉ để làm quen, không nộp.

Dán ảnh chụp mạch Wamrup (thấy rõ nhãn A, B, F và tất cả ngõ ra)

THÍ NGHIỆM 1 — Các cổng luận lý: dự đoán, quan sát, giải thích

Thời lượng gợi ý: 30 phút · Circuit: **TN1** · Điểm: 1,5

A. Cổng luận lý 2 ngõ vào

Bước 1.1 – Dựng mạch. Trong circuit **TN1**, đặt 2 Input Pin **A**, **B** và 7 Output Pin có nhãn. Nối: NOT (chỉ ngõ vào A), rồi AND, OR, NAND, NOR, XOR, XNOR (mỗi cổng nhận A và B).

QUAN SÁT Dùng Poke tool đổi A, B và ghi các ngõ ra vào Bảng 1.

Bảng 1. Bảng chân trị các cổng 2 ngõ vào (đo trên Logisim)

A	B	A'	AND	OR	NAND	NOR	XOR	XNOR
0	0	1	0	0	1	1	0	1
0	1	1	0	1	1	0	1	0
1	0	0	0	1	1	0	1	0
1	1	0	1	1	0	0	0	1

Câu 1.1 (Phân tích). Từ Bảng 1, chỉ ra các cặp cổng luôn cho ngõ ra **đối nghịch nhau** ở mọi tổ hợp. Viết mỗi quan hệ dưới dạng biểu thức Boole (ví dụ: X = Y').

1. AND và NAND
2. OR và NOR
3. XOR và XNOR

Câu 1.2 (Phân tích). Một số cổng có ngõ ra khác với ba hàng còn lại ở đúng **một** hàng. Điền vào bảng (tham khảo bảng minterm/maxterm ở slide *Dạng chính tắc*).

Đặc điểm	Cổng	Hàng (A B)	Minterm / Maxterm tương ứng
Ngõ ra = 1 ở đúng một hàng	AND	1 1	$m_3 = A \cdot B$
Ngõ ra = 1 ở đúng một hàng	NOR	0 0	$m_0 = A' \cdot B'$
Ngõ ra = 0 ở đúng một hàng	NAND	1 1	$M_0 = A + B$
Ngõ ra = 0 ở đúng một hàng	OR	0 0	$M_3 = A' + B'$

Câu 1.3 (Hiểu). XNOR(A, B) bằng 1 khi nào? Từ đó giải thích vì sao cổng XNOR có thể dùng làm **mạch so sánh** hai tín hiệu (sẽ dùng ở Thí nghiệm 2).

XNOR(A,B) bằng 1 khi (A, B)= (1, 1); (0, 0) . Từ đó ta thấy cổng XNOR cho đầu ra bằng 1 khi hai đầu vào giống nhau và bằng 0 khi hai đầu vào khác nhau. Vì vậy, nó có thể dùng để so sánh hai tín hiệu

B. Cổng nhiều ngõ vào

Bước 1.2 – Dựng thêm. Thêm Input Pin **C**. Trong cùng circuit TN1, dựng: (a) cổng **XOR** với Number of Inputs = 3 (ngõ ra **XOR3**); (b) cổng **NAND** với Number of Inputs = 3 (ngõ ra **NAND3**); (c) hai cổng NAND 2 ngõ vào nối tiếp: X = NAND(A, B), rồi Y = NAND(X, C) (ngõ ra **CHAIN**).

DỰ ĐOÁN **Trước khi** mô phỏng, dựa vào định nghĩa XOR ở slide (ngõ ra = 1 khi *số ngõ vào bằng 1 là lẻ*), điền cột "XOR3 – dự đoán" của Bảng 2.

QUAN SÁT Sau đó điền 3 cột còn lại bằng giá trị đo được.

Bảng 2. Cổng 3 ngõ vào

A	B	C	XOR3 – dự đoán	XOR3 – đo được	CHAIN = (A NAND B) NAND C	NAND3
0	0	0	0	0	1	1
0	0	1	1	1	0	1
0	1	0	1	1	1	1
0	1	1	0	0	0	1
1	0	0	1	1	1	1
1	0	1	0	0	0	1
1	1	0	0	0	1	1
1	1	1	1	0	1	0

Câu 1.4 (Phân tích). So sánh hai cột XOR3 và ghi các hàng khác nhau (nếu có). Mở thuộc tính **Multiple-Input Behavior** của cổng XOR (nếu phiên bản Logisim của Sinh viên có), thử từng giá trị: giá trị nào cho kết quả khớp định nghĩa ở slide? Giá trị còn lại thực chất đang mô tả điều kiện gì?


ở hàng (A, B, C) = (1, 1, 1) XOR dự đoán là 1 nhưng khi đo là 0. Với trường hợp "when an odd number are on" sẽ khớp với định nghĩa đã học. Giá trị còn lại "when one input is on" thực chất có chức năng cần kiểm tra chỉ có một tín hiệu được kích hoạt.

Câu 1.5 (Áp dụng). Cột CHAIN có trùng cột NAND3 không? Điền các bước biến đổi CHAIN thành biểu thức đơn giản (dùng định lý De Morgan và x'' = x), rồi cho biết phép NAND **thiếu** tính chất nào so với AND/OR.

CHAIN = ((A·B)' · C)'	=	(A.B)''+C'	=	A.B+C'	

Tính chất NAND bị thiếu và ví dụ minh hoạ:
Phép NAND không có tính kết hợp.
Ví dụ:

Dán ảnh chụp mạch TN1 (thấy rõ nhãn A, B, C và tất cả ngõ ra)



THÍ NGHIỆM 2 — Đẳng thức Boole: đúng hay sai?

Thời lượng gợi ý: 40 phút · Circuit: **TN2** · Điểm: 2,0

> **Tình huống**
> Một bạn cùng lớp đưa ra 5 "đẳng thức Boole" và bảo rằng "nhìn qua thấy đúng". Sinh viên sẽ dùng Logisim để **kiểm chứng bằng vét cạn** (thử mọi tổ hợp ngõ vào), tìm phản ví dụ nếu có, rồi **chứng minh** bằng tiên đề/định lý.

DỰ ĐOÁN Chỉ bằng trực giác và kiến thức từ slide, hãy đánh giá từng đẳng thức là Đúng (Đ) hay Sai (S) **trước khi** dựng mạch.

Bảng 3. Các đẳng thức cần kiểm chứng (x, y, z là biến luận lý)

#	Đẳng thức	Dự đoán (Đ/S)	Kết quả mô phỏng (Đ/S)
1	(x + y)' = x'·y'	Đ	Đ
2	(x·y)' = x'·y'	S	S
3	x + y·z = (x + y)·(x + z)	Đ	Đ
4	x + x'·y = x	S	S
5	x + x'·y = x + y	Đ	Đ

DỰNG MẠCH Trong circuit **TN2**: đặt 3 Input Pin **x, y, z**. Với mỗi đẳng thức #i, dựng **vế trái (L)** và **vế phải (R)**, rồi đưa cả hai vào một cổng **XNOR** để có ngõ ra **EQi**. Vì XNOR = 1 khi hai ngõ vào bằng nhau (Câu 1.3), EQi = 1 nghĩa là hai vế bằng nhau tại tổ hợp đó. Đặt 5 Output Pin nhãn EQ1…EQ5.

Gợi ý: dùng chung các cổng NOT của x và y, và những biểu thức con giống nhau (ví dụ x'·y' xuất hiện ở #1 và #2; x + x'·y xuất hiện ở #4 và #5). Toàn mạch chỉ cần khoảng 20 cổng.

KIỂM CHỨNG Mở **Project ▸ Analyze Circuit ▸ Table** và chép kết quả vào Bảng 4. Một đẳng thức là đúng khi cột EQ tương ứng bằng 1 ở **cả 8 hàng**.

Bảng 4. Ngõ ra EQ của mạch TN2

x	y	z	EQ1	EQ2	EQ3	EQ4	EQ5
0	0	0	1	1	1	1	1
0	0	1	1	1	1	1	1
0	1	0	1	0	1	0	1
0	1	1	1	0	1	0	1
1	0	0	1	0	1	1	1
1	0	1	1	0	1	1	1
1	1	0	1	1	1	1	1
1	1	1	1	1	1	1	1

GIẢI THÍCH Hoàn thành Bảng 5. Với đẳng thức sai, chọn **một** hàng có EQ = 0, tự tính giá trị vế trái và vế phải **bằng tay** để xác nhận phản ví dụ.

Bảng 5. Kết luận và phản ví dụ

#	Kết luận (Đ/S)	Nếu sai: phản ví dụ (x y z) và giá trị vế trái / vế phải	Nếu sai: sửa lại thành đẳng thức đúng
1	Đ		
2	S	(x, y, z) = (0, 1, 0) ⇒ VT = (0·1)' = 1; VP = 0'·1' = 0	(x · y)' = x' + y'
3	Đ		
4	S	(x, y, z) = (0, 1, 0) ⇒ VT = 0 + 0'·1 = 1; VP = 0	x + x' · y = x + y
5	Đ		

Câu 2.1 (Phân tích). Đẳng thức #4 sai còn #5 đúng, dù chỉ khác nhau một ký hiệu. So sánh #4 với định lý hấp thụ x + x·y = x ở slide và giải thích vì sao dễ nhầm lẫn giữa hai trường hợp này.

Trả lời: Đẳng thức #4 sai vì vế trái chứa thuật ngữ x'y. Khi x = 0 và y = 1, phần bù x' = 1 làm cho x'y = 1, khiến vế trái bằng 1 trong khi vế phải x = 0. Trong định lý hấp thụ chuẩn x + xy = x, biến x xuất hiện nguyên dạng nên khi x = 0 thì xy = 0. Sự nhầm lẫn đến từ việc coi x'y giống như xy mà bỏ qua tác dụng đổi giá trị của dấu bù.

Câu 2.2 (Áp dụng). Đẳng thức #3 tương ứng tiên đề nào ở slide? Viết **đẳng thức đối ngẫu** của nó và cho biết đẳng thức đó đúng hay sai (dựa vào nguyên lý đối ngẫu ở slide).

Trả lời:

Từ kiểm chứng đến chứng minh

CHỨNG MINH **(a)** Chứng minh đẳng thức #5 bằng tiên đề/định lý. Điền tên tiên đề/định lý đã dùng ở mỗi bước.

Biểu thức	Vì (tiên đề / định lý nào?)
x + x'·y	(bắt đầu)
= (x + x')·(x + y)	Tiên đề phân phối của phép + đối với phép . : a + bc = (a+b)(a+c)
= 1·(x + y)	Tiên đề bù: x + x' = 1
= x + y	Tiên đề phần tử trung hòa: 1 · a = a

CHỨNG MINH **(b)** Đơn giản F(A, B, C) = ABC + A'B + ABC' (bài tập ở slide) bằng đại số Boole. Ghi từng bước và quy tắc áp dụng.


Bước	Biểu thức	Quy tắc áp dụng
0	F = ABC + A'B + ABC'	(đề bài)
1	= (ABC + ABC') + A'B	Tính chất giao hoán và kết hợp
2	= AB(C + C') + A'B	Tiên đề phân phối: AB làm nhân tử chung
3	= AB + A'B	Tiên đề bù: C + C' = 1
4	= AB + A'B	Tiên đề phần tử trung hòa: AB · 1 = AB
5	= B(A + A') = B	Phân phối B ra ngoài, dùng bù A + A' = 1

Kết quả rút gọn: F =	B

Câu 2.3 (Đánh giá). Kiểm chứng bằng bảng chân trị cần 2^n hàng cho n biến. Với một đẳng thức 10 biến cần bao nhiêu hàng? Khi nào Sinh viên tin vào kiểm chứng bằng mô phỏng, khi nào cần chứng minh đại số?

Trả lời:
- Với 10 biến, bảng chân trị cần $2^{10} = 1024$ hàng.
- **Kiểm chứng mô phỏng:** Nên dùng khi mạch có ít biến (n ≤ 4-5) hoặc khi cần nhanh chóng phát hiện sai sót, kiểm tra tính đúng đắn trên một tập dữ liệu đầu vào thực tế.
- **Chứng minh đại số:** Dùng khi số biến lớn (mô phỏng vét cạn tốn thời gian), hoặc khi cần khẳng định tính đúng đắn tuyệt đối với mọi n biến mà không phụ thuộc vào công cụ mô phỏng.

Dán ảnh chụp mạch TN2 và bảng Analyze Circuit ▸ Table



THÍ NGHIỆM 3 — Từ đặc tả đến dạng chính tắc và mạch

Thời lượng gợi ý: 45 phút · Circuit: **TN3** · Điểm: 2,0

> **Bài toán "Bộ lọc kênh"**
> Một hệ thống có 16 kênh, đánh số N = 0…15 và truyền đi bằng mã nhị phân 4 bit **ABCD** (A là MSB): N = 2^3A + 2^2B + 2^1C + 2^0D. Chỉ những kênh có số hiệu là **số nguyên tố** được phép kích hoạt. Mạch cần thiết kế có 4 ngõ vào A, B, C, D và ngõ ra **F = 1** khi N là số nguyên tố.
> *Số nguyên tố: số tự nhiên lớn hơn 1, chỉ chia hết cho 1 và chính nó.*

Bước 3.1 – Lập bảng chân trị. Điền cột F cho từng giá trị N.

Bảng 6. Bảng chân trị F(A, B, C, D)

N	A	B	C	D	F
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	1
3	0	0	1	1	1
4	0	1	0	0	0
5	0	1	0	1	1
6	0	1	1	0	0
7	0	1	1	1	1

N	A	B	C	D	F
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	0
11	1	0	1	1	1
12	1	1	0	0	0
13	1	1	0	1	1
14	1	1	1	0	0
15	1	1	1	1	0

Câu 3.1 (Hiểu). Sinh viên xếp N = 0 và N = 1 vào loại nào (F = 0 hay F = 1)? Dựa vào phần nào của định nghĩa?

Trả lời: *Vào loại F=0 vì số nguyên tố: số tự nhiên lớn hơn 1, chỉ chia hết cho 1 và chính nó.*

Dạng chính tắc và chi phí

Bước 3.2 – Viết dạng chính tắc từ Bảng 6 (tham khảo ký hiệu minterm/maxterm ở slide).

SoP chính tắc: F = Σm(…). Các chỉ số minterm:	F = Σm(2, 3, 5, 7, 11, 13)
PoS chính tắc: F = ΠM(…). Các chỉ số maxterm:	F = ΠM(0, 1, 4, 6, 8, 9, 10, 12, 14, 15)
Viết đầy đủ SoP chính tắc (các minterm theo A, B, C, D):	F = A'B'CD' + A'B'CD + A'BC'D + A'BCD + AB'CD + ABC'D

Tính chi phí theo công thức C(B) = O(B) + ΣP_j(B) ở slide *Tối ưu luận lý*. Với PoS, áp dụng tương tự: đếm số thừa số tổng và số literal trong mỗi thừa số.

Dạng	Số term O(B)	Số literal mỗi term	C(B)
SoP chính tắc	6	4	30
PoS chính tắc	10	4	50

DỰ ĐOÁN Chưa vẽ bìa Karnaugh. Theo Sinh viên, sau khi **tối ưu tối đa**, dạng nào sẽ có chi phí thấp hơn? (Ghi lại để đối chiếu ở Thí nghiệm 4.)

☑ SoP rẻ hơn	☐ PoS rẻ hơn	☐ Bằng nhau	Lý do (ngắn):

*Lý do: Phương án **SoP sẽ rẻ hơn** vì số lượng ô 1 (6 ô minterm) ít hơn số lượng ô 0 (10 ô maxterm), do đó cần ít nhóm gom và số lượng cổng ít hơn.*

Hiện thực dạng SoP chính tắc trên Logisim

DỰNG MẠCH Trong circuit **TN3**, dựng F ở dạng SoP chính tắc từ Bước 3.2: 4 Input Pin **A, B, C, D**, các cổng NOT cần thiết, các cổng **AND 4 ngõ vào** (mỗi minterm một cổng), một cổng **OR** nhiều ngõ vào và 1 Output Pin **F**. Đổi Number of Inputs cho đúng.

Gợi ý bố trí: kéo 8 đường dọc ứng với A, A', B, B', C, C', D, D', rồi nối từng cổng AND vào đúng đường cần lấy. Cách này dễ kiểm tra và dễ sửa lỗi.

KIỂM CHỨNG Dùng Analyze Circuit ▸ Table, so sánh với Bảng 6 rồi hoàn thành Bảng 7. Nếu có hàng không khớp, ghi lại nguyên nhân Sinh viên tìm ra.


Bảng 7. Thống kê mạch SoP chính tắc

Số cổng AND (mỗi cổng mấy ngõ vào?)	6 – 4 ngõ vào
Số cổng OR (mấy ngõ vào?)	1 – 6 ngõ vào
Số cổng NOT	4
Tổng số **chân vào** của các cổng AND và OR (không tính NOT)	30
Số hàng của Analyze Circuit khớp với Bảng 6 (trên 16)	16/16
Lỗi đã gặp và cách phát hiện (nếu có)	0

Câu 3.2 (Phân tích). So sánh "tổng số chân vào của các cổng AND/OR" ở Bảng 7 với C(B) tính ở Bước 3.2. Sinh viên nhận xét gì về ý nghĩa của công thức chi phí? (Chú ý: một term chỉ có 1 literal thì tương ứng với gì trong mạch?)

Trả lời: **Tổng số chân vào của các cổng AND/OR bằng đúng 30, trùng khớp hoàn toàn với chi phí C(B) đã tính. Công thức C(B) phản ánh chính xác số lượng đường tín hiệu/ngõ vào cần kết nối vào các cổng logic ở tầng AND và OR.**

Dán ảnh chụp mạch TN3 và bảng Analyze Circuit ▸ Table



a	b	c	d	x
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	0
1	1	1	1	0

THÍ NGHIỆM 4 — Tối ưu luận lý: đại số Boole và bìa Karnaugh

Thời lượng gợi ý: 55 phút · Circuit: **TN4** · Điểm: 3,0

A. Khởi động: bìa Karnaugh 3 biến

Bước 4.1. Vẽ bìa Karnaugh cho hàm F(A, B, C) = ABC + A'B + ABC' (hàm Sinh viên đã rút gọn bằng đại số ở Bước 2.5b). Điền giá trị F vào bìa, gom nhóm và so sánh với kết quả đại số.

A \ BC	00	01	11	10
0	0	0	1	1
1	0	0	1	1

Nhóm gom được (số ô, các minterm)	4 ô m2, m3, m6, m7
Biểu thức sau khi gom	F = B
Chi phí C(B): trước khi rút gọn → sau khi rút gọn	Trước = 3×3 + 3 = 12 → Sau = 1
Có trùng với kết quả đại số ở Bước 2.5b không?	Có

B. Tối ưu hàm "Bộ lọc kênh" bằng bìa Karnaugh 4 biến

Bước 4.2 – Điền bìa. Chuyển Bảng 6 sang bìa Karnaugh. Chú ý thứ tự **mã Gray** của hàng và cột (00, 01, 11, 10).

AB \ CD	00	01	11	10
00	0	0	1	1
01	0	1	1	0
11	0	1	0	0
10	0	0	1	0

Tự kiểm tra vị trí trước khi gom nhóm: ô ở hàng và cột dưới đây là minterm số mấy?

AB = 01, CD = 10 →	m6	AB = 11, CD = 01 →	m13	AB = 10, CD = 11 →	m11

Bước 4.3 – Gom nhóm 1 (SoP). Mỗi nhóm là một term của biểu thức tối giản. Điền Bảng 8 (thừa hàng nào thì để trống).

Bảng 8. Các nhóm gom theo minterm

Nhóm	Các ô (m)	Số ô	Biến bị loại	Term
1	m2, m3	2	D	A’B’C
2	m3, m7	2	B	A’CD
3	m3, m11	2	A	B’CD
4	m5, m13	2	A	BC’D
5				
F_{SoP} =	A'B'C + A’CD+B’CD +BC’D		**C(B) =**	16

Câu 4.1 (Phân tích). Ô minterm nào chỉ có **một** cách gom nhóm? Ô nào có **nhiều hơn một** cách gom lớn nhất? Nếu chọn cách gom khác nhau cho cùng một ô, chi phí có thay đổi không? Điều đó nói gì về tính **duy nhất** của dạng tối giản?

Trả lời (ghi cả các biểu thức tối giản khác nhau nếu có):
- Các ô m2, m11, m13 chỉ có một cách gom nhóm. Các ô còn lại có nhiều hơn một cách gom lớn nhất.
- Ta chỉ cần chọn cách gom tối thiểu thì dù có gom khác nhau thì chi phí vẫn không thay đổi. - ---
- Dạng tối giản không nhất thiết duy nhất. Một hàm Boolean có thể có nhiều biểu thức SoP tối giản khác nhau nhưng vẫn tương đương về logic và có cùng chi phí.

Bước 4.4 – Gom nhóm 0 (PoS). Gom các ô có F = 0. Theo slide, với nhóm maxterm: biến mang giá trị **0** giữ nguyên, biến mang giá trị **1** lấy bù; các thừa số nối với nhau bằng phép AND.

Bảng 9. Các nhóm gom theo maxterm

Nhóm	Các ô (M)	Số ô	Biến bị loại	Thừa số tổng
1	M0, M1, M8, M9	4	A, D	B + C
2	M4, M6, M12, M14	4	A, C	B’ + D
3	M8, M10	2	C	A’+ B+ D
4	M14, M15	2	D	A’ + B’ + C’
5				
F_{PoS} =	(B+C)(B’+D)(A’+ B+ D)(A’+ B’+ C’)		**C(B) =**	14

Câu 4.2 (Hiểu). Có nhóm nào gồm các ô **không nằm sát nhau** trên hình vẽ (nằm ở hai mép đối diện của bìa)? Vì sao nhóm đó vẫn hợp lệ?

Trả lời: Có. Trong bìa Karnaugh, các ô nằm ở hai mép đối diện vẫn được xem là kề nhau, dù trên hình vẽ chúng không nằm sát cạnh nhau. Vì bìa Karnaugh có tính chất nối vòng: hai mép đối diện được xem như nối liền nhau.

C. Kiểm chứng và so sánh trên Logisim

DỰNG MẠCH Trong circuit **TN4**: sao chép (Ctrl+C / Ctrl+V) mạch SoP chính tắc từ TN3 để có ngõ ra **F_can**. Dựng thêm mạch **SoP tối giản** (ngõ ra **F_sop**) và mạch **PoS tối giản** (ngõ ra **F_pos**), dùng **chung** 4 Input Pin A, B, C, D và tận dụng các đường bù đã có. Khuyến khích thêm 2 cổng XNOR để có EQ1 = (F_can ≡ F_sop) và EQ2 = (F_can ≡ F_pos).

KIỂM CHỨNG Dùng Analyze Circuit ▸ Table và đếm số hàng mà các ngõ ra trùng nhau.

Số hàng (trên 16) mà F_can = F_sop	16/16
Số hàng (trên 16) mà F_can = F_pos	16/16
Nếu có hàng không trùng: nhóm/term nào bị sai, sửa thế nào?	

Bảng 10. So sánh chi phí các dạng biểu thức của cùng một hàm

Dạng biểu thức	O(B)	Tổng literal	C(B)	Số cổng AND/OR (đếm trên Logisim)	Số cổng NOT
SoP chính tắc	6	24	30	7	4
SoP tối giản	4	12	16	5	4
PoS chính tắc	10	40	20	11	4
PoS tối giản	4	10	14	5	4


Câu 4.3 (Đánh giá). Đối chiếu với dự đoán ở Bước 3.2. Điều gì quyết định biểu thức tối giản rẻ hay đắt: **số** ô 1/ô 0 trong bìa, hay **kích thước** các nhóm gom được? Giải thích bằng số liệu ở Bảng 10.

Trả lời: Điều quyết định biểu thức tối giản rẻ hay đắt chủ yếu là kích thước và cách nhóm các ô, chứ không đơn giản là số lượng ô 1 hoặc ô 0.
Giải Thích:
- SoP: các ô 1 nằm rải rác , chỉ gôm được 4 nhóm 2 ô. Mỗi nhóm 2 ô chỉ loại được 1 biên -> mỗi term còn 3 literals -> tổng 12 literals -> C=16
- PoS : các ô 0 nằm tập trung, gôm được 3 nhóm 4 ô và 1 nhóm 2 ô. Nhóm 4 ô loại được 2 biên nên 3 thừa số còn lại chỉ còn 2 literals -> C =13
=>>Số 1/0 chỉ quy đinh chi phí dạng chính tắt. Sau khi tối giản thì điều quan trọng là các ô có kề nhau để gom thành nhóm lớn hay không

KIỂM CHỨNG Mở **Analyze Circuit ▸ Minimized** (nếu có) cho mạch F_can, và ghi lại biểu thức mà công cụ đưa ra.

Biểu thức tối giản do Logisim đưa ra	A'B'C+B'CD+A'BD+BC'D
Trùng với nghiệm SoP nào của Sinh viên? Chi phí có bằng không?	Trùng với nghiệm thứ 2 ở câu 4.1. Chi phí đều là 16.

Dán ảnh chụp mạch TN4 (F_can, F_sop, F_pos) và bảng Analyze Circuit ▸ Table



THÍ NGHIỆM 5 (mở rộng) — Khi bìa Karnaugh "bó tay"

Thời lượng gợi ý: 20 phút · Circuit: **TN5** · Điểm: 1,0

> **Tình huống "Đèn hành lang 3 công tắc"**
> Một hành lang có ba công tắc **A, B, C** ở ba đầu. Gạt **bất kỳ** công tắc nào cũng làm đèn đổi trạng thái (đang sáng thì tắt, đang tắt thì sáng). Ban đầu cả ba công tắc ở vị trí 0 và đèn tắt. Ngõ ra F = 1 khi đèn sáng.

Bước 5.1 – Lập bảng chân trị. Gợi ý: đi theo thứ tự 000 → 001 → 011 → 010 → 110 → 111 → 101 → 100 (mỗi bước chỉ gạt **một** công tắc) và suy ra F.

Bảng 11. Bảng chân trị F(A, B, C)

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

Câu 5.1 (Hiểu). Vì sao thứ tự đi ở gợi ý lại tiện cho việc điền F? Nó giống quy tắc nào mà Sinh viên đã dùng khi đánh nhãn hàng và cột của bìa Karnaugh?

Trả lời: Hai tổ hợp liên tiếp chỉ khác nhau 1 bit → mỗi bước chỉ gạt đúng 1 công tắc. Thứ tự này chính là mã Gray, cùng quy tắc đánh nhãn hàng và cột của bìa Karnaugh

Bước 5.2 – Bìa Karnaugh 3 biến. Điền F vào bìa.

A \ BC	00	01	11	10
0	0	1	0	1
1	1	0	1	0

Câu 5.2 (Phân tích). Có gom được nhóm từ 2 ô trở lên không? Giải thích bằng cách xét hai ô kề nhau (khác nhau đúng 1 bit ngõ vào) và giá trị F của chúng. Từ đó viết SoP tối giản và tính C(B).

Trả lời: Không gom được nhóm từ 2 ô trở lên vì mọi ô có $F = 1$ đều không kề với một ô $F = 1$ nào khác, hay gạt 1 công tắc thì đèn đổi trạng thái -> 2 ô kề nhau luôn có giá trị F ngược nhau.
F=A'B'C + A'BC' + AB'C' + ABC và CB) =4 + 4x3 = 16

DỰNG MẠCH Trong circuit **TN5**, dựng F = A ⊕ B ⊕ C bằng **2 cổng XOR 2 ngõ vào** (dùng chung nhãn A, B, C, F). Kiểm tra với Bảng 11 (Poke hoặc Analyze Circuit).

Số hàng khớp với Bảng 11 (trên 8)	8/8

ĐÁNH GIÁ Thêm công tắc thứ tư, thứ năm… thì sao? Điền Bảng 12 (với n = 4, 5 hãy suy luận từ cấu trúc bìa/bảng chân trị, không cần vẽ hết).


Bảng 12. SoP tối giản và XOR khi số công tắc tăng

Số công tắc n	Số term của SoP tối giản	Số cổng XOR 2 ngõ vào
3	4	2
4	8	3
5	16	4

Câu 5.3 (Đánh giá – câu hỏi mở). Công thức chi phí C(B) ở slide có phản ánh đúng chi phí của phương án XOR không? "Bìa Karnaugh không rút gọn được" có nghĩa là hàm không thể hiện thực gọn hơn không? Khi thiết kế, Sinh viên sẽ chọn phương án nào và dựa vào tiêu chí gì? (Không có một đáp án duy nhất; hãy nêu lập luận của Sinh viên.)

Trả lời: Công thức $C(B)$chỉ đánh giá chi phí dựa trên các cổng AND/OR nên chưa phản ánh chi phí của XOR. Bìa Karnaugh chỉ giúp tối giản hàm theo dạng SoP/PoS. Vì vậy, không gom nhóm được thêm không có nghĩa là hàm không thể làm gọn hơn. Nếu dùng mạch nhiều tầng hoặc cổng XOR thì có thể tạo được mạch đơn giản hơn.

Dán ảnh chụp mạch TN5



TỔNG KẾT VÀ NỘP BÀI (15 phút)

Danh sách kiểm tra trước khi nộp

☑	Nội dung
☑	File **IT012_Lab01_<MSSV>.circ** có đủ 5 circuit **TN1, TN2, TN3, TN4, TN5**, mọi Input/Output Pin đều có nhãn.
☑	File báo cáo này đã điền đầy đủ các bảng, câu hỏi và dán ảnh chụp mạch vào các khung nét đứt.
☑	Mỗi mạch đã được kiểm chứng bằng Analyze Circuit (hoặc Poke) và số liệu ghi trong báo cáo khớp với mạch nộp.
☑	Đặt tên file báo cáo: **IT012_Lab01_<MSSV>_BaoCao**; nộp cả hai file theo hướng dẫn của giảng viên.

Phản tư

Câu R1. Từ Thí nghiệm 2, Sinh viên rút ra điều gì về sự khác nhau giữa **kiểm chứng bằng mô phỏng** và **chứng minh bằng đại số**? Nêu một tình huống nên dùng mỗi cách.

Trả lời: Kiểm tra bằng mô phỏng cho kết quả trực quan, dễ quan sát và phù hợp để kiểm tra các ví dụ cụ thể. Tình huống áp dụng là kiểm tra nhanh các biểu thức có ít biến, nhưng vẫn dễ cho kết quả sai nếu thao tác không chính xác.
Chứng minh đại số cho thấy rõ lý do đẳng thức đúng và có thể áp dụng với số lượng biến bất kỳ. Tình huống áp dụng là chứng minh các đẳng thức tổng quát và rút gọn biểu thức Boolean.

Câu R2. Từ Thí nghiệm 3, 4 và 5, Sinh viên sẽ cân nhắc những điều gì khi được giao tối ưu một hàm Boole mới (gom 1 hay gom 0, cách gom, loại cổng sử dụng…)?

Trả lời:
Thử cả hai cách gom 0 và gom 1 để so sánh chi phí, không nên chỉ dựa vào số lượng ô 1 hay ô 0. Ưu tiên các nhóm lớn nhất, đồng thời gom trước những ô chỉ có một cách ghép. Lưu ý dạng tối giản có thể không duy nhất.
Với cổng XOR, cần xác định đúng cách hoạt động và luôn kiểm tra lại bằng Analyze Circuit để tránh nhầm kết quả.

Câu R3. Nêu **một** lỗi hoặc nhầm lẫn Sinh viên đã gặp trong buổi thực hành, Sinh viên phát hiện ra bằng cách nào và bài học rút ra là gì?

Trả lời:
Nhầm lẫn giữa cổng OR và XOR do ký hiệu của hai cổng khá giống nhau.
Cách khắc phục: Quan sát kỹ ký hiệu, đặc biệt là đường cong phụ ở phía đầu vào của cổng XOR.

Tài liệu tham khảo

- Slide bài giảng Chương 3 – Đại số Boole (IT012, Khoa Kỹ thuật Máy tính, UIT).
- Tài liệu *Hướng dẫn sử dụng Logisim* do giảng viên cung cấp.