## ĐẠI HỌC QUỐC GIA TP.HÒ CHÍ MINH ĐẠI HỌC BÁCH KHOA HỒ CHÍ MINH

KHOA ĐIỆN-ĐIỀN TỬ BỘ MÔN ĐIỆN TỬ

------000------



# THIẾT KẾ VI MẠCH BÁO CÁO TKVM SỐ LAB 1: THIẾT KẾ BỘ ALU

GVHD: PGS.TS Hoàng Trang

TGHD: Đỗ Quang Thịnh

 $NTH: L\acute{o}p L05 - Nh\acute{o}m 06$ 


STT	Họ và tên	MSSV	Email
1	Nguyễn Phan Vĩnh Khang	1910242	khang.nguyennpvk@hcmut.edu.vn
	(0915 282 427)		
2	Nguyễn Quang Minh	1911612	minh.nguyen711@hcmut.edu.vn
3	Phạm Hồng Thái	1915119	thai.phamhongthai10@hcmut.edu.vn
4	Nguyễn Văn Thăng	1910543	thang.nguyen28@hcmut.edu.vn
5	Huỳnh Phú Cường	1912821	cuong.huynh922035@hcmut.edu.vn

Thành phố Hồ Chính Minh, ngày 28 tháng 5 năm 2022

## 1. Tổng quan lý thuyết

## 1.1. Thiết kế cấp độ Specification

A.Sơ đồ khối bộ ALU



Sơ đồ khối bộ ALU

#### B.Cách thức hoạt động của bộ ALU

-Khối input:

+A, B: 2 dữ liệu đầu vào 4 bit. +Select(cmd): Tín hiệu control 2 bit,

## -Khối output:

- + Select = 2'b00: Ngõ ra là phép cộng A + B.
- + Select = 2'b01: Ngõ ra là phép A AND B (A&B)
- + Select = 2'b10: Ngõ ra là phép A OR B (A|B)
- + Select = 2'b11: Ngõ ra là phép A XOR B (A^B)

## C.Ý tưởng thực thi thiết kế

- Việc đầu tiên là hình thành sơ đồ khối của thiết kế
- Hiểu được cách thực hiện các phép toán adder, and, or, xor và phép mở rộng bit.
- Viết khối ALU dựa vào input và chọn output từ tín hiệu điều khiển cmd.

## 2. Thực hiện thiết kế

## 2.1. Mạch thiết kế cấp cổng dùng Verilog

A.Mã code

\*Khối alu:

-Input:


+ a,b: 4 bit ngõ vào

+select:2 bit ngõ vào


-Output

+s: 4 bit ngõ ra

+ov:1 bit ngõ ra




#### B.Giải thích code




## 2.2.Kiểm định RTL

A.File testtop.sv




#### B.Màn hình terminal sau khi chạy makefile



- -Terminal hiển thị như trên thể hiện thiết kế không có lỗi về cổng logic,...
- -Kết quả trên là kết quả của các trường hợp test đã thiết kế trong file testtop.sv
- Cột đầu tiên là delay của từng trường hợp.
- Cột thứ 2:
  - + Cmd: 00 thực hiện phép ADD.
  - + Cmd: 01 thực hiện phép AND.

- + Cmd: 10 thực hiện phép OR.
- + Cmd: 11 thực hiện phép XOR.
- Cột thứ 3: giá trị input X.
- Cột thứ 4: giá trị input Y.
- Cột thứ 5: giá trị output s

#### C.Dùng DVE mở dạng sóng




## -Kết quả mô phòng gồm 5 hàng:


- +Hàng 1:Giá trị của ngõ vào X
- +Hàng 2:Giá trị của ngõ vào Y
- +Hàng 3:Giá trị của select(cmd)
- +Hàng 4:Giá trị của ngõ ra S
- +Hàng 5:Giá trị của ngõ ra ov(overflow)


## 2.3. Sythesis tổng hợp

-File dc.command.src




#### -File Verilog của bộ ALU sau khi đã Synthesis






## 2.4.Kiểm định netlist

A. Thông báo của Formality sau khi chạy matching



-Thông báo của Formality sau khi chạy Verify



## 3. Kết luận

#### 3.1. Nhận xét

- Mạch thiết kế ALU này là dạng cơ bản của một khối ALU, các chức năng ở dạng đơn giản, không có nhiều chế độ tính toán, tuy nhiên với một số cá nhân không nhớ syntax của verilog là 1 trở ngại.
- Việc xây dựng khối ALU này được dựa trên các phép toán cơ bản khác nhau.
- Sinh viên chưa làm quen với Linux và đặt biệt là flow của thiết kế sẽ gặp nhiều khó khăn.
- -Sinh viên lần đầu gặp 1 số lỗi vẫn chưa biết khắc phục và cần có sự giúp đỡ của các thành viên và giảng viên hướng dẫn.

## 3.2. Kết luận

- Sau khi thực hiện khối ALU 4 chức năng giúp sinh viên ôn lại kiến thức về kỹ thuật số, biết cách code verilog và biết được môi trường làm việc sau này sẽ như thế nào.
- Bài lab giúp sinh viên hiểu được những bước đầu trong quá trình thiết kế vi mạch.

Đại Học Bách Khoa Thành Phố Hồ Chí Minh Khoa Điện-Điện Tử Bô Môn Điên tử

QTTK&SXVM KH21-22/HKII

- Giúp sinh viên nắm được cơ bản các tool trong các bước thiết kế vi mạch.
- Nắm được cách sử dụng Linux và một số cài đặt cần thiết.

#### 4.Phụ lục

#### 5. Tài liệu tham khảo

- Synthesis Tool Commands (DC\_Tool\_Commands) [1]
- VCS® MX/VCS MXi<sup>TM</sup> User Guide [2]
- Tài liệu hướng dẫn thí nghiệm Quy trình thiết kế vi mạch số.

Link google drive file làm việc lab1:

https://drive.google.com/drive/folders/1dTSaEsADl6Z1lNAcp8SqHOqthmxWd1Q0?usp = sharing

Đại Học Bách Khoa Thành Phố Hồ Chí Minh Khoa Điện-Điện Tử Bộ Môn Điên tử QTTK&SXVM KH21-22/HKII