
ĐẠI HỌC QUỐC GIA TP.HÒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA

KHOA ĐIỆN-ĐIỀN TỬ BỘ MÔN ĐIỆN TỬ





THIẾT KẾ VI MẠCH

BÁO CÁO TKVM SỐ LAB 2 THIẾT KẾ BỘ ĐẾM

GVHD: PGS.TS Hoàng Trang

TGHD: Đỗ Quang Thịnh

 $NTH: L\acute{o}p L05 - Nh\acute{o}m 6$

DANH SÁCH THÀNH VIÊN:

| STT | Họ và tên | MSSV | Email |
|-----|--|---------|----------------------------------|
| 1 | Nguyễn Phan Vĩnh Khang (0915 282 427) | 1910242 | khang.nguyennpvk@hcmut.edu.vn |
| 2 | Nguyễn Quang Minh | 1911612 | minh.nguyen711@hcmut.edu.vn |
| 3 | Phạm Hồng Thái | 1915119 | thai.phamhongthai10@hcmut.edu.vn |
| 4 | Nguyễn Văn Thăng | 1910543 | thang.nguyen28@hcmut.edu.vn |
| 5 | Huỳnh Phú Cường | 1912821 | cuong.huynh922035@hcmut.edu.vn |


MỤC LỤC

| 1.Tổng Quan Lý Thuyết. | 4 |
|---|----|
| 1.1. Thiết kế cấp độ Specification | 4 |
| a) Sơ đồ khối bộ đếm lên/xuống | 4 |
| b) Cách thức hoạt động của bộ đếm lên/xuống | 4 |
| c) Ý tưởng thiết kế. | 5 |
| 2. Thực hiện thiết kế | 5 |
| 2.1. Mạch thiết kế cấp cổng dùng Verilog | 5 |
| a) Khối bộ đếm tổng thể | 5 |
| b) Các khối tính toán | 6 |
| c) Khối D Flip Flop | 7 |
| 2.2. Kiểm định RTL | 8 |
| a) File testtop.v | 8 |
| b) Kết quả hiển thị ở terminal sau khi make | 9 |
| c) Dạng sóng của thiết kế | 10 |
| 2.3. Synthesis (Tổng hợp). | 11 |
| a) File counter sau khi Synthesis | 11 |
| b) File report.timing. | 12 |
| 2.4. Kiểm định netlist. | 14 |
| a) Màn hình thông báo của Formality sau khi chạy Matching | 14 |
| b) Màn hình thông báo của Formality sau khi chạy Verify | 15 |
| 3. Kết luận | 15 |
| 3.1. Nhận xét | 15 |
| 3.2. Kết luận. | 15 |
| 4. Phụ lục | 16 |
| 5. Tài liệu tham khảo (nếu có). | 16 |
| 6. Trả lời một số cậu hỏi lý thuyết. | 16 |

1. Tổng Quan Lý Thuyết.

1.1. Thiết kế cấp độ Specification

a) Sơ đồ khối bộ đếm lên/xuống



Hình 1-1: Sơ đồ khối bộ đếm lên/xuống.


- b) Cách thức hoạt động của bộ đếm lên/xuống
- Khối input:
- + in: dữ liệu đầu vào 16 bit.
- + load, mode: tín hiệu điều khiển.
- + clk : tín hiệu xung clk.
- Khối xử lý:
- + Khối cộng 1 bit.

- + Khối trừ 1 bit.
- + Khối D Flip Flop.
- Khối output:
- + load = 1, mode = 1: cnt = in + 1.
- + load = 1, mode = 0: cnt = in 1.
- + load = 0, mode = 1: cnt = cnt + 1.
- + load = 0, mode = 0: cnt = cnt 1.
- c) Ý tưởng thiết kế.
- Hình thành sơ đồ thiết kế.
- Xây dựng các khối xử lý add_1, sub_1, D Flip Flop.
- Xây dựng bộ đếm lên/xuống dựa vào input, chọn dữ liệu nạp vào khối từ tín hiệu điều khiển load và chọn output từ tín hiệu điều khiển mode.

2. Thực hiện thiết kế


2.1. Mạch thiết kế cấp cổng dùng Verilog

- a) Khối bộ đếm tổng thể
- input:
- + cnt in : 16 bit.
- + clk, load, mode.
- output:
- + cnt_out: 16 bit.
- biến tam:
- + cnt_add, cnt_sub : cho giá trị ra 2 khối cộng 1 và trừ 1.
- + cnt_0 : cho giá trị vào của khối công 1 và trừ 1.
- + cnt_1 : cho giá trị vào của khối D Flip Flop.




Hình 2-1: Khối counter

b) Các khối tính toán.




Hình 2-2: Khối cộng 1.



Hình 2-3: Khối trừ 1.

c) Khối D Flip Flop



Hình 2-4 : Khối D Flip Flop.


2.2. Kiểm định RTL

a) File testtop.v

```
*testtop.v (~/Desktop/COUNTER/03_verif/verif/sv) - gedit
File Edit View Search Tools Documents Help
📔 🔤 Open 🔻 🖄 Save l 🚔 📗 🥱 Undo 🍭 🗎 🕌 🤚 🥻 🧛
*testtop.v ×
module testtop;
reg clk, load, mode;
reg [15:0] cnt_in;
                                                                      Gọi chương trình đếm
wire [15:0] cnt out;
                                                                     lên/xuống
counter counter_inst (clk, cnt_in, load, mode, cnt_out); <---</pre>
always begin #5 clk = ~clk; end
initial begin
clk <= 0;
load <= 0;
mode <= 0;
                       \blacksquare Dăt cnt in = 25
cnt in <= 16'd25;
#2
load <= 1;
                               Cho load giá trị và đếm lên
mode <= 1;
#20
                               Load = 0
load <= 0;
                               Đếm xuống
#30
mode <= 0;
                               Dăt cnt_in = 0
cnt_in <= 16'd0;
#30
                              Load giá trị mới
load <= 1;
#10
load <= 0;
#20
                             Đếm lên
mode <= 1;
#30;
$finish;
```

Hình 2-5: File testtop.v


b) Kết quả hiển thị ở terminal sau khi make



Hình 2-6: Kết quả ở terminal sau khi make

```
    At 0, out = 26; Đặt cnt_in = 25, load giá trị và đếm lên
    At 55, out = 28; Đếm xuống
    At 85, out = 65535; Đặt cnt_in = 0, đếm xuống
    At 115, out = 65534; Đếm lên
```

c) Dạng sóng của thiết kế




Hình 2-7: Kết quả dạng sóng của thiết kế.


- Kết quả mô phỏng dạng sóng được hiển thị ở hình bên dưới.
- Phần bên trái là các biến của thiết kế.
- Phần bên phải là kết quả dạng sóng biểu diễn ở dạng số thập phân không dấu.


Đại Học Bách Khoa Thành Phố Hồ Chí Minh Khoa Điện-Điện Tử Bộ Môn Điên tử

2.3. Synthesis (Tổng hợp).

a) File counter sau khi Synthesis








Hình 2-8: File lab_synth.netlist.v

b) File report.timing.



Hình 2-9: File report.timing


- Ở file này ta thấy có 1 phép thử timing duy nhất, có Path Type là max, có nghĩ là kiểm tra điều kiện setup time.
- Phép thử được chia làm 3 phần rõ ràng:

$$T_{launch} + T_{ck2q} + T_{dp} \le T_{capture} + T_{cycle} - T_{setup}$$

- Từ clock clk đến data arrival time là thời gian dữ liệu từ cnt_in đến được flip flop, hay vế trái.
- Từ clock clk tiếp theo đến data required time là vế phải.
- Lấy hiệu hai đại lượng trên (slack) để kiểm tra điều kiện setup time. Slack đạt MET có nghĩ điều kiều setup time đã thỏa. Nếu vi phạm báo VIOLATED.


2.4. Kiểm định netlist.

a) Màn hình thông báo của Formality sau khi chạy Matching.



Hình 2-10: Màn hình sau khi chạy Matching.

b) Màn hình thông báo của Formality sau khi chạy Verify.



Hình 2-11: Màn hình sau khi chạy Verify

3. Kết luận

3.1. Nhận xét

- Mạch thiết kế bộ đếm lên/ xuống là mạch cơ bản sử dụng D Flip Flop, các chức năng đếm lên xuống cơ bản, các khối tính toán đơn giản.
- Việc xây dựng khối dựa trên các khối cơ bản và các bộ mux.
- Sinh viên chưa làm quen với Linux sẽ gặp khó khăn.

3.2. Kết luận.

- Nắm được các thao tác sử dụng tool trên Linux.
- Giúp khái quát được một số quá trình thiết kế vi mạch.
- Sau khi thực hiện bộ lên/ xuống giúp sinh viên ôn lại kiến thức Verilog và làm quen với môi trường sử dụng tool.

4. Phụ lục

5. Tài liệu tham khảo (nếu có).

- Synthesis Tool Commands (DC_Tool_Commands) [1]
- VCS® MX/VCS MXiTM User Guide [2]
- Tài liệu hướng dẫn thí nghiệm Quy trình thiết kế vi mạch số.

6. Trả lời một số câu hỏi lý thuyết.

Cách khắc phục khi điều kiện setup time bị vi phạm:

Giảm tần số, tức tăng Tcycle, tăng Tdp.

Cách khắc phục khi điều kiện hold time bị vi phạm:

Kiểm tra điều kiện về hold không liên quan đến chu kỳ của clock, Nếu mạch tổ hợp quá nhanh dẫn đến vi phạm về điều kiện hold ta cần thâm các khối đệm (có thể là hai cổng not nối tiếp) nhằm làm tăng thời gian xử lý của mạch tổ hợp.

So sánh mạch tổ hợp và tuần tự:

Mạch tổ hợp là mạch mà trạng thái đầu ra của mạch chỉ phụ thuộc vào trạng thái đầu vào ở cùng thời điểm mà không phải trạng thái đầu vào ở thời điểm trước đó. Ngược lại, mạch tuần tự có trạng

thái đầu ra phụ thuộc vào trạng thái trước đó. Nói cách khác, mạch tuần tự cần có tính nhớ, cần lưu giữ giá trị một hoặc nhiều tín hiệu để dùng vào thời điểm phía sau.

Đường link file chạy mô phỏng:

https://drive.google.com/drive/folders/1dTSaEsADl6Z1lNAcp8SqHOqthmxWd1Q0?fbclid=IwAR00zvP--3kcIJDqSS0Y50qJh-g51cxBPU3GuKWhYdjUN8LOrPojipIrh-8