BÁO CÁO TÌM HIỂU, TỔNG HỢP CÁC CÔNG CỤ PHÂN TÍCH THỜI GIAN TĨNH (STATIC TIMING ANALYSIS)


1. OpenTimer

1.1. Giới thiệu về OpenTimer

OpenTimer là một công cụ mã nguồn mở thực hiện phân tích thời gian tĩnh (Static Timing Analysis - STA) ở cấp độ gate-level dành cho các thiết kế vi mạch kỹ thuật số. Được viết hoàn toàn bằng C++17 và sử dụng thư viện Cpp-Taskflow, OpenTimer có khả năng tối ưu hóa hiệu suất thực thi thông qua đa luồng và biểu đồ phụ thuộc tác vụ.

So với OpenSTA – một STA phổ biến khác – OpenTimer nổi bật ở tốc độ nhanh hơn đáng kể, nhờ kiến trúc hướng tác vụ hiện đại. Điều này giúp rút ngắn thời gian phân tích trong các thiết kế lớn, đồng thời dễ tích hợp vào các luồng thiết kế EDA tùy chỉnh hoặc tự động hóa.

Cấu trúc OpenTimer:



Hình . Cấu trúc phần mềm OpenTimer.

1.2. Cài đặt OpenTimer

Môi trường cài đặt:

Hình . Thông tin môi trường cài đặt thông qua neofetch.

1.2.1. Tạo bản sao mã nguồn OpenTimer

Sử dụng **git clone** để tạo một bản sao mã nguồn của OpenTimer. Mã bên dưới giúp tạo bản sao mã nguồn OpenTimer tại thư mục hiện tại. Đảm bảo rằng git đã được cài đặt trong hệ thống.

```
git clone https://github.com/OpenTimer.git
```

Hình bên dưới mô tả quá trình tạo bản sao mã nguồn OpenTimer thông qua git.

```
opxofundpoxfus-X48FA [13-42.53 [-] sq. 1 close https://distribus/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/files/f
```

Hình . Tạo bản sao mã nguồn OpenTimer thông qua git.

Sau khi git hoàn tất, truy cập thư mục hiện tại thông qua lệnh **cd**, hình bên dưới mô tả cây thư mục mã nguồn OpenTimer.

```
ngxtfmedpgxfus-X409FA [13:31:41] [OpenTimer] [master]

i tree -L 1

— benchmark
— CMakeLists.txt
— duc
— example
— image
— intest
— LICENSE
— LICENSE
— LICENSE
— Licenses
— main
— mEADME.nd
— him
— unitest
— visit

22 directories, 3 files
```

Hình . Cây thư mục mã nguồn OpenTimer.

1.2.2. Chạy CMake để tạo Makefile

OpenTimer được xây dựng dựa trên CMake (https://cmake.org/). CMake là một công cụ giúp sinh Makefile từ tệp CMakeLists.txt. Công cụ này giúp đơn giản hóa việc tạo Makefile vì cú pháp Makefile khá phức tạp. Do đó, để tiếp tục, phải đảm bảo sự có mặt của cmake trong hệ thống. Lệnh bên dưới mô tả quá trình sử dụng cmake để tạo Makefile.

```
mkdir build
cd build
cmake ../
```

"cmake ../" có ý nghĩa rằng CMake để cấu hình dự án ở thư mục cha (../), và lưu kết quả cấu hình (Makefile) vào thư mục hiện tại.

```
The Part Office of Part Computer (1987) and (1987) and
```

Hình . Quá trình chạy cmake để tạo Makefile.

1.2.3. Chạy Makefile để biên dịch thư viện và các tập tin thực thi khác

Tại thư mục build, thực hiện biên dịch thư viện và các tập tin thực thi thông qua lệnh **make**. Để tăng tốc quá trình biên dịch, thêm cờ **-j<số luồng CPU>** để Makefile tận dụng tối đa tài nguyên đa luồng của CPU.

```
mark = 18

Ausr 7 bit / Chake = 18

Ausr 7 bit
```

a .

```
| Sept | Building Cox object (Obter | Leavigath dur/numitest/upith.cpp.o | 1938| Building Cox object (Obter | Leavigath dur/numitest/upith.cpp.o | Aury/Ban/Cet. | 1/home/ngxfus/OpenTimer | wall | 02 | stdec+17 | No | MY (Obter | Leavigath dur/numitest/upith) | No | MY (Obter | Leav
```

b.

Hình . (a, b) Quá trình biên dịch thư viện và tập tin thực thi của OpenTimer.

Make kết thúc với trạng thái không lỗi cho thấy quá trình biên dịch thành công và tạo ra các tập tin thực thi trong **opentimer-root-dir/bin/** và thư viện tĩnh (static library) **opentimer-root-dir/lib/libOpenTimer.a** (trong đó opentimer-root-dir là đường dẫn đến thư mục OpenTimer đã tải ở phần 1.2.1, khuyến nghị đặt đường dẫn đến OpenTimer-Root-Dir là ~/OpenTimer). Hình bên dưới mô tả cấu trúc thư mục mã nguồn OpenTimer sau khi biên dịch thông qua **make** và một số thư mục thường xuyên sử dụng (bin/ chứa các file thực thi; lib/ chứ thư viện tĩnh; ot/timer/ chứ các header C++).

```
ngxxfus@ngxxfus-X409FA [15:24:19] [OpenTimer] [master *]

$ Tree *L I

banchmark

bin

build

ChakeLists.tet

do consequence

imper

intest

Licenses

Licenses

Licenses

main

mattest

wiki

15 directories, 3 files

mysrfus@ngxxfus-X409FA [15:24:22] [OpenTimer] [master *]

$ 1s. //nin/

et-shell of-tau15 of-tau18 of-units of tau18 of-units of-units of units of tau18 of-units of units of units of units of
```

Hình . Cấu trúc thư mục mã nguồn OpenTimer sau khi biên dịch.

1.2.4. Chạy bài test đi kèm

Sau khi quá biên dịch thư viện và tập tin thực thi của OpenTimer hoàn thành, thực hiện bài test đi kèm của OpenTimer thông qua **make** (make test). OpenTimer sử dụng Doctest cho các bài kiểm tra đơn vị và TAU15 cho các bài kiểm tra tích hợp/kiểm tra hồi quy. Các bộ benchmark này được tạo ra bởi một công cụ định thời chuẩn công nghiệp và đang được sử dụng bởi nhiều nhà nghiên cứu EDA. hình bên dưới mô quả quá trình chạy test.

```
| Sabe | Cast |
```

a.

```
### Stort #9: 11.5mell.C7532 | Abek | Passed | 0.61 sec |
### Stort #9: 11.5mell.C7532 | Stake | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### Stort #9: 11.5mell.Simple | Passed | 0.70 sec |
### S
```

Hình . Quá trình chạy test đi kèm của OpenTimer.

1.2.5. Thêm thư mục thực thi vào đường dẫn PATH

Việc thêm thư mục chứa tập tin thực thi (trong đó có ot-shell) vào đường dẫn hệ thống làm các tập tin thực thi này có thể được gọi từ bất cứ đâu. Đoạn mã bên dưới mô tả cách mà các tập tin thực thi này được thêm vào đường dẫn hệ thống.

b.

export PATH=\$PATH:/home/ngxxfus/OpenTimer/bin

1.3. Chuẩn bị cho STA

1.3.1. Mô-đun MY FUNCTION

Mô-đun dùng để STA được mô tả bằng Verilog bên dưới sẽ được tổng hợp bởi YoSys và ánh xạ đến thư viện NangateOpenCellLibrary_typical.lib và sẽ được đánh giá STA trong các bài kiểm thử ở các phần kế tiếp.

```
module MY_FUNCTION (
input B, C, A,
output Y
);
reg internal_out, _temp_var;

always @( posedge B )
begin
if ( A == 0)
internal_out <= 0;
```

```
else if (C == 1)begin
    internal_out <= (B|(~_temp_var))^B;
    _temp_var <= internal_out & B;
end else begin
    internal_out <= (_temp_var|(~C))^B;
    _temp_var <= internal_out & A;
end
end
assign Y = internal_out;
endmodule</pre>
```

1.3.2. Tổng hợp mô-đun MY_FUNCTION

Module MY_FUNCTION sẽ không thể nhập (đọc) trực tiếp vào OpenTimer vì OpenTimer chỉ hiểu thiết kế ở mức gate-netlist. Do đó MY_FUNCTION phải được tổng hợp bởi YoSys. Trong các lần thử không được ghi nhận vào trong báo cáo này, một số thiết kế được tổng hợp bởi YoSys vẫn còn sót lại phép gán **assign** (lưu ý rằng thiết kế vẫn hoạt động đúng khi mô phỏng ADE trong Cadence Virtuoso) nhưng sẽ làm cho OpenTimer không thể đọc được. Việc còn xót lại phép án liên tục - assign hay không phụ thuộc nhiều vào thư viện cell tiêu chuẩn dùng để ánh xạ. Ví dụ, cũng trong các lần thử không được ghi nhận vào báo cáo này, nếu dùng thư viện cell (các cổng logic cơ bản) tiêu chuẩn 180um - osu018_stdcells.lib thì thiết kế sau tổng hợp không để lại assign, nhưng nếu dùng thư viện cell tiêu chuẩn NangateOpenCellLibrary_typical.lib để lại phép gán liên tục assign. Trong trường hợp sau khi tổng hợp gate-netlist thông qua YoSys mà vẫn còn **assign**, dầu tiên cần xem xét lại thiết kế Verilog, nếu vẫn không được thì có thể thử gán thủ công các tín hiệu này thông qua một cổng đệm/đệm đảo. Đoạn mã viết bằng TCL bên dưới dùng để tổng hợp module MY FUNCTION.

```
my function sysnthesis.tcl
# IMPORTANT: Every directory in this script must be absolute paths and end with a '/'
# E.g:
#
     `/home/user/dir/` -----> `/home/user/dir/synth output.v`
#
     `/home/user/dir` -----> `/home/user/dirsynth output.v`
set working dir "/mnt/sda1/DOC/HCMUTE DOCs/NH 2024 2025 HK 02/DA1/OpenTimerTest/"
set output dir "/mnt/sda1/DOC/HCMUTE DOCs/NH 2024 2025 HK 02/DA1/OpenTimerTest/"
set lib_path "/mnt/sda1/DOC/HCMUTE_DOCs/NH_2024_2025_HK_02/DA1/OpenTimerTest/NangateOpenCellLibrary_typical.lib"
set synth_output "my_function_synth.v"
set mapped_output "my_function_mapped_sta.v"
set top_module "MY_FUNCTION"
set verilog files {
 my_function.v
foreach file $verilog files {
 yosys read_verilog $working_dir$file
yosys hierarchy -check -top $top module
yosys synth -top $top_module -flatten
yosys write_verilog -noattr $output_dir$synth_output
yosys read_liberty -lib $lib_path
yosys opt -purge
yosys dfflibmap -liberty $lib_path
yosys abc -liberty $lib_path
yosys techmap -map +/techmap.v
yosys check
yosys opt_clean
yosys opt -purge
yosys clean
yosys write_verilog -noattr $output_dir$mapped_output
```

Sau khi tổng hợp, MY_FUNCTION ở mức gate-netlist, thu được doạn mã Verilog bên dưới:

my_function_mapped_sta.v	my_function_mapped_sta.v (tiếp tục)	my_function_mapped_sta.v (tiếp tục)
/* Generated by Yosys 0.52+45 (git sha1 19845be85, g++ 13.3.0-6ubuntu2~24.04 -fPIC -O3) */ module MY_FUNCTION(B, C, A, Y); wire _00_; wire _01_; wire _02_; wire _03_; wire _04_; wire _05_; wire _06_; wire _07_; input A; wire A; input B; wire B; input C; wire C; wire _temp_var; output Y; wire Y;	INV_X1_08_(.A(C), .ZN(_04_)); INV_X1_09_(.A(_temp_var), .ZN(_05_)); INV_X1_10_(.A(A), .ZN(_02_)); OAI211_X1_11_(.A(A), .B(Y), .C1(_04_), .C2(B), .ZN(_03_)); OAI21_X1_12_(.A(_03_), .B1(A), .B2(_05_), .ZN(_00_)	AOI211_X1_13_(.A(B), .B(_02_), .C1(C), .C2(_temp_var), .ZN(_01_)); DFF_X1_14_(.CK(B), .D(_00_), .Q(_temp_var), .QN(_07_)); DFF_X1_15_(.CK(B), .D(_01_), .Q(Y), .QN(_06_)); endmodule
);	

1.3.3. Ràn buộc thời gian - SDC

Để thực hiện đánh giá STA, cần ít nhất thêm một tập tin định nghĩa các ràn buộc (constraint) - SDC cho ngõ ra, ngõ vào của thiết kế. Đoạn mã bên dưới mô tả file SDC cần thiết cho ngõ vào (bao gồm xung CLK) và ngõ ra.

```
# Create clock 50 time-unit
create_clock -period 50 -name B [get_ports B]


# Set rasing constraint for `B`
set_input_delay 0 -min -rise [get_ports B] -clock B
set_input_delay 20 -max -rise [get_ports B] -clock B
# Set falling constraint for `B`
set_input_delay 0 -min -fall [get_ports B] -clock B
set_input_delay 0 -min -fall [get_ports B] -clock B

# Set rasing constraint for `A`
set_input_delay 0 -min -rise [get_ports A] -clock B
set_input_delay 20 -max -rise [get_ports A] -clock B
# Set falling constraint for `A`
set_input_delay 0 -min -fall [get_ports A] -clock B
# Set_input_delay 0 -min -fall [get_ports A] -clock B
set_input_delay 25 -max -fall [get_ports A] -clock B
```

```
# Set rasing constraint for `C`
set input delay 0 -min -rise [get ports C] -clock B
set_input_delay 20 -max -rise [get_ports C] -clock B
# Set falling constraint for `C`
set input delay 0 -min -fall [get ports C] -clock B
set input delay 25 -max -fall [get ports C] -clock B
# Set transistion constraint for 'B'
set input transition 10 -min -rise [get ports B] -clock B
set input transition 15 -min -fall [get ports B] -clock B
set input transition 20 -max -rise [get ports B] -clock B
set input transition 25 -max -fall [get ports B] -clock B
# Set transistion constraint for 'A'
set input transition 30 -min -rise [get ports A] -clock B
set_input_transition 30 -min -fall [get_ports A] -clock B
set input transition 40 -max -rise [get ports A] -clock B
set_input_transition 40 -max -fall [get_ports A] -clock B
# Set transistion constraint for 'ss'
set input transition 10 -min -rise [get ports C] -clock B
set input transition 15 -min -fall [get ports C] -clock B
set input transition 10 -max -rise [get ports C] -clock B
set input transition 15 -max -fall [get ports C] -clock B
set_load -pin_load 4 [get_ports Y]
set output delay -10 -min -rise [get ports Y] -clock B
set output delay -10 -min -fall [get ports Y] -clock B
set output delay 30 -max -rise [get ports Y] -clock B
set output delay 30 -max -fall [get ports Y] -clock B
```

1.4. Sử dụng OpenTimer - ot-shell

OpenTimer cung cấp ot-shell cho phép đọc tập tin Verilog, đọc thư viện, đọc ràn buộc SDC và cung cấp STA thông qua lệnh report_timing, ... thông qua giao diện dòng lệnh (CLI). Cốt lõi, OpenTimer sử dụng một biểu đồ phả hệ (lineage graph) để ghi lại chuỗi các thao tác gọi builder (builder: các hàm chuẩn bị dữ liệu đầu vào cho việc phân tích timing). Hình bên dưới mô tả một biểu đồ phả hệ (lineage graph).



Hình . Biểu đồ phả hệ (lineage graph).

Bảng. Các lệnh thường dùng trong ot-shell.

Lệnh	Loại	Tham số	Giải thích	Ví dụ
read_celllib	builder	[-min -max] file.lib	Đọc thư viện cell cho phân tích set-up/hold.	read_celllib mylib.lib
read_verilog	builder	file.v	Đọc gate-netlist Verilog	read_verilog mynetlist.v

read_spef	builder	file.spef	Đọc các tụ ký sinh trong định dạng SPEF	read_spef myparasitics.spef
read_sdc	builder	file.sdc	Đọc tệp Synopsys Design Constraint	read_sdc myrule.sdc
update_timing	action	KHÔNG CÓ	Cập nhật thời gian	update_timing
report_timing	action	[-num_paths k]	Báo cáo các critical path.	report_timing -num_paths 10
report_tns	action	KHÔNG CÓ	Báo cáo tổng độ trễ âm (total negative slack)	report_tns
report_wns	action	KHÔNG CÓ	Báo cáo độ trễ âm tồi tệ nhất (worst negative slack)	report_wns
dump_graph	accessor	[-o file]	Xuất đồ thị thời gian sang định dạng DOT	dump_graph
dump_timer	accessor	[-o file]	Xuất thống kê thiết kế	dump_timer

Các lệnh khác: https://github.com/OpenTimer/OpenTimer/blob/master/wiki/home.m

Đoạn mã bên dưới mô tả quá trình sử dụng ot-shell (bao gồm đọc thư viện, đọc netlist, đọc SDC) để đánh giá STA.

```
read_celllib ./NangateOpenCellLibrary_typical.lib
read_verilog my_function_mapped_sta.v
read_sdc my_function_mapped_timing.sdc
report_timer
```

```
| Section | Comparison | Compar
```

Hình . Phân tích STA mô-đun MY_FUNCTION.

Nhận xét: Thiết kế vi phạm ràn buộc về thời gian (set-up time).

1.5. Sử dụng OpenTimer - C++API

Ngoài ot-shell, OpenTimer cung cấp C++ API thông qua lớp **Timer**, là điểm bắt đầu để tích hợp STA vào dự án. Tất cả các phương thức công khai đều an toàn trong môi trường đa luồng nhờ cơ chế lineage. API được chia thành ba nhóm: builder để cấu hình, action để thực thi và accessor để truy xuất kết quả.

1.5.1. Chương trình C++ dùng để phân tích STA

Lớp Timer được định nghĩa bên trong tập tin header **opentimer-root-dir/ot/timer/timer.hpp**. Trong đó, opentimer-root-dir là ~/OpenTimer/. Ngoài ra không gian tên đi kèm với các C++API của OpenTimer là **ot**. Đoạn mã bên dưới mô tả cách sử dụng C++API của OpenTimer để phân tích STA:

```
my function mapped sta.cpp
#include <ot/timer/timer.hpp>
#include <filesystem>
#include <iostream>
namespace fs = std::filesystem;
int main(int argc, char *argv[])
 ot::Timer timer;
 fs::path lib dir path = "./";
 fs::path lib file = "NangateOpenCellLibrary typical.lib";
 fs::path lib_full_path = lib_dir_path / lib_file;
 fs::path verilog_file_path = "my_function_mapped_sta.v";
 fs::path sdc_file_path = "my_function_mapped_timing.sdc";
 timer.read_celllib(lib_full_path, ot::MIN)
   .read celllib(lib full path, ot::MAX)
   .read_verilog(verilog_file_path)
   .read sdc(sdc file path);
 auto paths = timer.report_timing(5);
 if (paths.size())
    for (size_t i = 0; i < paths.size(); ++i){
      std::cout << "#critical-path-" << i << "############################\n";
      std::cout << paths[i] << '\n';
   }
 else
    std::cout << "\nNo critical path found!\n";
 std::cout << "\n#timer.dump at(std::cout)#############################\n";
 timer.dump_at(std::cout);
 std::cout << "\n#timer.dump_power(std::cout)####################\n";
 timer.dump_power(std::cout);
 std::cout << "\n#timer.dump_graph(std::cout)##################\n";
 timer.dump_graph(std::cout);
 return 0;
```

1.5.2. Biên dịch C++

Vì thư viện cung cấp bởi OpenTimer không phải là thư viện chuẩn nên cần phải thêm thư viện tĩnh (cho linker) và các tập tin header khi biên dịch. Đoạn mã Makefile bên dưới giúp biên dịch, thực thi và xóa các tập tin thực thi.

Makefile

```
SRC = my_function_mapped_sta.cpp
OUT = my_function_mapped_sta
CXX = g++
CXXFLAGS = -std=c++17 -Wall -I/home/ngxxfus/OpenTimer/
LDFLAGS = -L/home/ngxxfus/OpenTimer/lib -I:libOpenTimer.a
LDLIBS =
all: $(OUT)
$(OUT): $(SRC)
$(CXX) $(CXXFLAGS) $(SRC) -o $(OUT) $(LDFLAGS) $(LDLIBS)
exec:
    /$(OUT)
clean:
rm -f $(OUT)
```

Sau đó biên dịch và chạy chương trình C++ bằng lệnh make. Đoạn mã bên dưới mô tả quá trình biên dịch và thực thi chương trình C++.

make clean all exec

1.5.3. Kết quả đánh giá STA


Sau khi chạy lệnh make, kết quả thu được được mô tả qua các hình bên dưới.

```
| make clean | cleans | cleans
```

a.

ysis type					E/R	E/F	L/R	L/F	Pir
Type	Delay		Dir Description		n/a	n/a	n/a	n/a	15 :
					-1.579	-0.964	30.118	30.923	_15_:D
pin	20.000	20.000	0.000 rise 15	5 :CK (DFF X1)	0.000	0.000	20.000	25.000	_15_:CK
pin	0.614	20.614	136.323 rise 15	5 :Q (DFF X1)	0.363	0.262	20.614	20.419	_15_:0
port	0.000	20.614	0.000 rise \overline{Y}		0.233	0.315	20.390	20.554	_15_:QN
arrival		20.614	data arrival ti	ime	0.000	0.000	20.000	25.000	_11_:C2
					0.000	0.000	20.000	25.000	_11_:A
port	20.000	20.000	output port del	lay	0.000	0.000	20.000	25.000	_12_:B1
			data required t		4.797	-2.780	31.389	16.287	13_:E
			data required t		n/a	n/a	n/a	n/a	14_:
slack		-0.614	VIOLATED		0.359	0.258	20.611	20.415	09 : A
					0.000	0.000	20.000	25.000	_08_:A
	1 - 3##########		*######################################		0.000	0.000	20.000	25.000	(
					0.269	0.367	20.426	20.620	
rtpoint	: _15_:CK				2.394	-0.921	27.394	19.079	
rtpoint point	: _15_:CK : Y							19.079 25.000	_08_:ZN
artpoint Mpoint Alysis type	: _15_:CK : Y : max				2.394	-0.921	27.394	19.079	_08_:ZN _10_:A
ortpoint Ipoint Olysis type	: _15_:CK : Y : max				2.394 0.000	-0.921 0.000	27.394 20.000	19.079 25.000	_08_:ZN _10_:A Y
artpoint Mpoint alysis type Type	: _15_:CK : Y : max	Time	Dir Description		2.394 0.000 0.363	-0.921 0.000 0.262	27.394 20.000 20.614	19.079 25.000 20.419	_08_:ZN _10_:A Y
artpoint Mpoint Alysis type Type	: _15_:CK : Y : max Delay	Time	Dir Description	5 ·CK (DEF X1)	2.394 0.000 0.363 0.000	-0.921 0.000 0.262 0.000	27.394 20.000 20.614 20.000	19.079 25.000 20.419 25.000	_08_:ZN _10_:A Y E _11_:E
artpoint Mpoint Alysis type Type pin	: _15_:CK : Y : max Delay	Time 20.000	Dir Description 0.000 rise _1		2.394 0.000 0.363 0.000 0.363	-0.921 0.000 0.262 0.000 0.262	27.394 20.000 20.614 20.000 20.614	19.079 25.000 20.419 25.000 20.419	_08_:ZN _10_:A Y E _11_:E _13_:ZN
artpoint dpoint alysis type Type pin pin	: _15_:CK : Y : max Delay 20.000 0.419	Time 20.000 20.419	Dir Description 0.000 rise _1: 137.691 fall _1:	5 :Q (DFF X1)	2.394 0.000 0.363 0.000 0.363 -1.579	-0.921 0.000 0.262 0.000 0.262 -0.964	27.394 20.000 20.614 20.000 20.614 30.118	19.079 25.000 20.419 25.000 20.419 30.923	_08_:ZN _10_:A Y B _11_:B _13_:ZN _14_:CK
rtpoint dpoint slysis type Type pin pin port	: _15_:CK : Y : max Delay	Time 20.000 20.419 20.419	Dir Description 0.000 rise _1: 137.691 fall _1: 0.000 fall Y	5_:Q (DFF_X1)	2.394 0.000 0.363 0.000 0.363 -1.579 0.000	-0.921 0.000 0.262 0.000 0.262 -0.964 0.000	27.394 20.000 20.614 20.000 20.614 30.118 20.000	19.079 25.000 20.419 25.000 20.419 30.923 25.000	_08_: ZN _10_: A _Y _B _11_: B _13_: ZN _14_: CK
artpoint dpoint alysis type Type pin pin	: _15_:CK : Y : max Delay 20.000 0.419	Time 20.000 20.419	Dir Description 0.000 rise _1: 137.691 fall _1:	5_:Q (DFF_X1)	2.394 0.000 0.363 0.000 0.363 -1.579 0.000	-0.921 0.000 0.262 0.000 0.262 -0.964 0.000	27.394 20.000 20.614 20.000 20.614 30.118 20.000 20.000	19.079 25.000 20.419 25.000 20.419 30.923 25.000 25.000	_08_: ZN _10_: A Y _11_: B _13_: ZN _14_: CK _A
Type Type pin pin port arrival	: _15_:CK : Y : max Delay 20.000 0.419 0.000	Time 20.000 20.419 20.419 20.419	Dir Description 0.000 rise 1: 137.691 fall 1: 0.000 fall Y data arrival t:	5_:Q (DFF_X1)	2.394 0.000 0.363 0.000 0.363 -1.579 0.000 0.000	-0.921 0.000 0.262 0.000 0.262 -0.964 0.000 0.000	27.394 20.000 20.614 20.000 20.614 30.118 20.000 20.000 27.394	19.079 25.000 20.419 25.000 20.419 30.923 25.000 25.000 19.079 20.620	08_: ZN 10_: A Y 11_: B 13_: ZN 14_: CK A 11_: C1 12_: B2
rtpoint point lysis type Type pin pin port arrival	: _15_:CK : Y : max Delay 20.000 0.419 0.000	Time 20.000 20.419 20.419 20.419	Dir Description 0.000 rise 1: 137.691 fall 1: 0.000 fall Y data arrival t: output port de	5_:Q (DFF_X1) ime lav	2.394 0.900 0.363 0.000 0.363 -1.579 0.000 0.000 2.394 0.269	-0.921 0.000 0.262 0.000 0.262 -0.964 0.000 0.000 -0.921 0.367	27.394 20.000 20.614 20.000 20.614 30.118 20.000 20.000 27.394 20.426	19.079 25.000 20.419 25.000 20.419 30.923 25.000 25.000 19.079 20.620 31.892	08_: ZN 10_: A Y B 11_: B 13_: ZN 14_: CK A 11_: C1 12_: B2 12_: ZN
rtpoint point lysis type Type pin pin port arrival	: _15_:CK : Y : max Delay 20.000 0.419 0.000	Time 20.000 20.419 20.419 20.419	Dir Description 0.000 rise 1: 137.691 fall 1: 0.000 fall Y data arrival t: output port de	5_:Q (DFF_X1) ime lav	2.394 0.000 0.363 0.000 0.363 -1.579 0.000 0.000 2.394 0.269 0.294	-0.921 0.000 0.262 0.000 0.262 -0.964 0.000 0.000 -0.921 0.367 -2.310	27.394 20.000 20.614 20.000 20.614 30.118 20.000 20.000 27.394 20.426 33.839	19.079 25.000 20.419 25.000 20.419 30.923 25.000 25.000 19.079 20.620 31.892	08_: ZN 10_: A 11_: B 11_: CL 14_: CK 11_: C1 12_: B2 12_: ZN 10_: ZN
ertpoint ipoint ilysis type Type pin pin port arrival port required	: _15_:CK : Y : max Delay 20.000 0.419 0.000	Time 20.000 20.419 20.419 20.419 20.000	Dir Description 0.000 rise 1: 137.691 fall 1: 0.000 fall Y data arrival ti output port del data required i	5_:Q (DFF_X1) ime lav	2.394 0.000 0.363 0.000 0.363 -1.579 0.000 0.000 2.394 0.269 0.294 4.797	-0.921 0.000 0.262 0.000 0.262 -0.964 0.000 0.000 -0.921 0.367 -2.310 -2.780	27.394 20.000 20.614 20.000 20.614 30.118 20.000 20.000 27.394 20.426 33.839 31.389	19.079 25.000 20.419 25.000 20.419 30.923 25.000 25.000 19.079 20.620 31.892 16.287	08_: ZN 10_: A 11_: B 11_: E 13_: ZN 14_: CK A 11_: C1 12_: B2 12_: ZN 10_: ZN 11_: ZN
rtpoint point lysis type Type pin pin port arrival	: _15_:CK : Y : max Delay 20.000 0.419 0.000	Time 20.000 20.419 20.419 20.419	Dir Description 0.000 rise 1: 137.691 fall 1: 0.000 fall Y data arrival t: output port de	5_:Q (DFF_X1) ime lav	2.394 0.000 0.363 0.000 0.363 -1.579 0.000 0.000 2.394 0.269 0.294 4.797 -0.589	-0.921 0.000 0.262 0.000 0.262 -0.964 0.000 0.000 -0.921 0.367 -2.310 -2.780 0.275	27.394 20.000 20.614 20.000 20.614 30.118 20.000 27.394 20.426 33.839 32.076	19.079 25.000 20.419 25.000 20.419 30.923 25.000 25.000 19.079 20.620 31.892 16.287 27.393	-08 : ZN -10 : A 11 : E -13 : ZN -14 : CK -12 : B2 -12 : ZN -10 : ZN -11 : ZN -12 : A
ertpoint ipoint ilysis type Type pin pin port arrival port required	: _15_:CK : Y : max Delay 20.000 0.419 0.000	Time 20.000 20.419 20.419 20.419 20.000	Dir Description 0.000 rise 1: 137.691 fall 1: 0.000 fall Y data arrival ti output port del data required i	5_:Q (DFF_X1) ime lav	2.394 0.000 0.363 0.000 0.363 -1.579 0.000 0.000 2.394 0.269 0.294 4.797 -0.589	-0.921 0.000 0.262 0.000 0.262 -0.964 0.000 0.000 -0.921 0.367 -2.310 -2.780 0.275	27.394 20.000 20.614 20.000 20.614 30.118 20.000 27.394 20.426 33.839 31.389 32.076 32.076	19.079 25.000 20.419 25.000 20.419 30.923 25.000 25.000 19.079 20.620 31.892 16.287 27.393 27.393	-08: ZN -10: A Y B -11: B -13: CK A -11: CC -12: B2 -12: ZN -10: ZN -10: ZN -11: ZN -13: CC
ntpoint dpoint llysis type Type pin port arrival port required	: _15_:CK : Y : max Delay 20.000 0.419 0.000	Time 20.000 20.419 20.419 20.419 20.000 -0.419	Dir Description 0.000 rise 1: 137.691 fall 1: 0.000 fall Y data arrival t: output port del data required t	5_:Q (DFF_X1) ime lav	2.394 0.000 0.363 0.000 0.363 -1.579 0.000 2.394 0.269 0.294 4.797 -0.589 -0.589	-0.921 0.000 0.262 0.000 0.262 -0.964 0.000 -0.921 0.367 -2.310 -2.780 0.275 0.275	27.394 20.000 20.614 20.000 20.614 30.118 20.000 27.394 20.426 33.839 31.389 32.076 32.076 32.076 32.000	19.079 25.000 20.419 35.000 20.419 30.923 25.000 25.000 19.079 20.620 31.892 16.287 27.393 27.393 25.000 25.000	
rtpoint dpoint lipsis type Type pin pin port arrival port required slack	: 15:CK : Y : max Pelay 20.000 0.419 0.000 20.000	Time 20.000 20.419 20.419 20.419 20.000 -0.419	Dir Description 0.000 rise 1: 137.691 fall 1: 0.000 fall Y data arrival ti output port del data required i	5_:Q (DFF_X1) ime lav	2.394 0.000 0.363 0.000 0.363 -1.579 0.000 0.000 2.394 0.269 0.294 4.797 -0.389 0.000 0.000	-0.921 0.000 0.262 0.000 0.262 0.964 0.000 0.000 -0.921 0.367 -2.310 -2.780 0.275 0.000 0.000	27. 394 20.000 20.614 20.000 20.614 30.118 20.000 27.394 20.426 33.839 31.389 32.076 20.000 20.000 20.390	19.079 25.000 20.419 25.000 20.419 30.923 25.000 25.000 19.079 20.620 31.892 16.287 27.393 25.000 25.000 25.000	-08: ZN -10: A -11: E -13: ZN -14: CK -12: ES -12: ZN -10: ZN -11: ZN -12: A -13: C1 -13: C1 -13: C1
rtpoint dipoint dipoint living type Type pin port arrival port required slack	: 15:CK : Y : max Delay 20.000 0.419 0.000 20.000	Time 20.000 20.419 20.419 20.419 20.000 -0.419	Dir Description 0.000 rise 1: 137.691 fall 1: 0.000 fall Y data arrival t: output port del data required t	5_:Q (DFF_X1) ime lav	2.394 0.000 0.363 0.000 0.363 -1.579 0.000 0.000 2.394 0.269 0.294 4.797 -0.589 0.000 0.000	-0.921 0.000 0.262 0.000 0.262 -0.964 0.000 0.000 -0.921 0.367 -2.310 -2.780 0.275 0.275 0.000	27.394 20.000 20.614 20.000 20.614 30.118 20.000 27.394 20.426 33.839 31.389 32.076 32.076 32.076 32.000	19.079 25.000 20.419 25.000 20.419 30.923 25.000 25.000 19.079 20.620 31.892 16.287 27.393 25.000 25.000 25.000	A _11_:C1 _12_:B2 _12_:ZN _10_:ZN _11_:ZN _12_:A _13_:C1 _13_:A _14_:QN _14_:Q

c. d.



h.

Hình . (a, b, c, d, e, f, g, h,) Kết quả phân tích STA sử dụng C++API.

Nhận xét:

- Tốp 05 critical-path từ CK->Y đều vi phạm ràn buộc thời gian (set-up time). Công suất tiêu thụ: $30.02~\text{nW} + 2841.8~\text{nW} \approx 2.87~\mu\text{W}$

2. OpenSTA

2.1. Giới thiệu về OpenSTA

OpenSTA là một công cụ mã nguồn mở thực hiện phân tích thời gian tĩnh (Static Timing Analysis - STA) ở cấp độ gate-level dành cho các thiết kế vi mạch kỹ thuật số. Được phát triển trong dự án OpenROAD và viết bằng C++, OpenSTA cung cấp khả năng phân tích thời gian chính xác và hiệu quả, hỗ trợ các tệp SDC (Synopsys Design Constraints) tiêu chuẩn để đinh nghĩa ràng buộc thời gian.

Với thiết kế tối ưu cho tích hợp vào các luồng thiết kế EDA, OpenSTA nổi bật nhờ tính linh hoạt, khả năng xử lý các thiết kế phức tạp và hỗ trợ tốt cho các công cụ thiết kế mã nguồn mở. So với OpenTimer, OpenSTA được sử dụng rộng rãi nhờ khả năng tương thích cao với các định dạng công nghiệp và dễ dàng tích hợp vào quy trình thiết kế tự động hóa, phù hợp cho các dự án yêu cầu độ tin cậy và tính chuẩn hóa cao.

2.2. Cài đặt OpenSTA

Môi trường cài đặt:

Hình . Thông tin môi trường cài đặt thông qua neofetch.

2.2.1. Cài đặt công cụ và các thư viện phụ thuộc

Bảng . và . mô tả các phụ thuộc và phiên bản phù hợp dựa theo tài liệu của OpenSTA (https://github.com/The-OpenROAD-Project/OpenSTA).

Công cụ xây dựng:

Phụ thuộc	cmake	clang	gcc	tcl	swig	bison	flex
Ubuntu	3.24.2		11.4.0	8.6	4.1.0	3.8.2	2.6.4

Thư viện phụ thuộc:

Phụ thuộc	eigen	cudd	tclreadline	zLib
Ubuntu	3.4.0	3.0.0	2.3.8	1.2.5

2.2.1.1. eigen

sudo apt install libeigen3-dev

2.2.1.2. tclreadline

sudo apt install tcl-tclreadline

2.2.1.3. CUDD

2.2.1.3.1. Tải tập tin nén CUDD

Sử dụng wget để tải tập tin <u>cudd-3.0.0.tar.gz</u> vào thư mục hiện tại.

wget https://raw.githubusercontent.com/davidkebo/cudd/refs/heads/main/cudd_versions/cudd-3.0.0.tar.gz

Hình . Quá trình tải cudd-3.0.0.tar.gz thông qua wget.

2.2.1.3.2. Giải nén CUDD

Sử dụng lệnh tar với các cờ -zxvf để giải nén <u>cudd-3.0.0.tar.gz</u>, sau đó di chuyển đến thư mục đã giải nén.

```
tar -xvf cudd-3.0.0.tar.gz cd cudd-3.0.0
```

Hình. Quá trình giải nén cudd-3.0.0.tar.gz.

2.2.1.3.3. Xây dựng các thiết lập

Các thiết lập các thiết lập phù hợp để xây xựng cudd-3.0.0 thông qua ./configure

./configure

```
mgxxfus@mgxxfus.Xd09FA [22:01:33] [cudd-3.0.0]

thering build system type...x08 64 unknown-linux-gnu
checking build system type...x08 64 unknown-linux-gnu
checking boild system type...x08 65 unknown-linux-gnu
checking boild system type...x08 fish unknown-linux-gnu
checking for a 880-compatible install...vusr/bin/install: setting permissions for 'nhome/mgxxfus/Downloads/cudd-3.0.0/conftest.dir/conftest.two': Operation not permitted
/bin/install: setting permissions for 'nhome/mgxxfus/Downloads/cudd-3.0.0/conftest.dir/conftest.one': Operation not permitted
/bin/install: setting permissions for 'nhome/mgxxfus/Downloads/cudd-3.0.0/conftest.one': Operation not permitted
/bin/install: setting permissions for 'nhome/mgxxfus/Downloads/c
```

a.

```
config.status; creating dddmp/exp/tet7.h
config.status; creating dddmp/exp/tet7.h
config.status; executing depfiles commands
config.status; executing depfiles commands

Configuration summary for cudd 3.0.0

Build system : x86 64-unknown-Linux.gnu
bots system : x86 64-unknown-Linux.gnu
bots system : x86 64-unknown-Linux.gnu
Prefix : //usr/fucalt
Compilers : gcc 'Amil -Wextra gg 33'
Shared Library : no
dddmp enabled cine
obj enabled : no

npmr fusingxxfus-X409FA [22:01:42] [cudd-3.0.0]
```

b.

Hình. Quá trình thiết lập môi trường để xây dựng cudd-3.0.0.

2.2.1.3.4. Xây dựng CUDD

Xây dựng CUDD thông qua make (với cờ -j8). Sau khi quá trình xây dựng (build) CUDD hoàn tất, lưu lại đường dẫn đến thư mục cudd. Trong trường hợp này đường dẫn đến cudd là: /home/ngxxfus/cudd-3.0.0

make -j8

```
ngarfus@mgarfus-X489FA [22:01:42] [cudd-3.0.0]

# make - 18

# make - 19

# make -
```

Hình . Quá trình build cudd-3.0.0.

2.2.2. Tải OpenSTA từ kho GitHub

Sử dụng git clone để tải toàn bộ mã nguồn của OpenSTA về \sim (/home/ngxxfus/). Lệnh bên dưới giúp tải OpenSTA từ kho GitHub về thư mục hiện tại.

git clone --recursive https://github.com/parallaxsw/OpenSTA.git cd OpenSTA

Hình . Quá trình tải OpenSTA.

2.2.3. Tạo Makefile để biên dịch OpenSTA

Sử dụng cmake để tạo Makefile cho bước xây dựng và cài đặt OpenSTA. Bên trong thư mục OpenSTA, tạo thư mục build/ - là nơi chứa Makefile sẽ được sinh ra bởi cmake. Sau đó gọi cmake.

cmake -DCUDD DIR=/home/ngxxfus/Downloads/cudd-3.0.0...

```
### Augusting ##
```

Hình . Quá trình sinh Makefile.

2.2.4. Biên dịch tập tin thực thi và thư viện OpenSTA

Sau khi sinh Makefile, sử dụng lệnh make để biên dịch tập tin thực thi và thư viện của OpenSTA.

make -j8

a.

```
[ 96%] Building OXX object Obserfles/openSTA.dr/Veriloptex.cc.o
[ 96%] Building OXX object Obserfles/openSTA.dr/Veriloptex.cc.o
[ 97%] Building OXX object Obserfles/openSTA.dr/Saiflex.cc.o
[ 97%] Building OXX object Obserfles/openSTA.dr/Saiflexs.cc.o
[ 98%] Linking OX static Library LibopenSTA.a
[ 98%] Built target OpenSTA
[ 98%] Built target OpenSTA
[ 98%] Built Library Library LibopenSTA.a
[ 98%] Built Library Librar
```

b.

Hình . (a, b) Quá trình biên dịch tập tin thực thi và thư viện của OpenSTA.

2.2.5. Cài đặt OpenSTA vào hệ thống

Sau khi biên dịch tập tin thực thi và thư viện của OpenSTA, tiếp sử dụng make install để cài đặt OpenSTA vào hệ thống.

sudo make -j8 install

Installing: /ws/local/include/stayParasebus.hh
Installing: /ws/local/inc

b.

Hình . (a, b) Quá trình cài đặt OpenSTA vào hệ thống.

2.3. Chuẩn bị cho STA

Mạch tổ hợp thực hiện phép nhân 8-bit được tái sử dụng với hai module được mô tả bên dưới. Hai thiết kế này đề sẽ được tổng hợp bởi YoSys với cùng thư viện cell tiêu chuẩn và điều được đánh giá STA. Tất cả quá trình đều sử dụng chung các script TCL, chỉ đổi mỗi tên mô-đun/top-mô-đun.

Mạch tổ hợp:

```
module mul_2(EN, A, B, S);
  input EN;
  input [7:0] A, B;
  output [15:0] S;

  wire [15:0] _S;
  SCDM8_73 scdm8_73(.a(A),.b(B), .S(_S));

assign S = _S;
endmodule
```

Mạch tuần tự với tính hiệu RST:

```
module mul_n(CLK, RST, A, B, S);
  input EN;
  input [7:0] A, B;
  output reg [15:0] S;

  wire [15:0] _S;
  SCDM8_73 scdm8_73(.a(A),.b(B), .S(_S));

  always @(posedge CLK) begin
    if( RST ) begin
        S <= _S;
    end else begin
        S <= 0;
    end
  end
  end
end</pre>
```

Tương ứng với hai mô-đun, hai đoạn mã bên dưới mô tả SDC cho hai mô-đun.

Mạch tổ hợp:

```
set delay 1.0
set_input_delay $delay [get_ports {A[*] B[*]}]
set_output_delay $delay [get_ports {S[*]}]
set_input_transition 0.1 [get_ports {A[*] B[*]}]
```

Mạch tuần tự với tính hiệu RST:

```
set period 5
create_clock -period $period [get_ports CLK]
set clk_period_factor 0.2
set delay [expr $period * $clk_period_factor]
set_input_delay $delay -clock CLK [get_ports {A[*] B[*] RST}]
set_output_delay $delay -clock CLK [all_outputs]
set_input_transition 0.1 [all_inputs]
set_load 0.05 [all_outputs]
```

2.4. Phân tích STA cho mạch tổ hợp

2.4.1. Tổng hợp mul 2 bằng YoSys

Đoạn mã TCL bên dưới thực hiện việc tổng hợp và ánh xạ đến thư viện cell tiêu chuẩn thông qua YoSys.

```
# IMPORTANT: Every directory in this script must be absolute paths and end with
a '/'
# E.g:
       `/home/user/dir/` -----> `/home/user/dir/synth_output.v`
        `/home/user/dir` -----> `/home/user/dirsynth output.v`
set working dir
"/mnt/sda1/DOC/HCMUTE DOCs/NH 2024 2025 HK 02/DA1/OpenTimerTest/"
set output dir "/mnt/sda1/DOC/HCMUTE DOCs/NH 2024 2025 HK 02/DA1/OpenTimerTest/"
set lib path
"/mnt/sda1/DOC/HCMUTE DOCs/NH 2024 2025 HK 02/DA1/OpenTimerTest/NangateOpenCellL
ibrary typical.lib"
set synth output "mul 2 synth.v"
set mapped_output "mul_2_mapped.v"
set top module "mul 2"
set verilog files {
  SCDM 73/CarryLookAhead4bitsSumComponent.v
  SCDM 73/CarryLookaheadAdder12bits.v
  SCDM 73/CarryLookaheadAdder4bits.v
  SCDM 73/CarryLookaheadLogicCircuit.v
   SCDM 73/CarryLookaheadPandGcreate.v
   SCDM 73/FirstRow.v
   SCDM 73/FullAdder1bit.v
   SCDM 73/GA7.v
   SCDM 73/GB5.v
   SCDM 73/HalfAdder1bit.v
   SCDM 73/LastRowOfGroupA.v
```

```
SCDM_73/PartialProductUnit1_N.v
   SCDM 73/Row1AndRow2OfGroupB.v
   SCDM 73/LastRowOfGroupB.v
   SCDM 73/PartialProductUnit0.v
   SCDM 73/PartialProductUnit0 N.v
   SCDM 73/PartialProductUnit1.v
   SCDM 73/PartialProductUnit2.v
   SCDM 73/PartialProductUnit2 N.v
   SCDM 73/PartialProductUnit3.v
   SCDM 73/Row1AndRow2OfGroupA.v
   SCDM 73/SCDM8 75.v
   mul 2 top.v
foreach file $verilog files {
   yosys read verilog $working dir$file
yosys hierarchy -check -top $top module
yosys synth -top $top module -flatten
yosys write verilog -noattr $output dir$synth output
yosys read liberty -lib $lib path
yosys opt -purge
yosys dfflibmap -liberty $lib path
yosys abc -liberty $lib path
yosys techmap -map +/techmap.v
yosys check
yosys opt clean
yosys opt -purge
yosys clean
yosys write_verilog -noattr $output_dir$mapped_output
```

2.4.2. Đánh giá độ trễ lan truyền

Mô-đun mul_n sau khi được tổng hợp và ánh xạ đến cell tiêu chuẩn thì được đánh giá STA bởi OpenSTA. Đoạn mã TCL thực hiện việc nhập như viện (best-case, typical, worst-case), nhập thiết kế Verilog, ràng buộc (SDC), chỉ định top-module và cuối cùng là đánh giá STA. Để dễ dàng hơn trong việc đọc, các giá trị màu sắc được thêm vào mã TCL; Tùy vào Shell/Terminal mà sẽ có xuất hiện màu sắc hay không. Cờ -unconstrained được thêm vào các lệnh report (báo cáo) để yêu cầu OpenSTA hãy đưa vào báo cáo cả những đường (path) không bị ràng buộc bởi bất kỳ ràng buộc thời gian nào (tức là unconstrained paths).

```
"\033\[91> "
set RED
set GREEN
           "\033\[92m"
set YELLOW "\033\[1m\033\[93m> "
            "\033\[94m> "
set BLUE
set RESET
           "\033\[0m"
set LIB WC NangateOpenCellLibrary worst low.lib
set LIB TYP NangateOpenCellLibrary typical.lib
set LIB BC NangateOpenCellLibrary fast.lib
set VERILOG FILE mul 2 mapped.v
set SDC FILE mul 2.sdc
set TOP MODULE mul 2
puts "${YELLOW}define corners wc typ bc"
define_corners wc typ bc
```

```
puts "${YELLOW}read liberty -corner wc
                                           ${LIB WC}${RESET}"
read liberty -corner wc
                            ${LIB WC}
puts "${YELLOW}read liberty -corner typ
                                           ${LIB TYP}${RESET}"
read liberty -corner typ
                            ${LIB TYP}
puts "${YELLOW}read liberty -corner bc
                                           ${LIB BC}${RESET}"
read liberty -corner bc
                            ${LIB BC}
puts "${YELLOW}read verilog
                                           ${VERILOG FILE}${RESET}"
read verilog
                            ${VERILOG FILE}
puts "${YELLOW}link design
                                           ${TOP MODULE}${RESET}"
link design
                            ${TOP MODULE}
puts "${YELLOW}read sdc
                                           ${SDC FILE}${RESET}"
read sdc
                            ${SDC FILE}
puts "${YELLOW}report checks -path delay min max -unconstrained${RESET}"
report_checks -path_delay min_max -unconstrained
puts "${YELLOW}report checks -corner typ -unconstrained${RESET}"
report checks -corner typ -unconstrained
puts "${YELLOW}report checks -corner wc -from B[3] -to S[9] -unconstrained${RESET}"
report_checks -corner wc -from B[3] -to S[9] -unconstrained
```

Hình bên dưới mô tả quá trình nhập như viện (best-case, typical, worst-case), nhập thiết kế Verilog, ràng buộc (SDC), chỉ định top-module.

a.

Hình. Quá trình đọc thư viên và thiết kế.

2.4.3. Kết quả đánh giá độ trễ lan truyền

```
> report_checks -path_delay min_max -unconstrained
                                                                     Delay
                                                                               Time
                                                                                      Description
Startpoint: B[4] (input port)
Endpoint: S[4] (output port)
                                                                      1.00
                                                                               1.00 v input external delay
Path Group: unconstrained
                                                                      0.00
                                                                               1.00 v B[5] (in)
Path Type: min
                                                                               1.08 v _352_/ZN (AND4_X1)
1.13 ^ 355_/ZN (OAI22_X1
                                                                      0.08
Corner: bc
                                                                               1.13
1.16 v
                                                                      0.05
                                                                                        355_/ZN (OAI22_X1)
                                                                                        358_/ZN (A0I22_X1)
                                                                      0.03
  Delay
           Time Description
                                                                      0.09
                                                                                        _359_/ZN (OR3_X1)
                                                                                        361_/ZN (AND3_X1)
                                                                      0.04
                                                                               1.29 v 1.32 ^
   1.00
           1.00 ^ input external delay
                                                                                        364_/ZN (NOR2_X1)
                                                                      0.03
            1.00 ^ B[4] (in)
                                                                               1.38 ^
   0.00
                                                                                        365_/Z (X0R2_X1)
                                                                      0.06
           1.01 v _251_/ZN (A0I21_X1)
1.02 ^ _252_/ZN (NOR2_X1)
                                                                               1.44 ^ -
   0.01
                                                                      0.06
                                                                                        378_/Z (X0R2_X1)
   0.01
                                                                               1.46 v
1.51 ^
                                                                                        380_/ZN (A0I21_X1)
                                                                      0.02
            1.02 ^ S[4] (out)
   0.00
                                                                                        408_/ZN (OAI21_X1)
                                                                      0.05
                 data arrival time
           1.02
                                                                               1.54 v
                                                                      0.03
                                                                                        430_/ZN (A0I21_X1)
                                                                               1.58 ^
                                                                      0.04
                                                                                        227_/ZN (NOR3_X1)
(Path is unconstrained)
                                                                               1.62 ^
                                                                               1.62 ^ _234_/ZN (XNOR2_X1)
1.62 ^ S[14] (out)
                                                                      0.04
                                                                      0.00
                                                                               1.62 data arrival time
Startpoint: B[5] (input port)
Endpoint: S[14] (output port)
                                                                   (Path is unconstrained)
Path Group: unconstrained
Path Type: max
Corner: tvp
```

b.

```
report checks -corner typ -unconstrained
                                                                                                                                             -corner wc -from B[3] -to S[9] -unconstrained
Startpoint: B[5] (input port)
                                                                                                                 Startpoint: B[3] (input port)
Endpoint: S[14] (output port)
                                                                                                                 Endpoint: S[9] (output port)
Path Group: unconstrained
                                                                                                                 Path Group: unconstrained
Path Type: max
                                                                                                                 Path Type: max
Corner: typ
                                                                                                                 Corner: wo
  Delay
                Time Description
                                                                                                                    Delay
                                                                                                                                   Time Description
     1.00
                 1.00 v input external delay
1.00 v B[5] (in)
1.08 v _352_/ZN (AND4_X1)
1.13 ^ 355_/ZN (OAT22_X1)
1.16 v _358_/ZN (AOI22_X1)
1.26 v _359_/ZN (AND3_X1)
1.29 v _361_/ZN (AND3_X1)
1.32 ^ 364_/ZN (NOR2_X1)
1.38 ^ 365_/Z (XOR2_X1)
1.44 ^ 378_/Z (XOR2_X1)
1.44 ^ 380_/ZN (AOI21_X1)
1.51 ^ 408_/ZN (OAI21_X1)
1.54 v _430_/ZN (AOI21_X1)
1.58 ^ 227_/ZN (NOR3_X1)
1.62 ^ 5[14] (out)
1.62 data arrival time
                   1.00 v input external delay
                                                                                                                                    1.00 v input external delay
     0.00
                                                                                                                                   1.05 ^ _265_/ZN (NAND2_X1)
1.10 ^ _267_/7_/Y^2
                                                                                                                                    1.00 v B[3] (in)
                                                                                                                      0.00
                                                                                                                                   __203_/ZN (NAND2_X1)
1.10 ^ _267_/Z (XOR2_X1)
1.14 ^ _271_/ZN (XNOR2_X1)
1.19 ^ _273_/7 (XOR2_X1)
     0.08
                                                                                                                      0.05
                                                                                                                      0.05
     0.03
                                                                                                                      0.04
                                                                                                                                    1.19 ^ _273_/Z (XOR2_X1)
1.22 v _275_/ZN (AOI21_X1)
1.25 ^ _292_/ZN (OAI21_X1)
     0.09
                                                                                                                      0.05
     0.04
                                                                                                                      0.02
     0.03
                                                                                                                                    1.28 v _316_/ZN (A0I21_X1)
1.31 ^ _347_/ZN (OAI21_X1)
1.35 ^ _379_/Z (XOR2_X1)
     0.06
                                                                                                                      0.03
     0.06
                                                                                                                      0.04
     0.02
                                                                                                                                    1.35 ^
     0.05
                                                                                                                      0.00
                                                                                                                                               S[9] (out)
                                                                                                                                               data arrival time
     0.03
                                                                                                                                    1.35
     0.04
     0.04
                                                                                                                 (Path is unconstrained)
     0.00
                           data arrival time
                   1.62
(Path is unconstrained)
                                                   c.
                                                                                                                                                                    d.
```

Hình . (a, b, c, d) Kết quả phân tích STA về độ trễ.

2.4.4. Đánh giá công suất

Khác với mạch tuần tự, mạch tổ hợp không có tín hiệu CLK vì vậy không thể dùng **-activity** để thiết lập tuần suất chuyển mạch, thay vào đó dùng **-density** để thiết lập mật độ.

```
set RED
            "\033\[91> "
set GREEN
            "\033\[92m"
            "\033\[1m\033\[93m> "
set YELLOW
set BLUE
            "\033\[94m> "
            "\033\[0m"
set RESET
set LIB WC NangateOpenCellLibrary worst low.lib
set LIB TYP NangateOpenCellLibrary typical.lib
set LIB BC NangateOpenCellLibrary fast.lib
set VERILOG FILE mul 2 mapped.v
set SDC FILE mul 2.sdc
set TOP MODULE mul 2
puts "${YELLOW}read liberty ${LIB TYP}${RESET}"
read liberty
                             ${LIB TYP}
puts "${YELLOW}read verilog
                                            ${VERILOG FILE}${RESET}"
read verilog
                             ${VERILOG FILE}
puts "${YELLOW}link design
                                            ${TOP MODULE}${RESET}"
link design
                             ${TOP MODULE}
puts "${YELLOW}read sdc
                                            ${SDC FILE}${RESET}"
read sdc
                             ${SDC FILE}
puts "${YELLOW}set power activity -input -density 0.5${RESET}"
set power activity -input -density 0.5
puts "${YELLOW}report power${RESET}"
report power
```

2.4.5. Kết quả đánh giá công suất

```
ngxxfus@ngxxfus-X409FA [03:14:12] [OpenTimerTest] [master *]
$ sta ./mul 2 OpenSTA Power.tcl
OpenSTA 2.7.0 b2bc995160 Copyright (c) 2025, Parallax Software, Inc.
License GPLv3: GNU GPL version 3 <a href="https://gnu.org/licenses/gpl.html">http://gnu.org/licenses/gpl.html</a>
> set power activity -input -density 0.5
                      Internal Switching
Group
                                                     Leakage
Power
                                                                    Power (Watts)
                          0.00e+00
1.14e-03
Sequential
                                                                0.00e+00
Combinational
                                                                1.85e-03 100.0%
                                       7.04e-04
                                                    6.27e-06
Clock
                           0.00e+00
                                       0.00e+00
                                                    0.00e+00
                                                                0.00e+00
                                                                             0.0%
                                                    0.00e+00
                                                                 0.00e+00
                                                                1.85e-03 100.0%
Total
                                                   6.27e-06
%
```

Hình . Kết quả phân tích công suất của OpenSTA.

2.5. Phân tích STA cho mạch tuần tự

2.5.1. Tổng hợp mul n bằng YoSys

```
Giống 2.4.1; Chi đổi mul_2 thành mul_n.
[...]
set mapped_output "mul_2_mapped.v"
set top_module "mul_n"
set verilog_files {
    SCDM_73/CarryLookAhead4bitsSumComponent.v
[...]
```

2.5.2. Đánh giá độ trễ lan truyền

```
set RED
            "\033\[91> "
           "\033\[92m"
set GREEN
set YELLOW "\033\[1m\033\[93m> "
set BLUE
           "\033\[94m> "
set RESET
           "\033\[0m"
set LIB WC NangateOpenCellLibrary worst low.lib
set LIB_TYP NangateOpenCellLibrary_typical.lib
set LIB_BC NangateOpenCellLibrary_fast.lib
set VERILOG FILE mul 2 mapped.v
set SDC FILE mul 2.sdc
set TOP MODULE mul 2
puts "${YELLOW}define_corners wc typ bc"
define corners wc typ bc
puts "${YELLOW}read_liberty -corner wc
                                           ${LIB WC}${RESET}"
read_liberty -corner wc
                          ${LIB WC}
puts "${YELLOW}read liberty -corner typ
                                           ${LIB TYP}${RESET}"
read liberty -corner typ
                         ${LIB TYP}
puts "${YELLOW}read liberty -corner bc
                                           ${LIB BC}${RESET}"
read liberty -corner bc
                            ${LIB BC}
puts "${YELLOW}read verilog
                                           ${VERILOG FILE}${RESET}"
                            ${VERILOG FILE}
read verilog
puts "${YELLOW}link_design
                                           ${TOP MODULE}${RESET}"
```

2.5.3. Kết quả đánh giá độ trễ lan truyền

```
. ngxxfus@ngxxfus-X409FA [07:53:04] [OpenTimerTest] [master *] $ sta ./mul 2 OpenSTA MinMaxDelay.tcl
OpenSTA 2.7.0 bZbc995160 Copyright (c) 2025, Parallax Software, Inc.
License GPLv3: GNU GPL version 3 <a href="http://gnu.org/licenses/gpl.html">http://gnu.org/licenses/gpl.html</a>
                                                                                                                                                                                                                                                                                                                                                                               Startpoint: A[3] (input port clocked by CLK) Endpoint: \_350\_ (rising edge-triggered flip-flop clocked by CLK) Path Group: CLK
                                                                                                                                                                                                                                                                                                                                                                               Path Type: max
Corner: typ
 This is free software, and you are free to change and redistribute it under certain conditions; type `show_copying' for details.

This program comes with ABSOLUTELY NO WARRANTY; for details type `show_warranty'.
                                                                                                                                                                                                                                                                                                                                                                                      Delay
                                                                                                                                                                                                                                                                                                                                                                                                                        Time Description
                                                                                                                                                                                                                                                                                                                                                                                                                        Time Description

0.00 clock CLK (rise edge)
0.00 clock network delay (ideal)
1.00 v input external delay
1.00 v A[3] (in)
1.16 v -218 / ZN (OR3 X1)
1.16 v -218 / ZN (OR3 X1)
1.19 v -220 / ZN (AND3 X1)
1.27 v -223 / ZN (OR3 X1)
1.29 v -225 / ZN (NAND3 X1)
1.32 v -251 / ZN (NAD2 X1)
1.32 v -251 / ZN (NAD2 X1)
1.35 v -269 / ZN (NARD2 X1)
1.41 ^ -278 / Z (XOR2 X1)
1.41 ^ -278 / Z (XOR2 X1)
1.56 v -306 / ZN (AD121 X1)
1.56 v -306 / ZN (AD121 X1)
1.56 v -306 / ZN (AD121 X1)
1.56 v -308 / ZN (NAND3 X1)
1.62 ^ -328 / ZN (NAND3 X1)
1.64 v -334 / ZN (OA122 X1)
1.64 v -335 / ZN (DAT22 X1)
1.64 v -335 / ZN (DAT22 X1)
1.64 v -336 / ZN (OA122 X1)
1.64 v -336 / ZN (OA122 X1)
1.64 v -336 / ZN (OA122 X1)
1.64 v -336 / ZN (CAT22 X1)
1.64 v -360 / ZN (CAT22 X1)
1.66 v -360 / ZN (CAT22 X1)
1.67 v -60 / ZN (CAT22 X1)
1.68 v -60 / ZN (CAT22 X1)
1.69 v -60 / ZN (CAT22 X1)
1.60 v -60 / ZN (CAT22 X1)
1.61 v -60 / ZN (CAT22 X1)
1.62 v -60 / ZN (CAT22 X1)
1.63 v -60 / ZN (CAT22 X1)
1.64 v -60 / ZN (CAT22 X1)
1.65 v -60 / ZN (CAT22 X1)
1.67 v -60 / ZN (CAT22 X1)
1.67 v -60 / ZN (CAT22 X1)
1.68 v -60 / ZN (CAT22 X1)
1.69 v -60 / ZN (CAT22 X1)
1.60 v -60 / ZN (CAT22 X1)
1.60 v -60 / ZN (CAT22 X1)
1.61 v -60 / ZN (CAT22 X1)
1.62 v -60 / ZN (CAT22 X1)
1.63 v -60 / ZN (CAT22 X1)
1.64 v -60 / ZN (CAT22 X1)
1.64 v -60 / ZN (CAT22 X1)
1.67 v -60 / ZN (CAT22 X1)

      define_corners wc typ bc
read_liberty -corner wc NangateOpenCellLibrary_worst_low.lib
  > read_liberty -corner typ NangateOpenCellLibrary_typical.lib
Warning: NangateOpenCellLibrary_typical.lib line 37, library NangateOpenCellLibrary_
  read_veriloglink_designread_sdc
pul_2.sdc
> report_checks -path_delay_min_max
Startpoint: RST (input port clocked by CLK)
Endpoint: 339 (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Tyne_min_
                                                                                                                                                                                                                                                                                                                                                                                           0.06
0.07
 Path Type: min
Corner: bc
                                                                                                                                                                                                                                                                                                                                                                                           0.03
        Delay Time Description
                                             0.00 clock CLK (rise edge)

0.00 clock network delay (ideal)

1.00 ^ input external delay

1.00 ^ RST (in)

1.00 v _335_/ZM (INV_X1)

1.00 v _339_/D (DFF_XI)

1.00 data arrival time
                                                                                                                                                                                                                                                                                                                                                                                                                           5.00 clock CLK (rise edge)
5.00 clock network delay (ideal)
5.00 clock reconvergence pessimism
5.00 Sp /CK (DFF_XI)
4.96 library setup time
4.96 data required time
                                                                                                                                                                                                                                                                                                                                                                                          5.00
             0.00
                                            0.00 clock CLK (rise edge)
0.00 clock network delay (ideal)
0.00 clock reconvergence pessimism
0.00 agas /cK (DFF XI)
0.00 library hold time
             0.00
                                                                                                                                                                                                                                                                                                                                                                                       -0.04
                                                                                                                                                                                                                                                                                                                                                                                                                      4.96
-1.64
                                                                                                                                                                                                                                                                                                                                                                                                                                                        data required time
data arrival time
             0.00
                                              0.00
                                                                      data required time
                                                                                                                                                                                                                                                                                                                                                                                                                           3.31 slack (MET)
                                            0.00 data required time -1.00 data arrival time
                                              0.99 slack (MET)
```

a. Kiểm tra hold-time.

b. Kiểm tra setup-time.

Nhận xét:

- a. Slack dương, nên không vi phạm hold, và có dư 0.99ns an toàn.
- b. Slack rất lớn $(3.41 \text{ ns}) \rightarrow \text{du thời gian truyền}$

```
> report_checks -corner wc -from RST -to _350_
Startpoint: A[0] (input port clocked by CLK)
Endpoint: _350_ (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
> report_checks -corner typ
Startpoint: A[3] (input port clocked by CLK)
Endpoint: 359 (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
       Delay
                                                                                                                                                                                                                                                                                                                                                                               Delay
                                                                                                                                                                                                                                                                                                                                                                                                                    Time Description
                                                                                                                                                                                                                                                                                                                                                                               0.00
                                         0.00 clock CLK (rise edge)
0.00 clock network delay (ideal)
1.00 v input external delay
1.00 v A[3] (in)
1.08 v 214 /ZN (AND3 X1)
1.16 v 218 /ZN (AND3 X1)
1.19 v 220 /ZN (AND3 X1)
1.27 v 223 /ZN (OR3 X1)
1.29 v 225 /ZN (NANG3 X1)
1.32 v 251 /ZN (AOI21 X1)
1.35 ^ 269 /ZN (NAVG2 X1)
1.41 ^ 278 /Z (XOR2 X1)
1.44 ^ 278 /Z (XOR2 X1)
1.56 ^ 306 /ZN (AOI21 X1)
1.59 v 299 /ZN (AOI21 X1)
1.59 v 397 /ZN (AOI21 X1)
1.59 v 327 /ZN (NAND3 X1)
1.62 ^ 328 /ZN (NAND2 X1)
1.64 v 334 /ZN (AOI22 X1)
1.64 v 335 /ZN (OAI22 X1)
1.64 v 336 /ZN (OAI22 X1)
1.64 v 336 /ZN (OAI22 X1)
1.64 v 336 /ZN (OAI22 X1)
                                                                                                                                                                                                                                                                                                                                                                                                                0.00 clock CLK (rise edge)
0.00 clock network delay (ideal)
1.00 ^input external delay
1.00 ^A [6] (in)
1.05 v _205_ZN (NAND2 X1)
1.12 v _227_Z (XOR2 XI)
1.15 ^ 230_ZN (OAIZ1 X1)
1.15 ^ 235_ZN (AOIZ1 X1)
1.24 ^ _255_ZN (AOIZ1 X1)
1.26 v _280_ZN (NOR2 XI)
1.26 v _280_ZN (NOR2 XI)
1.30 ^ _282_ZN (XNOR2 XI)
1.35 ^ _284_ZN (XNOR2 XI)
1.35 ^ _284_ZN (XNOR2 XI)
1.44 ^ _368_Z (XOR2 XI)
1.43 v _290_ZN (AOIZ1 X1)
1.43 v _306_ZN (OAIZ1 X1)
1.51 v _307_ZN (NAND3 X1)
1.53 v _327_ZN (NAND3 X1)
1.55 v _334_ZN (NAND2 X1)
1.55 v _334_ZN (OAIZ2 X1)
1.55 v _334_ZN (OAIZ2 X1)
1.55 v _336_ZD (DFF_X1)
1.55 data arrival time
                                            0.00
                                                                          clock CLK (rise edge)
                                                                                                                                                                                                                                                                                                                                                                                                                    0.00
                                                                                                                                                                                                                                                                                                                                                                                                                                             clock CLK (rise edge)
                                                                                                                                                                                                                                                                                                                                                                                   1.00
            0.03
                                                                                                                                                                                                                                                                                                                                                                                   0.06
0.02
            0.02
            0.03
            0.06
                                                                                                                                                                                                                                                                                                                                                                                   0.05
            0.07
                                                                                                                                                                                                                                                                                                                                                                                   0.06
            0.07
0.03
0.06
0.03
                                                                                                                                                                                                                                                                                                                                                                                   0.00
0.03
0.05
0.03
            0.03
                                                                                                                                                                                                                                                                                                                                                                                   0.02
            0.02
                                                                                                                                                                                                                                                                                                                                                                                   0.02
            0.00
                                                                                                                                                                                                                                                                                                                                                                                  0.00
                                          5.00 clock CLK (rise edge)
5.00 clock network delay (ideal)
5.00 clock reconvergence pessimism
5.00 ^ 350_/CK (DFF_XI)
4.96 library setup time
4.96 data required time
                                                                                                                                                                                                                                                                                                                                                                                                                    5.00 clock CLK (rise edge)
5.00 clock network delay (ideal)
5.00 clock reconvergence pessimism
5.00 350_CKK (DFF_XI)
4.97 library setup time
4.97 data required time
                                                                                                                                                                                                                                                                                                                                                                                 5.00
0.00
0.00
            5.00
          -0.04
                                                                                                                                                                                                                                                                                                                                                                             -0.03
                                                                          data required time data arrival time
                                                                                                                                                                                                                                                                                                                                                                                                               4.97 data required time
-1.55 data arrival time
                                            3.31 slack (MET)
                                                                                                                                                                                                                                                                                                                                                                                                                    3.41 slack (MET)
```

a. Kiểm tra set-time trong trường hợp hoạt động bình thường. b. Kiểm tra setup-time với đường dẫn được chỉ định.

Nhân xét:

- Cả hai đặt timing.

2.5.4. Đánh giá công suất

```
set RED
            "\033\[91> "
            "\033\[92m"
set GREEN
set YELLOW
           "\033\[1m\033\[93m> "
set BLUE
            "\033\[94m> "
            "\033\[0m"
set RESET
set LIB WC NangateOpenCellLibrary worst low.lib
set LIB_TYP NangateOpenCellLibrary_typical.lib
set LIB_BC NangateOpenCellLibrary_fast.lib
set VERILOG FILE mul 2 mapped.v
set SDC FILE mul 2.sdc
set TOP MODULE mul n
puts "${YELLOW}read liberty ${LIB TYP}${RESET}"
                            ${LIB TYP}
read liberty
puts "${YELLOW}read verilog
                                            ${VERILOG FILE}${RESET}"
read_verilog
                            ${VERILOG_FILE}
puts "${YELLOW}link design
                                            ${TOP MODULE}${RESET}"
                            ${TOP_MODULE}
link_design
puts "${YELLOW}read sdc
                                            ${SDC FILE}${RESET}"
                            ${SDC FILE}
puts "${YELLOW}set_power_activity -input -activity 0.5${RESET}"
set power activity -input -activity 0.5
puts "${YELLOW}set_power_activity -input_port RST -activity 0.2${RESET}"
set power activity -input port RST -activity 0.2
puts "${YELLOW}report power${RESET}"
report_power
```

2.5.5. Kết quả đánh giá công suất

```
ngxxfus@ngxxfus-X409FA [03:46:50] [OpenTimerTest] [master *]
 $ sta ./mul_2_OpenSTA_Power.tcl
OpenSTA 2.7.0 b2bc995160 Copyright (c) 2025, Parallax Software, Inc.
License GPLv3: GNU GPL version 3 <a href="http://gnu.org/licenses/gpl.html">http://gnu.org/licenses/gpl.html</a>
This is free software, and you are free to change and redistribute it under certain conditions; type `show_copying' for details.

This program comes with ABSOLUTELY NO WARRANTY; for details type `show_warranty'.
> read_liberty NangateOpenCellLibrary_typical.lib
> read verilog
                                    mul 2 mapped.v
> link_design
> read_sdc
                                    mul_2.sdc
> set_power_activity -input -activity 0.5
> set_power_activity -input_port RST -activity 0.2
> report_power
Group
                            Internal
                                        Switching
                                                       Leakage
                                                                        Total
                                            Power
                                                          Power
                                                                       Power
                                                                              (Watts)
                               Power
Sequential
                                         6.93e-08
                                                                   3.96e-05
                                                                                16.6%
                           3.83e-05
                                                      1.26e-06
Combinational
                                                                    1.99e-04
                            1.07e-04
                                         8.74e-05
                                                      4.16e-06
                                                                                83.4%
Clock
                            0.00e+00
                                         0.00e+00
                                                      0.00e+00
                                                                    0.00e+00
                                                                                 0.0%
Macro
                            0.00e+00
                                         0.00e+00
                                                       0.00e+00
                                                                    0.00e+00
                                                                                 0.0%
Pad
                            0.00e+00
                                         0.00e+00
                                                      0.00e+00
                                                                    0.00e+00
                                                                                 0.0%
                            1.45e-04
                                         8.75e-05
                                                       5.42e-06
                                                                    2.38e-04 100.0%
Total
                               61.0%
                                            36.7%
                                                           2.3%
%
```

Nhân xét:

- + Công suất tiêu thụ ước tính của các FF và Latch chiếm 16,6%, trong khi mạch tổ hợp chiếm đa số, vì đây là mạch nhân nhiều bit.
- + Leakage chiếm tỷ lệ rất nhỏ, cho thấy thư viện cell tiêu chuẩn dùng hiệu quả.

2.6. OpenSTA và OpenTimer

Bảng . So sánh nhanh OpenSTA và OpenTimer:

	OpenSTA	OpenTimer		
C++API	Không	Có		
Mã TCL	Có	Không		
Shell	Có	Có		
Công suất	Có	Không		
Tốc độ	Tốt, nhưng không tối ưu cho timing với thiết kế lớn	Rất nhanh, phù hợp cho thiết kế lớn (>1M gates)		
Đa góc	Có	Không cung cấp sẵn, có thể viết thông qua API C++		
Khả năng mở rộng	Không	Có thể tích hợp vào công cụ khác		
Báo cáo timing cho đường dẫn cụ thể	Có	Không		

Tổng quan, OpenSTA dễ dàng hơn cho việc sử dụng trực tiếp, trong khi đó OpenTimer phù hợp hơn cho việc tích hợp và phát triển tiếp nhờ C++API. OpenSTA cung cấp bản báo cáo công suất chi tiết hơn OpenTimer và cung cấp các bản báo cáo dựa trên việc chọn điểm bắt đầu (start-point) và điểm kết thúc (end-point).

3. Tham khảo

- 1] OpenTimer, https://github.com/OpenTimer/OpenTimer
- [2] SDC Commands, https://docs.verilogtorouting.org/en/latest/vpr/sdc_commands/
- [3] The-OpenROAD-Project/OpenSTA, https://github.com/The-OpenROAD-Project/OpenSTA
- [4] Synopsys Design Constraints (SDC) Basics, https://www.vlsi-expert.com/2011/02/synopsys-design-constraints-sdc-basics.html
- [5] NangateOpenCellLib, https://raw.githubusercontent.com/OpenTimer/OpenTimer/refs/heads/master/example/sizer/NangateOpenCellLibrary_typical.lib
- [6] set_input_delay (SDC), http://ebook.pldworld.com/_Semiconductors/Actel/Libero_v70_fusion_web-help/libero.htm#set input delay (sdc input delay constraint).htm